JPH0130342B2 - - Google Patents

Info

Publication number
JPH0130342B2
JPH0130342B2 JP12359380A JP12359380A JPH0130342B2 JP H0130342 B2 JPH0130342 B2 JP H0130342B2 JP 12359380 A JP12359380 A JP 12359380A JP 12359380 A JP12359380 A JP 12359380A JP H0130342 B2 JPH0130342 B2 JP H0130342B2
Authority
JP
Japan
Prior art keywords
signal
video signal
distortion
shedding
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12359380A
Other languages
Japanese (ja)
Other versions
JPS5748871A (en
Inventor
Mitsuharu Tadauchi
Kyohiko Tanno
Yasuyuki Kojima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12359380A priority Critical patent/JPS5748871A/en
Publication of JPS5748871A publication Critical patent/JPS5748871A/en
Publication of JPH0130342B2 publication Critical patent/JPH0130342B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits
    • H04N1/405Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Input (AREA)
  • Facsimile Image Signal Circuits (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、信号処理方式に係り、フアクシミリ
読み取り部などにおいて、光電変換されたビデオ
信号をデジタル化するような信号処理方式に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a signal processing method, and more particularly, to a signal processing method for digitizing a photoelectrically converted video signal in a facsimile reader or the like.

[従来の技術] まず、上記のようなビデオ信号は、以下のよう
にして得られるものである。
[Prior Art] First, the above video signal is obtained as follows.

すなわち、蛍光灯などの光源に照らされた原稿
を、レンズを通してCCD(チヤージ・カツプル
ド・デイバイス)センサのようなラインセンサ上
に結像させ、電気信号に変換してビデオ信号を得
るものである。
That is, an image of an original illuminated by a light source such as a fluorescent lamp is formed through a lens onto a line sensor such as a CCD (charge coupled device) sensor, and the image is converted into an electrical signal to obtain a video signal.

このような場合において、上記光源のばらつ
き、レンズの周辺光量低下、ラインセンサ感度の
ばらつき、などにより、全白の一様な原稿にあつ
ても、得られるビデオ信号は一様ではなく、歪信
号を含むものであり、この歪信号はシエーデイン
グと呼ばれている。
In such a case, due to the above-mentioned variations in the light source, reduction in peripheral light intensity of the lens, variations in line sensor sensitivity, etc., even if the original is completely white, the obtained video signal will not be uniform, and the resulting video signal will be distorted. This distortion signal is called shading.

この歪信号を補正するため、メモリにA/D変
換したシエーデイング歪信号を記憶し、その後、
これを読み出してD/A変換し再生したシエーデ
イング歪を用いて、正確なデジタル化を可能とす
る装置がある。
In order to correct this distortion signal, the A/D converted shedding distortion signal is stored in memory, and then,
There is a device that enables accurate digitization by reading out this, D/A converting it, and using the reproduced shedding distortion.

第1図は、上記したような従来の装置の一例を
示すブロツク図である。
FIG. 1 is a block diagram showing an example of a conventional device as described above.

図で、1はピークホールド回路、2は、A/
D・D/A変換回路、3はメモリ、4はコンパレ
ータで、Rは抵抗である。
In the figure, 1 is a peak hold circuit, 2 is an A/
In the D/D/A conversion circuit, 3 is a memory, 4 is a comparator, and R is a resistor.

そして、第2図は、第1図に係るものを説明す
るための波形図である。
FIG. 2 is a waveform diagram for explaining what is shown in FIG. 1.

これらについて説明すると、まず、上記のシエ
ーデイング歪波形を、ピークホールド回路1に入
力し、そのピーク値を検出し、この値が保持され
る。
To explain these, first, the above-mentioned shading distortion waveform is input to the peak hold circuit 1, its peak value is detected, and this value is held.

次に、A/D・D/A変換回路2に、直接シエ
ーデイング歪波形を入力し、上記保持されたピー
クホールド回路1のピーク値出力からのずれ、す
なわち原稿の最明部を基準としたシエーデイング
歪信号をA/D変換し、そのデジタル情報をメモ
リデータとしてメモリ3に書き込むものである。
Next, the shading distortion waveform is directly input to the A/D/D/A conversion circuit 2, and the deviation from the peak value output of the peak hold circuit 1 held above, that is, the shading based on the brightest part of the original is calculated. The distortion signal is A/D converted and the digital information is written into the memory 3 as memory data.

次に、上記シエーデイング歪に重畳した情報を
含むビデオ信号が入力すると、これに同期して、
上記メモリ3に記憶したシエーデイング歪データ
を読み出し、A/D・D/A変換回路2において
D/A変換して、シエーデイング歪波形を再生す
る。
Next, when a video signal containing information superimposed on the above-mentioned shading distortion is input, synchronized with this,
The shading distortion data stored in the memory 3 is read out and D/A converted by the A/D/D/A conversion circuit 2 to reproduce a shading distortion waveform.

この再生シエーデイング歪波形を抵抗Rで分圧
し、スライスレベルを形成する。
This reproduced shading distortion waveform is voltage-divided by a resistor R to form a slice level.

そして、このスライスレベルと上記ビテオ信号
とをコンパレータ4で比較し、デジタル信号を出
力するものである。
This slice level and the video signal are compared by a comparator 4, and a digital signal is output.

第3図は、上記の従来のデジタル化のための信
号処理装置における、ピークホールド回路1の従
来例に係るもののブロツク図である。
FIG. 3 is a block diagram of a conventional example of the peak hold circuit 1 in the above-mentioned conventional signal processing device for digitization.

図は、4Aはコンパレータ、5はアドレスカウ
ンタ、6はデマルチプレクサ、7はオペアンプ、
ANDはアンドゲートで、r0,r1,…ro…rn,V1
…Vo…Vnは抵抗ストリングR−Sの各ステツプ
の電位、VL,VHは抵抗ストリングR−Sの入力
電圧であり、CLKはクロツク、STはスタート信
号である。
In the figure, 4A is a comparator, 5 is an address counter, 6 is a demultiplexer, 7 is an operational amplifier,
AND is an and gate, r 0 , r 1 , …r o …r n , V 1
...V o ...V n is the potential of each step of the resistor string RS, V L and V H are the input voltages of the resistor string RS, CLK is a clock, and ST is a start signal.

なお、オペアンプ7は、ボルテイジフオロアと
して用いるものである。
Note that the operational amplifier 7 is used as a voltage follower.

上記において、スタート信号STによつてアド
レスカウンタ5がクリアされると、デマルチプレ
クサ6の出力は、抵抗ストリングR−Sにおける
最下位ステツプを選び、オペアンプ7の入出力
は、ほぼVLの電位になる。
In the above, when the address counter 5 is cleared by the start signal ST, the output of the demultiplexer 6 selects the lowest step in the resistor string RS, and the input and output of the operational amplifier 7 are brought to approximately the potential of VL . Become.

ビテオ信号がコンパレータ4Aに入力し、オペ
アンプ7の出力より大きい場合、コンパレータ4
Aの出力は、“1”レベルとなり、アンドゲート
ANDはクロツクCLKをアドレスカウンタ5に供
給する。
If the video signal is input to comparator 4A and is larger than the output of operational amplifier 7, comparator 4
The output of A becomes “1” level, and the AND gate
AND supplies clock CLK to address counter 5.

アドレスカウンタ5はインクリメントし、デマ
ルチプレクサ6により、上位ステツプを選択し、
オペアリンプ7の入出力を1ステツプずつ上昇さ
せる。
The address counter 5 increments, and the demultiplexer 6 selects the upper step.
The input/output of the oper limp 7 is increased one step at a time.

そして、ビテオ信号とオペアンプ7の出力とが
ほぼ等しくなるまで、アンドゲートANDはアド
レスカウンタ5にクロツクCLKを供給する。
Then, the AND gate AND supplies the clock CLK to the address counter 5 until the video signal and the output of the operational amplifier 7 become approximately equal.

このビデオ信号とオペアンプ7の出力とが、ほ
ぼ等しくなつたとき、アドレスカウンタ5、デマ
ルチプレクサ6は動作を止め、オペアンプ7の出
力にビデオ信号のピーク値が得られる。
When this video signal and the output of the operational amplifier 7 become approximately equal, the address counter 5 and the demultiplexer 6 stop operating, and the peak value of the video signal is obtained at the output of the operational amplifier 7.

ここで、ビテオ信号がオペアンプ7の出力より
小さいとき、アドレスカウンタ5をカウントダウ
ンさせるようにしたものが上記A/D・D/A変
換回路2である。従つて以下に示す抵抗ストリン
グR−Sによる変換誤差の問題はピークホールド
回路1もA/D・D/A変換回路2も共通であ
る。さて、ビデオ信号のピーク値は、光源の変動
あるいは、原稿地濃度の違いなどにより、大きく
変化するものである。
Here, the A/D/D/A conversion circuit 2 is configured to count down the address counter 5 when the video signal is smaller than the output of the operational amplifier 7. Therefore, both the peak hold circuit 1 and the A/D/D/A conversion circuit 2 have the same problem of conversion error caused by the resistor string RS as described below. Now, the peak value of a video signal changes greatly due to variations in the light source, differences in original density, and the like.

一方、第3図に示すような従来のピークホール
ド回路の精度は、抵抗ストリングR−Sの各ステ
ツプ間の電位差ΔV=Vo−Vo-1によつて定まる。
On the other hand, the accuracy of the conventional peak hold circuit as shown in FIG. 3 is determined by the potential difference ΔV=V o -V o-1 between each step of the resistor string RS.

また、従来のピークホールド回路では、抵抗ス
トリングR−Sのステツプ間の各要素抵抗r0〜rn
の値は、ほぼ等しく、各ステツプ間の電位差ΔV
も、全ステツプにわたつて、ほぼ等しい。
Furthermore, in the conventional peak hold circuit, each element resistance r 0 to r n between the steps of the resistor string R-S
The values of are almost equal, and the potential difference ΔV between each step
are also approximately equal over all steps.

このような場合、ビデオ信号のピーク値VP
下がれば、その精度は低下し、変換誤差εは増大
する。ここで、変換誤差εは、次の式で与えられ
るものである。
In such a case, as the peak value V P of the video signal decreases, its accuracy decreases and the conversion error ε increases. Here, the conversion error ε is given by the following equation.

ε=ΔV/VP ……(1) [発明が解決しようとする問題点] 上述した従来構成のものを含み、従来の方式で
は、シエーデイング歪波形やビデオ信号をデジタ
ル信号に変換しまたは逆にデジタル信号を上記再
生信号に変換するために発生し、その大きさが上
記ビデオ信号またはデジタル信号の大きさに応じ
てステツプ状に変化する電圧の各ステツプの電位
差を等差級数的に変化させていたので、A/D変
換器、D/A変換器等の変換誤差がビデオ信号の
小さい領域において大きくなり信号処理精度が低
下するという欠点があつた。
ε=ΔV/V P ...(1) [Problems to be solved by the invention] Conventional methods, including those with the above-mentioned conventional configuration, convert a shedding distortion waveform or video signal into a digital signal, or vice versa. The potential difference at each step of the voltage that is generated to convert the digital signal to the above-mentioned reproduced signal and whose magnitude changes in steps according to the magnitude of the video signal or digital signal is changed in an arithmetic series. Therefore, the conversion error of the A/D converter, D/A converter, etc. increases in a small area of the video signal, resulting in a disadvantage that signal processing accuracy decreases.

本発明の目的は、A/D変換器、D/A変換器
等の変換誤差をビデオ信号の大きさと無関係に均
一にして、信号処理精度の向上を図ることにあ
る。
An object of the present invention is to improve signal processing accuracy by making conversion errors of A/D converters, D/A converters, etc. uniform regardless of the size of a video signal.

[問題点を解決するための手段] 本発明は、上記の目的を達成するために、シエ
ーデイング歪を含むビデオ信号をデジタル化する
場合に、シエーデイング歪波形をデジタル信号に
変換して記憶し、その記憶した前記デジタル信号
をアナログのシエーデイング歪再生信号に変換
し、ビデオ信号をこの再生信号を用いてデジタル
化する信号処理方式において、上記ビデオ信号た
まはデジタル信号をその大きさに応じてステツプ
状に変化する電圧に変換し、各ステツプの電位差
を前記ビデオ信号またはデジタル信号の大きさに
比例してほぼ等比級数的に変化させ、上記再生信
号の変換誤差がほぼ均一になるようにしたもので
ある。
[Means for Solving the Problems] In order to achieve the above object, the present invention converts the shedding distortion waveform into a digital signal and stores it when digitizing a video signal including shedding distortion. In a signal processing method that converts the stored digital signal into an analog shading distortion reproduction signal and digitizes the video signal using this reproduction signal, the video signal or the digital signal is converted into a step shape according to its magnitude. The signal is converted into a changing voltage, and the potential difference at each step is changed almost geometrically in proportion to the magnitude of the video signal or digital signal, so that the conversion error of the reproduced signal is almost uniform. be.

[作用] 本発明では、電圧変化のステツプ間の電位差
を、ビテオ信号の大きさに比例させて、ほぼ等比
級数的に変化させたことによつて、A/D変換、
D/A変換等の変換誤差がビデオ信号の大きさと
無関係に均一になり、信号処理精度が向上する効
果を奏するものである。
[Function] In the present invention, A/D conversion,
This has the effect that conversion errors such as D/A conversion become uniform regardless of the size of the video signal, and signal processing accuracy is improved.

[実施例] 本発明に係る一実施例を、まず、さきの第3図
を参照して説明する。
[Example] An example according to the present invention will first be described with reference to FIG. 3 above.

いま、第3図に示す従来例において、抵抗スト
リングR−Sに係るステツプ間抵抗r0,r1…ro
rnの値を変化させるようにした場合、各ステツプ
間の電位差ΔVoを次のように定義する。
Now, in the conventional example shown in FIG. 3, the inter-step resistances r 0 , r 1 . . . r o . . .
When the value of r n is changed, the potential difference ΔV o between each step is defined as follows.

ΔVo=Vo−Vo-1(ただしn=0〜m) ……(2) さきの(1)式より、このときの変換誤差εaは、次
のようになる。
ΔV o =V o −V o-1 (where n=0 to m) ...(2) From the equation (1) above, the conversion error ε a at this time is as follows.

εa=ΔVo/VP ……(3) また第3図においてピーク値VPの許容最大値
はVHであるから、VP=VHのときは ΣΔVo=VH ……(4) ∴Σεa=ΣΔVo/VH=1 ……(5) の関係が成立している。この条件下で個々のεa
値の生じ得る最大値を最小にするにはεaを一定値
にすればよいことは、数理上明らかである。
ε a = ΔV o /V P ……(3) Also, in Fig. 3, the maximum allowable value of the peak value V P is V H , so when V P = V H , ΣΔV o = V H ……(4 ) ∴Σε a =ΣΔV o /V H =1 ...The following relationship holds true. It is mathematically clear that under this condition, in order to minimize the maximum possible value of each ε a , ε a should be kept at a constant value.

すなわち、第3図に示すように抵抗ストリング
R−Sの分割個数mが一定の場合、ピーク値VP
の最小値にたいする変換誤差εaと、それ以外のピ
ーク値VPにたいする変換誤差εaとがほぼ一定と
なるようにΔVoを定めれば、ビデオ信号入力にた
いするピーク値検出の変換誤差εaは、常にほぼ一
定となる。
That is, as shown in FIG. 3, when the number m of divided resistor strings R-S is constant, the peak value V P
If ΔV o is determined so that the conversion error ε a for the minimum value of and the conversion error ε a for other peak values V P are approximately constant, then the conversion error ε a for peak value detection for the video signal input is , always remains almost constant.

そこで、この条件にかなう抵抗ストリグR−S
の各要素の値を導いて見る。
Therefore, the resistance string R-S that meets this condition is
Derive and see the value of each element.

ビデオ信号のピーク値VPを、Voの電位に、ほ
ぼ等しいとすれば、上記の(2)、(3)式より、次式を
得る。
If the peak value V P of the video signal is approximately equal to the potential of V o , then the following equation is obtained from equations (2) and (3) above.

εa≒(Vo−Vo-1)/Vo ……(6) よつて、この(6)式より次式を得る。 ε a ≒ (V o −V o-1 )/V o ...(6) Therefore, from this equation (6), the following equation is obtained.

Vo≒{1/(1−εa)}nV0 ……(7) ここで、V0=VLで、一定の電圧である。V o ≒ {1/(1-ε a )} n V 0 ...(7) Here, V 0 =V L , which is a constant voltage.

また、オームの法則により次のごとくなる。 Also, according to Ohm's law, it is as follows.

o=Vo−Vo-1 ……(8) ただし、iは抵抗ストリングR−Sを無がれる
電流で、次式のとおりである。
o =V o −V o-1 (8) where i is the current flowing through the resistor string R-S, and is expressed by the following equation.

i=(VH−VL)/on=0 ro ……(9) ここで、on=0 ro=Rsとすれば、(6)、(7)、(8)、(9)
式より、次が得られる。
i=(V H −V L )/ on=0 r o ...(9) Here, if on=0 r o = Rs, (6), (7), (8), (9)
From the equation, we get the following:

ro≒Rs・VL/(VH−VL)・εa・{1/(
1−εa)}n……(10) ここでεaが一定であるため、(10)式より、抵抗ro
の値を、ほぼ等比級数的に増加させればよいこと
が分かる。
r o ≒Rs・V L /(V H −V L )・ε a・{1/(
1−ε a )} n …(10) Here, since ε a is constant, from equation (10), the resistance r o
It can be seen that it is sufficient to increase the value almost geometrically.

この理由により、本発明に係るものにおいて
は、上記の抵抗roの値を、ほぼ等比級数的に増加
させて信号を処理し、そのピーク値検出の誤差
を、ほぼ一定、均一、にしたものである。
For this reason, in the present invention, the value of the above-mentioned resistor r o is increased almost geometrically to process the signal, and the error in detecting the peak value is made almost constant and uniform. It is something.

そして、以上によれば、ビデオ信号のピーク値
を変化しても、ピークホールド回路1によつて検
出されるピーク値の誤差は、ほぼ一定となり、か
つA/D・D/A変換回路2の再生信号の誤差も
一定となり、画像に与える影響も一定となる。
According to the above, even if the peak value of the video signal is changed, the error in the peak value detected by the peak hold circuit 1 remains almost constant, and the error in the peak value detected by the peak hold circuit 1 remains almost constant. The error in the reproduced signal is also constant, and the influence on the image is also constant.

すなわち、光源が暗くなつたり、原稿地濃度が
高くなつたりして、ビデオ信号のピーク値が変化
しても、得られる画像は変化しなくなるものであ
る。
That is, even if the peak value of the video signal changes because the light source becomes darker or the original density becomes higher, the obtained image will not change.

既述のように、このような手法を、A/D・
D/A変換回路2に用いても、全く同様な効果が
得られる。
As mentioned above, this method can be applied to A/D.
Even when used in the D/A conversion circuit 2, exactly the same effect can be obtained.

すなわち、A/D・D/A変換回路2の構成
は、アドレスカウンタ5を第4図のようなアツプ
ダウンカウンタとしたほかは第3図に示すピーク
ホールド回路ブロツク図と、ほぼ同様な構成とな
る。
That is, the configuration of the A/D/D/A conversion circuit 2 is almost the same as the peak hold circuit block diagram shown in FIG. 3, except that the address counter 5 is an up-down counter as shown in FIG. Become.

第4図は、本発明における他の実施例を説明す
るためのA/D・D/A変換回路2のブロツク図
であり、第1,3図と同一符号のものは同等構成
に係るものであり、また41はビデオ信号の入力
端子、43はスイツチ、44,45はアンドゲー
ト4Bはコンパレータである。
FIG. 4 is a block diagram of an A/D/D/A conversion circuit 2 for explaining another embodiment of the present invention, and the same reference numerals as in FIGS. 1 and 3 refer to equivalent configurations. 41 is a video signal input terminal, 43 is a switch, 44 and 45 are AND gates 4B is a comparator.

このような図示構成で、逐次比較と呼ばれる
A/D変換方式を用いた場合、41より入力され
るビデオ信号と、オペアンプ7の出力42とをコ
ンパレータ4Bで比較し、オペアンプ7の出力と
して再生されているシエーデイング歪波形が端子
41の入力信号より大きい場合は、アドレスカウ
ンタ5をインクリメント、小さい場合は、デクリ
メントし、自動的にオペアンプ7の出力をシエー
デイング歪波形に近づける。
When an A/D conversion method called successive approximation is used in the configuration shown in the figure, the video signal input from 41 and the output 42 of the operational amplifier 7 are compared by the comparator 4B, and the signal is reproduced as the output of the operational amplifier 7. If the shedding distortion waveform is larger than the input signal to the terminal 41, the address counter 5 is incremented, and if it is smaller, it is decremented, and the output of the operational amplifier 7 is automatically brought closer to the shedding distortion waveform.

つぎにこれについて詳述する。先ずシエーデイ
ンナグ歪波形を端子41に入力し、デジタル化し
てメモリ3に記憶するが、このときのアドレスカ
ウンタ5の出力が、シエーデイング歪波形のA/
D変換出力となる。メモリ3にはそのアツプダウ
ンを制御する信号がコンパレータ4Bの出力とし
て“1”、“0”のデジタル信号となつて記憶され
るものでスイツチ43を閉じ、端子31に出力さ
れる。つぎに、この記憶したデータをD/A変換
する際の動作を説明する。スイツチ43を開き、
上記メモリ3から読み出したデジタル信号によつ
て、アンドゲート44,45によりクロツク
CLKを開閉し、アドレスカウンタ5を駆動して、
デジタル値を再生する。これにより、デマルチプ
レクサ6、抵抗ストリングR−Sを通してオペア
ンプ7の出力42に、ほぼシエーデイング歪波形
に近い再生シエーデイング歪信号を得る。
Next, this will be explained in detail. First, the shaded distortion waveform is input to the terminal 41, digitized, and stored in the memory 3. At this time, the output of the address counter 5 is the A/D of the shaded distortion waveform.
This is the D-converted output. The signal for controlling the up-down is stored in the memory 3 as a digital signal of "1" and "0" as the output of the comparator 4B, and the switch 43 is closed and the signal is output to the terminal 31. Next, the operation when D/A converting this stored data will be explained. Open switch 43,
The clock is clocked by the AND gates 44 and 45 according to the digital signal read from the memory 3.
Open and close CLK, drive address counter 5,
Play digital values. As a result, a reproduced shading distortion signal approximately having a shading distortion waveform is obtained at the output 42 of the operational amplifier 7 through the demultiplexer 6 and the resistor string RS.

以上に述べたように、上記のようなA/D・
D/A変換回路2の1例に関しても、本発明は全
く同様に当てはまり、抵抗ストリングR−Sにお
けるステツプ間抵抗r0…rnの値を、等比級数的
に、ほぼ順次大きくすることによつて、A/D・
D/A変換された再生シエーデイング歪信号の元
のシエーデイング歪波形にたいする誤差を均一に
することができる。
As mentioned above, the above A/D・
The present invention applies in exactly the same way to one example of the D/A conversion circuit 2, and the values of the inter-step resistances r 0 ...r n in the resistor string RS are increased almost sequentially in a geometric progression. Therefore, A/D・
Errors in the original shading distortion waveform of the D/A converted reproduced shading distortion signal can be made uniform.

また、本発明は、ピークホールド回路1がなく
直接A/D変換するような同範疇の回路方式のデ
ジタル化装置に適用しても同様な効果がある。
Further, the present invention can have the same effect even when applied to a digitizing apparatus of the same category of circuit type, which does not include the peak hold circuit 1 and directly performs A/D conversion.

なお、上記の各実施例においては、抵抗ストリ
ングR−Sを用いて、各ステツプの電位差を変化
させ、順次大きくしたが、これは、抵抗ストリン
グR−Sに限るものではなく、容量、あるいは抵
抗と容量との組合せなどのインピーダンスによる
ものの使用により電位差を変化させることを防げ
るものではなく、これを要するに、A/Dあるい
はD/A変換のステツプ電位差を変えることがで
きる方式に係るものであればよいのである。
In each of the above embodiments, the potential difference of each step was changed using the resistor string R-S, and the potential difference was gradually increased. However, this is not limited to the resistor string R-S, and the capacitance or resistor It does not prevent the potential difference from changing by using impedance such as a combination of a capacitor and a capacitor, and in short, if it is related to a method that can change the step potential difference of A/D or D/A conversion. It's good.

[発明の効果] 従来の方式は、ビデオ信号やシエーデイング歪
波形をデジタル信号に変換しまたは逆にデジタル
信号を上記再生信号に変換するために発生し、そ
の大きさが上記ビデオ信号またはデジタル信号の
大きさに応じてステツプ状に変化する電圧の各ス
テツプの電位差を等差級数的に変化させていたの
で、A/D変換器、D/A変換器等の誤差がビデ
オ信号の小さい領域において大きくなり信号処理
精度が低下する欠点があつた。これに対し本発明
では、電圧変化のステツプ間の電位差を、ビデオ
信号の大きさに比例させてほぼ等比級数的に変化
させたことによつて、A/D変換器、D/A変換
器等の誤差がビデオ信号の大きさと無関係に均一
になり、信号処理精度が向上する効果がある。
[Effects of the Invention] The conventional method is generated for converting a video signal or a shedding distortion waveform into a digital signal, or conversely, converting a digital signal into the above-mentioned reproduction signal, and the magnitude thereof is equal to that of the above-mentioned video signal or digital signal. Since the potential difference at each step of the voltage that changes in steps according to the size is changed in an arithmetical series, errors in A/D converters, D/A converters, etc. become large in small areas of the video signal. However, there was a drawback that the signal processing accuracy decreased. In contrast, in the present invention, the potential difference between the steps of voltage change is changed almost in a geometric series in proportion to the magnitude of the video signal. This has the effect of improving signal processing accuracy because errors such as these become uniform regardless of the size of the video signal.

またA/D変換とD/A変換を同一の回路で行
う場合はA/D変換時の変換誤差と、D/A変換
時の変換誤差がほぼ相殺されるため、2回の変換
を行つているにも拘らず変換誤差が極めて少ない
などの効果がある。
Also, when A/D conversion and D/A conversion are performed in the same circuit, the conversion error during A/D conversion and the conversion error during D/A conversion are almost canceled out, so two conversions are performed. It has the advantage that conversion errors are extremely small despite the fact that

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来方式の説明に供せられる従来装
置の例示ブロツク図、第2図は、第1図に係るも
のの波形説明図、第3図は、第1図の従来装置に
係るものにおけるピークホールド回路の例示ブロ
ツク図、第4図は、本発明の他の実施例を説明す
るためのA/D・D/A変換回路の例示ブロツク
図である。 1……ヒークホールド回路、2……A/D・
D/A変換回路、3……メモリ、4,4A,4B
……コンパレータ、5……アドレスカウンタ、6
……デマルチプレクサ、7……オペアンプ、
AND……アンドゲート、r0〜ro……抵抗ストリ
ングR−Sの各ステツプ間抵抗、V0〜Vn……抵
抗ストリングR−Sの各ステツプの電位、VL
VH……抵抗ストリングR−Sの入力電圧、R…
…抵抗、ST……スタート信号、CLK……クロツ
ク。
FIG. 1 is an illustrative block diagram of a conventional device used to explain the conventional system, FIG. 2 is a waveform explanatory diagram of the device according to FIG. 1, and FIG. FIG. 4 is an exemplary block diagram of an A/D/D/A conversion circuit for explaining another embodiment of the present invention. 1...Heat hold circuit, 2...A/D・
D/A conversion circuit, 3...Memory, 4, 4A, 4B
... Comparator, 5 ... Address counter, 6
... Demultiplexer, 7... Operational amplifier,
AND...And gate, r0 to ro ...Resistance between each step of the resistor string RS, V0 to Vn ...Potential of each step of the resistor string R-S, VL to
V H ...Input voltage of resistor string R-S, R...
...Resistance, ST...Start signal, CLK...Clock.

Claims (1)

【特許請求の範囲】 1 シエーデイング歪を含むビデオ信号をデジタ
ル化する場合に、シエーデイング歪波形をデジタ
ル信号に変換して記憶し、その記憶した前記デジ
タル信号をアナログのシエーデイング歪再生信号
に変換し、ビデオ信号をこの再生信号を用いてデ
ジタル化する信号処理方式において、上記ビデオ
信号またはデジタル信号をその大きさに応じてス
テツプ状に変化する電圧に変換し、各ステツプの
電位差を前記ビデオ信号またはデジタル信号の大
きさに比例してほぼ等比級数的に変化させ、上記
再生信号の変換誤差がほぼ均一になるようにした
ことを特徴とする信号処理方式。 2 前記シエーデイング歪波形をデジタル信号に
変換して記憶するときにシエーデイング歪を含む
ビデオ信号のピーク値を保持し、該ピーク値を基
準にしたシエデシング歪量をデジタル信号に変換
することを特徴とする第1項記載の信号処理方
式。 3 上記各ステツプの電位差が、抵抗ストリング
の各ステツプ間抵抗値をほぼ等比級数的に変化さ
せて設定することによつて変化させるようにした
ものであることを特徴とする第1項記載の信号処
理方式。
[Scope of Claims] 1. When digitizing a video signal containing shedding distortion, converting the shedding distortion waveform into a digital signal and storing it, converting the stored digital signal into an analog shedding distortion reproduction signal, In a signal processing method that digitizes a video signal using this reproduced signal, the video signal or digital signal is converted into a voltage that changes in steps according to its magnitude, and the potential difference at each step is A signal processing method characterized in that the conversion error of the reproduced signal is made almost uniform by changing the signal in a substantially geometrical series in proportion to the magnitude of the signal. 2. When converting the shedding distortion waveform into a digital signal and storing it, a peak value of the video signal including the shedding distortion is held, and an amount of shedding distortion based on the peak value is converted into a digital signal. The signal processing method according to item 1. 3. The electric potential difference of each step is changed by setting the resistance value between each step of the resistor string to change almost geometrically. Signal processing method.
JP12359380A 1980-09-08 1980-09-08 Signal processing system Granted JPS5748871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12359380A JPS5748871A (en) 1980-09-08 1980-09-08 Signal processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12359380A JPS5748871A (en) 1980-09-08 1980-09-08 Signal processing system

Publications (2)

Publication Number Publication Date
JPS5748871A JPS5748871A (en) 1982-03-20
JPH0130342B2 true JPH0130342B2 (en) 1989-06-19

Family

ID=14864441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12359380A Granted JPS5748871A (en) 1980-09-08 1980-09-08 Signal processing system

Country Status (1)

Country Link
JP (1) JPS5748871A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58177071A (en) * 1982-04-09 1983-10-17 Fuji Xerox Co Ltd Shading compensation device

Also Published As

Publication number Publication date
JPS5748871A (en) 1982-03-20

Similar Documents

Publication Publication Date Title
JPS58172061A (en) Signal processor
JPS5925267B2 (en) optical character reader
JPH0130342B2 (en)
JPH0560297B2 (en)
JPS6156673B2 (en)
JPH0354509B2 (en)
JPS63287161A (en) Picture reader
JPS6096955A (en) Shading correcting device
JP2629025B2 (en) Signal processing circuit
JPH0666885B2 (en) Image reader
JPH0354510B2 (en)
JPS6129275A (en) Method of correcting half tone picture
KR0138153B1 (en) A shading compensation circuit
JPS6161559A (en) Information reading device
JP2832929B2 (en) Image signal processing method
JPS60102063A (en) Picture signal correcting device
JPH0865503A (en) Image reader/processor
JPS6339140B2 (en)
JP2670075B2 (en) Image full scale determination device
SU1421238A1 (en) Device for compensating for parasitic signal of photodetector
JPH08242372A (en) Image processor
JPH04114562A (en) Picture reader
JPS63211876A (en) Integrated circuit device
JPH01158878A (en) Picture reader
JPS6318763A (en) Image reading device for digital scanner