JPH04114562A - Picture reader - Google Patents

Picture reader

Info

Publication number
JPH04114562A
JPH04114562A JP2233127A JP23312790A JPH04114562A JP H04114562 A JPH04114562 A JP H04114562A JP 2233127 A JP2233127 A JP 2233127A JP 23312790 A JP23312790 A JP 23312790A JP H04114562 A JPH04114562 A JP H04114562A
Authority
JP
Japan
Prior art keywords
ref
cpu
capacitor
image
maximum value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2233127A
Other languages
Japanese (ja)
Inventor
Minoru Kobegawa
実 神戸川
Rikiya Iwata
岩田 力也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2233127A priority Critical patent/JPH04114562A/en
Publication of JPH04114562A publication Critical patent/JPH04114562A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To facilitate manufacture by connecting in series an amplifier circuit which can set plural different amplification factors with an A/D conversion circuit provided with a means which finely changes a reference voltage (+REF). CONSTITUTION:CPU 24 selects the appropriate amplification factor from a detected amplitude level (maximum value) and the amplification factor is newly reset. A white reference board 5 is read again in such a state and the maximum value of a picture signal is detected in CPU 24. For making the detected maximum value of the picture signal coincide with the potential (+REF) of +REF, CPU 24 calculates the discharge time of a capacitor 17. The relation of the discharge time (t) and the +REF voltage depends on (+REF)=3exp(-t/T). However, T is time constant expressed by the product of the resistance value of a resistor 19 connected between an analog switch 21 and ground and the electrostatic capacitance of the capacitor 17. A control signal is set to SW=1 and SW2=ON for calculated discharge time (t) and an original picture is read and scanned while the potential of the capacitor 17 is held in the state of SW 1=OFF and SW2=OFF. Thus, manufacture becomes facile and a reader can be supplied at a low cast.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、アナログ画像信号をアナログ−デジタル(A
/D)変換によってデジタル信号へ変換する処理機能を
有する画像読取装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention is directed to converting analog image signals into analog-digital (A
/D) The present invention relates to an image reading device having a processing function of converting into a digital signal by conversion.

[従来の技術] 従来、CCD (電荷結合素子)ラインセンサ等がイメ
ージセンサとして用いられているが、例えばCCDライ
ンセンサから出力される画像信号の振幅は、原稿を照ら
す照明ランプの光量とCCDセンサの感度の積に比例す
る。しかし、照明ランプの明るさ及びCCDセンサの感
度には、個体差のばらつきが存在する。例えば、CCD
センサの感度ばらつきは±30%程度であり、また照明
ランプの明るさに関しては、経時劣化をも考慮すれば+
20%から一40%の範囲をとる可能性がある。このと
きの画像信号の振幅の装!間ばらつきは+56%から一
58%程度になる。
[Prior Art] Conventionally, a CCD (charge coupled device) line sensor or the like has been used as an image sensor. For example, the amplitude of an image signal output from a CCD line sensor depends on the amount of light from an illumination lamp illuminating the document and the CCD sensor. is proportional to the product of the sensitivities of However, there are individual differences in the brightness of the illumination lamp and the sensitivity of the CCD sensor. For example, CCD
The sensitivity variation of the sensor is about ±30%, and the brightness of the lighting lamp is +/- if you take into account deterioration over time.
It may range from 20% to -40%. What is the amplitude of the image signal at this time? The variation between them is about +56% to -58%.

これらの事情に対して、A/D変換IC(集積回路)の
入力信号の振幅は、より狭い範囲に限定される。例えば
、ある5V[ボルト)単一電源のフラッシュタイプA/
D変換ICの場合には、入力信号の基準電圧は2V(M
INl 〜3V (MAXI”In”ある。よって、先
に述べた振幅の大きさにばらつきのある画像入力信号に
対して、適当な増幅を施してA/D変換可能なゲインに
調整する回路が必要となる。この回路を一般にゲインコ
ントロール回路と呼ぶ。
In response to these circumstances, the amplitude of the input signal of an A/D conversion IC (integrated circuit) is limited to a narrower range. For example, a certain 5V [volt] single power supply flash type A/
In the case of a D conversion IC, the reference voltage of the input signal is 2V (M
INl ~3V (MAXI "In". Therefore, a circuit is required to appropriately amplify and adjust the gain to allow A/D conversion for the image input signal that has variations in amplitude as described above. This circuit is generally called a gain control circuit.

従来の画像読取装置のゲインコントロールのやり方とし
ては3つ方式があった。すなわち、ボリューム調整方式
とD/A (デジタル−アナログ)変換IC方式とアナ
ログ除算IC方式である。
There are three methods for controlling the gain of conventional image reading devices. That is, they are a volume adjustment method, a D/A (digital-to-analog) conversion IC method, and an analog division IC method.

ボリューム調整方式とは、装置出荷時に画像信号を観測
しながら振幅のゲインをボリューム調整するものである
。その回路構成は、例えば第5図(a)に示すものであ
り、演算増幅器100からなる反転増幅回路の負帰還に
ボリューム(可変抵抗器)101を接続して、増幅率の
調整を可能にしている。なお、103はA/D変換IC
である。
The volume adjustment method is a method of adjusting the volume of the amplitude gain while observing the image signal at the time of device shipment. The circuit configuration is, for example, shown in FIG. 5(a), in which a volume (variable resistor) 101 is connected to the negative feedback of an inverting amplifier circuit consisting of an operational amplifier 100 to enable adjustment of the amplification factor. There is. In addition, 103 is an A/D conversion IC
It is.

D/A変換IC方式とは、8ビツトD/A変換ICがア
ナログ基準電圧のハイレベルを入力X、デジタル入力値
を入力Yと考太れば、出力アナログ信号はx(Y/25
61となることを利用したものである。例えば、第5図
(b)の様に回路を構成すれば、図示しないCPU (
中央演算処理装置)でゲイン設定値に適当な値Yを設定
することによって、ゲインコントロールを行うことが出
来る。なお、104はD/A変換IC1105はA/D
変換ICである。
The D/A conversion IC method means that if an 8-bit D/A conversion IC considers the high level of the analog reference voltage as input X and the digital input value as input Y, the output analog signal will be x(Y/25
This takes advantage of the fact that the number is 61. For example, if the circuit is configured as shown in FIG. 5(b), the CPU (not shown) (
Gain control can be performed by setting an appropriate value Y as the gain setting value in the central processing unit (central processing unit). In addition, 104 is a D/A conversion IC 1105 is an A/D
It is a conversion IC.

つぎに、第5図(c)に示すアナログ除算ICを用いた
方式を説明する。この方式はアナログ画像信号をアナロ
グ画像信号自身の振幅値で除算するものである。これに
よってアナログ画像信号の振幅の大きさは常に一定値に
調整される。なお、106はアナログ除算IC,107
は振幅検知回路、108はA/D変換ICである。
Next, a method using an analog division IC shown in FIG. 5(c) will be explained. This method divides the analog image signal by the amplitude value of the analog image signal itself. As a result, the amplitude of the analog image signal is always adjusted to a constant value. In addition, 106 is an analog division IC, 107
1 is an amplitude detection circuit, and 108 is an A/D conversion IC.

[発明が解決しようとする課題] しかしながら、上述のような従来のゲインコントロール
方式には次のような解決すべき課題があった。
[Problems to be Solved by the Invention] However, the conventional gain control method as described above has the following problems to be solved.

まず、第1のボリューム調整方式では、回路構成は簡単
であるものの、組立時にボリューム調整という工程が新
たに必要であることを考えると製造コスト的に有利であ
るとは言えない。またそればかりでなく、照明ランプの
経時変化による光量劣下に対応できない等の問題が残る
First, although the first volume adjustment method has a simple circuit configuration, it cannot be said to be advantageous in terms of manufacturing cost since it requires an additional step of volume adjustment during assembly. In addition, there remain problems such as the inability to cope with a decrease in light intensity due to aging of the illumination lamp.

また、第二のD/A変換IC方式及び第三のアナログ除
算IC方式に関しては、ポリニーム調整方式に於ける問
題を解決することは出来るが、周波数特性の優れたD/
A変換ICまたはアナログ除算ICが新たに必要となる
ので製造コストが高くなるという解決すべき課題があっ
た。
Regarding the second D/A conversion IC method and the third analog division IC method, although it is possible to solve the problems in the polyneme adjustment method,
Since an A conversion IC or an analog division IC is newly required, there is a problem to be solved in that the manufacturing cost increases.

本発明の目的は、上述の点に鑑みて、製造が容易でかつ
廉価に供給できる画像読取装置を提供することにある。
In view of the above-mentioned points, an object of the present invention is to provide an image reading device that is easy to manufacture and can be supplied at low cost.

ンサから出力されたアナログ画像信号を増幅回路によっ
て増幅し、増幅された該アナログ画像信号なA/D変換
回路によってデジタル信号に変換する画像読取装置にお
いて、前記増幅回路を前記アナログ画像信号の振幅の幅
に応じて複数の異なる増幅率に変更可能とする手段と、
かつ前記A/D変換回路のハイレベルの基準電圧値とロ
ヴレベルの基準電圧値との差を連続的に変更可能とする
手段とを具備したことを特徴とする。
In an image reading device, an analog image signal output from a sensor is amplified by an amplifier circuit, and the amplified analog image signal is converted into a digital signal by an A/D conversion circuit. means for changing the amplification factor to a plurality of different amplification factors according to the width;
The present invention is also characterized by comprising means for continuously changing the difference between the high-level reference voltage value and the low-level reference voltage value of the A/D conversion circuit.

[作 用] 本発明では、複数の異なる増幅率の設定が可能な増幅回
路と、リファレンス電圧(+REF)を微変化させる手
段を備えたA/D変換回路を直列に接続させて構成した
ので、製造が容易でかつ廉価に供給できる画像読取装置
が得られる。
[Function] In the present invention, an amplifier circuit capable of setting a plurality of different amplification factors and an A/D conversion circuit equipped with means for slightly changing the reference voltage (+REF) are connected in series. An image reading device that is easy to manufacture and can be supplied at low cost can be obtained.

[課題を解決するための手段]           
[実施例]上記目的を達成するため、本発明は、イメー
ジ   以下、図面を参照して本発明。実施例を詳細、
2センサを用いて画像を読み取り、前記イメージ七  
説明する。
[Means to solve the problem]
[Embodiments] In order to achieve the above objects, the present invention will be described below with reference to the drawings. Examples in detail,
2 sensors to read the image, and the image 7
explain.

Q」ユJと」血豆 第1図は本発明の第1の実施例の画像読取装置における
要部回路構成を示し、第2図は、その装置の内部構造例
を示す。
FIG. 1 shows the main circuit configuration of an image reading apparatus according to a first embodiment of the present invention, and FIG. 2 shows an example of the internal structure of the apparatus.

まず、第2図を参照して本実施例装置の内部構造から説
明する。
First, the internal structure of the apparatus of this embodiment will be explained with reference to FIG.

被読取原稿(図示せず)は読取面を下向きにして原稿台
ガラス1上に載置され、照明ランプ2によって照射され
る。その原稿の反射光はミラーとレンズ4からなる光学
系を介してイメージセンサであるCCDリニアセンサ6
の受光面上に結像される。このCCDリニアセンサ6は
光電変換素子を直線上に複数配設した半導体素子であり
、各光電変換素子の受光量に比例したアナログ信号が順
次出力される構造になっている。
A document to be read (not shown) is placed on document table glass 1 with its reading surface facing downward, and is illuminated by illumination lamp 2 . The reflected light from the original is passed through an optical system consisting of a mirror and a lens 4 to a CCD linear sensor 6, which is an image sensor.
image is formed on the light-receiving surface of. The CCD linear sensor 6 is a semiconductor device in which a plurality of photoelectric conversion elements are arranged in a straight line, and has a structure in which an analog signal proportional to the amount of light received by each photoelectric conversion element is sequentially output.

このように、読取領域の1方向に関してはCCDリニア
センサ6が走査する。この走査を主走査と呼ぶ。また、
主走査と垂直な方向へ走査することを副走査と呼ぶ。副
走査はランプ2を搭載した第1走行体3および2枚のミ
ラーから成る第2走行体7をステッピングモータ(図示
せず)を用いて搬送させることによって行う。
In this way, the CCD linear sensor 6 scans in one direction of the reading area. This scanning is called main scanning. Also,
Scanning in a direction perpendicular to main scanning is called sub-scanning. The sub-scanning is performed by transporting the first traveling body 3 carrying the lamp 2 and the second traveling body 7 consisting of two mirrors using a stepping motor (not shown).

本発明は、上述した走査方法で得た画像の読取信号の振
幅を適正な値に増幅する手段に関するものである。第1
図は、その手段の具体例である本発明実施例の電気回路
の回路構成を示す。
The present invention relates to means for amplifying the amplitude of an image read signal obtained by the above-described scanning method to an appropriate value. 1st
The figure shows the circuit configuration of an electric circuit according to an embodiment of the present invention, which is a specific example of the means.

第1図において、入力するアナログ画像信号は受光量が
Oのときにグランドレベルであり、受光量に比例してプ
ラス方向へ信号が増加する。理想白地(反射率100%
)に対応するアナログ画像信号の標準電圧値は1500
mv (ミリボルト)であるが、従来の技術の欄で先に
述べたランプ2の光量バラツキとCCDセンサ6の感度
バラツキのために最低630mVから最高2340mV
まで値までの値をとる可能性がある。
In FIG. 1, the input analog image signal is at ground level when the amount of received light is O, and the signal increases in the positive direction in proportion to the amount of received light. Ideal white background (100% reflectance)
) The standard voltage value of the analog image signal corresponding to
mv (millivolt), but due to the variation in the light intensity of the lamp 2 and the sensitivity variation of the CCD sensor 6, which were mentioned earlier in the conventional technology section, the range is from a minimum of 630mV to a maximum of 2340mV.
It can take values up to .

このアナログ画像信号は前置増幅器(以下、オペアンプ
と称する) 11へ入力される0次に、オペアンプ11
およびオペアンプ11の出力端に直列に接続された抵抗
器ROから抵抗器R7の8個の抵抗器と、8チヤンネル
アナログスイツチ12とからなる回路の動作を説明する
。この8チヤンネルアナログスイツチ12は、比較的廉
価な汎用IC(集積回路)の74H(:4051であり
、CPU24の出力ボートで設定される3人力のデジタ
ル制御信号(A、 B、 C)に応じて、端子COMと
接続される端子が決定されるものである。、8チヤンネ
ルアナログスイツチ12の端子COMはオペアンプ11
の反転入力端子に接続し、端子CONと接続される端子
O〜7は抵抗器RO〜R7の各接点と接続しているので
、オペアンプ11の増幅率はスイッチ12の接続状況に
よって決定される。
This analog image signal is input to a preamplifier (hereinafter referred to as an operational amplifier) 11.
The operation of a circuit consisting of eight resistors from resistor RO to resistor R7 connected in series to the output terminal of operational amplifier 11 and eight-channel analog switch 12 will be explained. This 8-channel analog switch 12 is a relatively inexpensive general-purpose IC (integrated circuit) 74H (:4051), and operates according to three-man digital control signals (A, B, C) set by the output board of the CPU 24. , the terminal connected to the terminal COM is determined.The terminal COM of the 8-channel analog switch 12 is connected to the operational amplifier 11.
The amplification factor of the operational amplifier 11 is determined by the connection state of the switch 12 because the terminals O to 7, which are connected to the inverting input terminal of the switch 1 and the terminal CON, are connected to the respective contacts of the resistors RO to R7.

第3図に、抵抗器RO〜R7までの抵抗の定数値と、デ
ジタル制御信号A、B、Cのレベルとオペアンプ11の
増幅率の関係を示す。ここで、Lはローレベル、Hはハ
イレベルを示し、r COMJ欄のO〜7は接続端子先
を示す。
FIG. 3 shows the relationship between the constant values of the resistors RO to R7, the levels of the digital control signals A, B, and C, and the amplification factor of the operational amplifier 11. Here, L indicates a low level, H indicates a high level, and O to 7 in the rCOMJ column indicate the connection terminal ends.

15はその入力端子がオペアンプ11の出力端子と接続
するA/D変換ICである。このA/D変換ICl3は
−REFから+REFまでの電位を0から255に対応
させ、入力信号を8ビツトのデジタル値へ変換して出力
する。本実施例では、−REFをグランドレベルとして
いる。十REF端子には、コンデンサ17に帯電されて
いる電圧が入力される。ここで、A/D変換IC15(
7)入力信号の基準電圧は2V(MIN) 〜3V(M
AX)である。
15 is an A/D conversion IC whose input terminal is connected to the output terminal of the operational amplifier 11. This A/D converter ICl3 makes the potentials from -REF to +REF correspond to 0 to 255, converts the input signal into an 8-bit digital value, and outputs it. In this embodiment, -REF is set to the ground level. The voltage charged on the capacitor 17 is input to the REF terminal. Here, the A/D conversion IC 15 (
7) The reference voltage of the input signal is 2V (MIN) to 3V (M
AX).

A/D変換ICI 5の+REF端子に接続するオペア
ンプ16はボルテージフォロワであり、入力電圧をその
まま出力へ伝える働きをする。オペアンプ16のプラス
入力端子に接続するコンデンサ17に蓄積される電荷は
、CPU24によって設定されるデジタル信号SWI、
SW2によってコントロールされる。デジタル信号SW
I 、 SW2は、それぞれアナログスイッチ20、ア
ナログスイッチ21のオン・オフを制御するコントロー
ル信号であり、このコントロール信号S胃1.S胃2が
ハイレベルの時にアナログスイッチ20、21は導通状
態になり、ロウレベルの時にアナログスイッチ20.2
1はオフ状態になる。 +REFの電位は後で説明する
様に、CCDリニアセンサ6が白地を読むときのA/D
入力信号の最大値と等しくなる様に制御される。
The operational amplifier 16 connected to the +REF terminal of the A/D conversion ICI 5 is a voltage follower and functions to transmit the input voltage to the output as it is. The electric charge accumulated in the capacitor 17 connected to the positive input terminal of the operational amplifier 16 is determined by the digital signal SWI set by the CPU 24.
Controlled by SW2. Digital signal SW
I, SW2 are control signals that control on/off of the analog switch 20 and the analog switch 21, respectively, and these control signals S stomach 1. When the S stomach 2 is at a high level, the analog switches 20 and 21 are in a conductive state, and when it is at a low level, the analog switches 20.2
1 is in the off state. As will be explained later, the potential of +REF is the A/D when the CCD linear sensor 6 reads the white background.
It is controlled to be equal to the maximum value of the input signal.

A/D変換ICl3でデジタル信号へ変換された画像信
号は信号処理回路22において、シェーディング補正処
理、γ変換、2値化など必要な画像処理を施された後、
インターフェイス回路23を介して外部装置へ送られる
The image signal converted into a digital signal by the A/D conversion ICl3 is subjected to necessary image processing such as shading correction processing, γ conversion, and binarization in the signal processing circuit 22, and then
It is sent to an external device via the interface circuit 23.

また、信号処理回路22にはlラインのデータの中の最
大値を保持し、その最大値をCPU24が検知できるよ
うにしている回路が含まれる。なお、13、14は過電
圧保護のためのダイオードである。
Further, the signal processing circuit 22 includes a circuit that holds the maximum value of the data of the l line and allows the CPU 24 to detect the maximum value. Note that 13 and 14 are diodes for overvoltage protection.

次に、第4図(a)および第2図を参照して本発明実施
例の読取シーケンスの説明を行う。
Next, the reading sequence of the embodiment of the present invention will be explained with reference to FIG. 4(a) and FIG. 2.

(ステップ5−1) 読取命令があると、まずステッピングモータ(図示せず
)を駆動して第1走行体3の読取位置を画像読取領域外
に設けられた主走査白基準板読取位置5(第2図、第4
図(a)参照)へ移動する。
(Step 5-1) When there is a reading command, first, a stepping motor (not shown) is driven to change the reading position of the first traveling body 3 to the main scanning white reference plate reading position 5 (provided outside the image reading area). Figures 2 and 4
(See figure (a)).

(ステップ5−2) 第1図のCPU24から出力する制御信号SWI、SW
2を5W1=on、 SW2;OFFに設定し、これに
よりA/D変換IC15(7) +REF端子の電位を
(+REF) =3Vにする。また、CPU24の制御
信号A、B、CをすべてL(ローレベル)にして、オペ
アンプ11の増幅率を1に設定する。この状態で白基準
板5を読み取り、画像信号の1ライン中の最大値を信号
処理回路22を介してCPU24で検知する。
(Step 5-2) Control signals SWI and SW output from the CPU 24 in FIG.
2 is set to 5W1=on and SW2: OFF, thereby setting the potential of the +REF terminal of the A/D conversion IC 15 (7) to (+REF)=3V. Further, control signals A, B, and C of the CPU 24 are all set to L (low level), and the amplification factor of the operational amplifier 11 is set to 1. In this state, the white reference plate 5 is read, and the maximum value in one line of the image signal is detected by the CPU 24 via the signal processing circuit 22.

(ステップ5−3) 上記のステップS−2で検知した振幅レベル(最大値)
からCPU24で適正な増幅率を選択し、新たに増幅率
の設定をし直す。ここで、適正な増幅率とは画像信号の
最大値が3Vを越えない最大の値になることである。
(Step 5-3) Amplitude level (maximum value) detected in step S-2 above
The CPU 24 selects an appropriate amplification factor from , and sets the amplification factor anew. Here, an appropriate amplification factor means that the maximum value of the image signal does not exceed 3V.

この状態で、再び白色基準板5を読み取り、画像信号の
最大値をCPU24で検知する。
In this state, the white reference plate 5 is read again, and the CPU 24 detects the maximum value of the image signal.

(ステップ5−4) 上記のステップS−3で検知した画像信号の最大値と+
REFの電位(+REF)を一致させるために、CPU
24はコンデンサ17の放電時間を計算する。この放電
時間tと+REF電圧との関係は次式による。
(Step 5-4) The maximum value of the image signal detected in step S-3 above and +
In order to match the potential of REF (+REF), the CPU
24 calculates the discharge time of the capacitor 17. The relationship between the discharge time t and the +REF voltage is expressed by the following equation.

(+REF) =3exp (−t/T)ただし、Tは
アナログスイッチ21と大地間に接続する抵抗器19の
抵抗値とコンデンサ17の静電容量の積で表される時定
数である。
(+REF) = 3exp (-t/T) where T is a time constant expressed by the product of the resistance value of the resistor 19 connected between the analog switch 21 and the ground and the capacitance of the capacitor 17.

(ステップ5−5) 算出された放電時間tだけ制御信号SWI、SW2をS
胃1=OFF、 S胃2=ONに設定し、その後は5W
1=OFF。
(Step 5-5) Control signals SWI and SW2 are set to S for the calculated discharge time t.
Set stomach 1 = OFF, S stomach 2 = ON, then 5W
1=OFF.

5W2=OFFの状態でコンデンサ17の電位を保持し
ながら原稿画像の読取走査をおこなう。
Reading and scanning of the original image is performed while holding the potential of the capacitor 17 in the state of 5W2=OFF.

豪ll立叉1立 本発明の第2の実施例は1ページの読み取り中の照明ラ
ンプ2の光量変化に対応できるようにしたものである。
A second embodiment of the present invention is adapted to cope with changes in the amount of light from the illumination lamp 2 during reading of one page.

そのために新たに必要となるのは図4(b)に示す副走
査方向の白基準板41であり、また電気回路では第1図
の信号処理回路22内に、副走査の白基準位置のタイミ
ングで、入力画像信号のレベルを検出する回路も必要と
なる。
What is newly required for this purpose is a white reference plate 41 in the sub-scanning direction shown in FIG. Therefore, a circuit for detecting the level of the input image signal is also required.

本実施例の読み取りシーケンスを、以下に説明する。The reading sequence of this embodiment will be explained below.

(ステップ5−11 まず上述した本発明の第1の実施例と同様の方法でオペ
アンプ1.1の増幅率と+REFの電位を定める。
(Step 5-11 First, determine the amplification factor of the operational amplifier 1.1 and the potential of +REF in the same manner as in the first embodiment of the present invention described above.

(ステップ5−2) 信号処理回路22から得られる副走査白基準位置の信号
レベルをCPU24はその内部メモリに記憶し、VOと
する。
(Step 5-2) The CPU 24 stores the signal level of the sub-scanning white reference position obtained from the signal processing circuit 22 in its internal memory, and sets it as VO.

(ステップS−3) lラインの副走査を行う。この走査は第1走行体3と第
2走行体7を所定の距離だけ移動させ、lラインの画像
データを読み取ることである。
(Step S-3) Sub-scan one line. This scanning involves moving the first traveling body 3 and the second traveling body 7 by a predetermined distance and reading the image data of 1 line.

(ステップS−4) 一番最後に読み取ったラインの副走査白基準位置の信号
レベルVWと上記の内部メモリに記憶されている信号レ
ベルvOとを比較して、 VW> VO+dV のときは、予め定めた基準期間dTと間、制御信号SW
I、SW2を5Wl=ON、 5W2=OFFに設定し
て、コンデンサ17の電荷を充電し、一方、 vo−dv≦vw≦VO+dV のときは、5Wl=OFF、 5W2=OFFに設定し
テコンデンサ17の電荷を保持し、また、 vw< VO+dV のときは、予め定めた基準期間dTの間、5W1=OF
F。
(Step S-4) Compare the signal level VW of the sub-scanning white reference position of the last read line with the signal level vO stored in the internal memory, and if VW>VO+dV, Between the predetermined reference period dT and the control signal SW
I, SW2 are set to 5Wl=ON and 5W2=OFF to charge the capacitor 17. On the other hand, when vo-dv≦vw≦VO+dV, set 5Wl=OFF and 5W2=OFF to charge the capacitor 17. When vw<VO+dV, 5W1=OF during a predetermined reference period dT.
F.

SW2・ONに設定してコンデンサ17の電荷を放電す
る。ここで、dVは、予め設定された定数である。
Set SW2 to ON to discharge the charge in the capacitor 17. Here, dV is a preset constant.

(ステップ5−5) 読み取った画像信号が最終ラインのとき以外は上記のス
テップS−3へ戻る。最終ラインのときは読取処理を終
了する。
(Step 5-5) Unless the read image signal is the last line, the process returns to step S-3. When it is the last line, the reading process ends.

以上の読取シーケンスに従って原稿画像の読取を実行す
ることによって、照明ランプ2の光量変化に追従させて
A/D変換ICl3の+REFをコントロールすること
が出来る。
By reading the original image according to the above reading sequence, +REF of the A/D conversion ICl3 can be controlled in accordance with the change in the light amount of the illumination lamp 2.

[発明の効果] 以上説明したように、本発明によれば、複数の異なる増
幅率の設定が可能な増幅回路と、リファレンス電圧(+
REF)を微変化させる手段を備えたA/D変換回路を
直列に接続させて構成したので、製造が容易でかつ廉価
に供給できる画像読取装置が得られる効果がある。
[Effects of the Invention] As explained above, according to the present invention, an amplifier circuit capable of setting a plurality of different amplification factors and a reference voltage (+
Since the A/D conversion circuits each having a means for slightly changing REF) are connected in series, an image reading device that is easy to manufacture and can be supplied at a low cost can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の第1の実施例の回路構成を示すブロ
ック図、 第2図は、本発明の第1の実施例の内部構成を示す概略
断面図、 第3図は、抵抗器ROから87までの定数値と、デジタ
ル制御信号A、 B、 Cとオペアンプ11の増幅率と
の関係を示す説明図、 第4図(a) 、 (b)は本発明の第1の実施例と本
発明の第2の実施例の上カバーの裏面の構成を示す平面
図、 第5図(a) 、 (b) 、 (C)は従来例のゲイ
ンコン、トロール回路の回路構成を示すブロック図であ
る。 1・・・原稿台ガラス、 5・・・主走査白基準板、 6・・・CCDリニアセンサ(イメージセンサ)、8・
・・電気回路基板、 9・・・カバー 11・・・オペアンプ(前置増幅器)、12・・・8チ
ヤンネルアナログスイツチ、13、14・・・過電圧保
護のためのダイオード、15・・・A/D変換IC。 16・・・オペアンプ、 17・・・コンデンサ、 20、21・・・アナログスイッチ、 22・・・信号処理回路、 23・・・インタフェース回路、 24・・・CPU 。 第3 図 (b) 第5図 E9σ回 ニ flの災所セ官りΦf力ハーフー7面 (G) 第4 図 才2の災と甘jの二刀ノ(−ウラ面
FIG. 1 is a block diagram showing the circuit configuration of the first embodiment of the present invention, FIG. 2 is a schematic sectional view showing the internal configuration of the first embodiment of the present invention, and FIG. 3 is a resistor An explanatory diagram showing the relationship between the constant values from RO to 87, the digital control signals A, B, C, and the amplification factor of the operational amplifier 11, FIGS. 4(a) and 4(b) are the first embodiment of the present invention. 5(a), (b), and (C) are block diagrams showing the circuit configurations of the conventional gain controller and troll circuit. It is. 1... Original table glass, 5... Main scanning white reference plate, 6... CCD linear sensor (image sensor), 8...
... Electric circuit board, 9 ... Cover 11 ... Operational amplifier (preamplifier), 12 ... 8 channel analog switch, 13, 14 ... Diode for overvoltage protection, 15 ... A/ D conversion IC. 16... Operational amplifier, 17... Capacitor, 20, 21... Analog switch, 22... Signal processing circuit, 23... Interface circuit, 24... CPU. Fig. 3 (b) Fig. 5 E9σ times Nfl's calamity securitization Φf power half-7 side (G) Fig.

Claims (1)

【特許請求の範囲】 1)イメージセンサを用いて画像を読み取り、前記イメ
ージセンサから出力されたアナログ画像信号を増幅回路
によって増幅し、増幅された該アナログ画像信号をA/
D変換回路によってデジタル信号に変換する画像読取装
置において、 前記増幅回路を前記アナログ画像信号の振幅の幅に応じ
て複数の異なる増幅率に変更可能とする手段と、 かつ前記A/D変換回路のハイレベルの基準電圧値とロ
ウレベルの基準電圧値との差を連続的に変更可能とする
手段と を具備したことを特徴とする画像読取装置。
[Claims] 1) An image is read using an image sensor, an analog image signal output from the image sensor is amplified by an amplifier circuit, and the amplified analog image signal is converted into an A/
In an image reading device that converts into a digital signal by a D conversion circuit, the amplifier circuit is capable of changing a plurality of different amplification factors according to the width of the amplitude of the analog image signal, and the A/D conversion circuit includes: An image reading device comprising means for continuously changing the difference between a high-level reference voltage value and a low-level reference voltage value.
JP2233127A 1990-09-05 1990-09-05 Picture reader Pending JPH04114562A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2233127A JPH04114562A (en) 1990-09-05 1990-09-05 Picture reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2233127A JPH04114562A (en) 1990-09-05 1990-09-05 Picture reader

Publications (1)

Publication Number Publication Date
JPH04114562A true JPH04114562A (en) 1992-04-15

Family

ID=16950172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2233127A Pending JPH04114562A (en) 1990-09-05 1990-09-05 Picture reader

Country Status (1)

Country Link
JP (1) JPH04114562A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04128469U (en) * 1991-05-10 1992-11-24 船井電機株式会社 Automatic gain adjustment device for image reading device
JPH08307275A (en) * 1995-05-02 1996-11-22 Lg Semicon Co Ltd Delta sigma analog-to-digital converter having built-in variable gain end

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04128469U (en) * 1991-05-10 1992-11-24 船井電機株式会社 Automatic gain adjustment device for image reading device
JPH08307275A (en) * 1995-05-02 1996-11-22 Lg Semicon Co Ltd Delta sigma analog-to-digital converter having built-in variable gain end

Similar Documents

Publication Publication Date Title
US4907084A (en) Image reading unit with black level control
US4578711A (en) Video data signal digitization and correction system
USRE34926E (en) Color temperature detecting device for producing a color temperature signal developed using the ratio between color component signals
JPS58172061A (en) Signal processor
JPH04114562A (en) Picture reader
US6353401B1 (en) Optical sensor array with zone-programmable gain and offset
US4942459A (en) Color temperature detecting device for producing a color temperature signal developed using the ratio between color component signals
US4571573A (en) Apparatus for converting an analog signal to a binary signal
JP2000091860A (en) Charge coupled amplifier matching offset and converter
EP0785440A2 (en) Signal generating circuit and peak detection circuit
JPS58134370A (en) Method and apparatus for converting analog scanning signal into binary square signal
JPH0468768A (en) Digital original reader
JP2671007B2 (en) Image sensor circuit
JPH10215374A (en) Reader and control method therefor
JPS63287161A (en) Picture reader
JPH07129709A (en) Bar code reader
JP3130558B2 (en) Image reading method
EP0577317A1 (en) Colour compensation device for an image reader
JPH0666885B2 (en) Image reader
JPH051507B2 (en)
JPS59168772A (en) Photoelectric converter
JPS60182855A (en) Picture reader
JPH0522597A (en) White level detector for image reader
JPH0529644A (en) Semiconductor image sensor
JPS61193565A (en) Picture reading device