JPH0354509B2 - - Google Patents

Info

Publication number
JPH0354509B2
JPH0354509B2 JP57003258A JP325882A JPH0354509B2 JP H0354509 B2 JPH0354509 B2 JP H0354509B2 JP 57003258 A JP57003258 A JP 57003258A JP 325882 A JP325882 A JP 325882A JP H0354509 B2 JPH0354509 B2 JP H0354509B2
Authority
JP
Japan
Prior art keywords
shading correction
correction coefficient
photoelectric conversion
reading
shading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57003258A
Other languages
Japanese (ja)
Other versions
JPS58121864A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP57003258A priority Critical patent/JPS58121864A/en
Publication of JPS58121864A publication Critical patent/JPS58121864A/en
Publication of JPH0354509B2 publication Critical patent/JPH0354509B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits

Description

【発明の詳細な説明】 本発明は、シエーデイング補正係数を求める処
理回路のアクセス時間が長くても高速の読取りを
可能にしたシエーデイング補正装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a shading correction device that enables high-speed reading even if the access time of a processing circuit for calculating shading correction coefficients is long.

記録すべき原稿をランプによつて照射し、その
反射光を反射鏡やレンズを含む光学系を通して、
固体撮像素子やフオトダイオードアレイなどの光
電変換素子に撮像し、電気信号に変換した後、針
状電極などにより静電荷像を形成し現像して記録
像を作る記録装置がすでに知られ広く利用されて
いる。
The document to be recorded is irradiated with a lamp, and the reflected light is passed through an optical system including a reflecting mirror and lenses.
Recording devices that capture an image on a photoelectric conversion element such as a solid-state image sensor or a photodiode array, convert it into an electrical signal, and then form an electrostatic charge image using a needle-shaped electrode or the like and develop it to create a recorded image are already known and widely used. ing.

この種の記録装置では均一濃度の原稿面を読取
つても光電変換信号の出力が不均一となり、特に
中央部に比べて端部の出力が小さく記録画像とし
ては、信号出力が小さい部分では黒つぽくなるな
ど濃度が不均一になる現象がみられる。この現象
はシエーデイングと呼ばれ、その原因としては次
のものが考えられる。
In this type of recording device, even when reading a document surface with uniform density, the output of photoelectric conversion signals is uneven, and the output at the edges is particularly small compared to the center, resulting in a recorded image that is black in the areas where the signal output is small. A phenomenon in which the concentration becomes uneven, such as a cloudy appearance, is observed. This phenomenon is called shedding, and its causes may be as follows.

(イ) 原稿照射ランプの照度ムラと照度変化 原稿照射ランプにはたとえば螢光灯が用いら
れるが、ランプ長は有限であり発光機構上中央
部より両端部の発光輝度が低いため照度は低く
なる。また、螢光灯は使用するにつれて両端部
が黒化してきたり、取付け方によつても照度分
布が変化する。
(b) Illuminance unevenness and illuminance changes of the document irradiation lamp For example, a fluorescent lamp is used as the document irradiation lamp, but the length of the lamp is finite and due to the light emitting mechanism, the luminance is lower at both ends than at the center, so the illuminance is low. . Further, as the fluorescent lamp is used, both ends thereof become black, and the illuminance distribution changes depending on how the lamp is installed.

(ロ) 光学系のレンズによる減光作用 光学系のレンズを通過する光量はコサイン4
乗則により周辺で低下し、たとえば半画角が20
度のとき周辺部光量は中央部の78%になる。
(b) Light attenuation effect by the lens of the optical system The amount of light passing through the lens of the optical system is cosine 4
Due to the power law, it decreases at the periphery, for example, when the half angle of view is 20
degree, the amount of light at the periphery is 78% of that at the center.

(ハ) 光電変換素子の感度の不均一 電荷結合素子(CCD)などの固体撮像素子
やダイオードアレイなどの光電変換素子は製作
上や製造上の理由などで感度が不均一になるこ
とがある。
(c) Non-uniform sensitivity of photoelectric conversion elements Photoelectric conversion elements such as solid-state image sensors such as charge-coupled devices (CCDs) and diode arrays may have non-uniform sensitivity due to manufacturing or manufacturing reasons.

このシエーデイングを補正するために従来種々
の補正対策がとられている。たとえば配光板を設
けてランプ中央の光量を周辺部の光量に合わせる
ように低下させてランプの配光特性をランプの全
長にわたつて均一にする方法が知られているが、
この方法は初期状態においては有効であるが使用
とともに生ずる端部の黒化に対してはほとんど効
果がなく、これに対処するためにはその都度配光
板を調整しなければならないという不都合があ
る。そこで正確な補正をするには、原稿読取り用
の光電変換素子とは別にシエーデイング波形を出
力する光電変換素子を近くに設け、原稿を読取つ
た画像信号とシエーデイング波形とを演算する方
法が考えられているが、この方法で光源のシエー
デイングは補正できても光電変換素子の感度の不
均一や周囲温度の変化による感度変動までは補正
できないという問題がある。さらに別の補正方法
として均一照度面を光電変換した信号をA/D変
換して記憶素子に記憶し、原稿読取り時に記憶内
容を読出してシエーデイングを補正する方法があ
る。この方法による補正精度はかなり良いが、シ
エーデイング補正係数を記憶素子に記憶するには
非常に高速でデータ処理のできるA/D変換器、
演算処理回路、記憶素子が必要であるが、このよ
うな回路や素子は高価であり且つアクセス時間が
長いために高速の読取りができないという問題が
ある。
Conventionally, various correction measures have been taken to correct this shading. For example, it is known to provide a light distribution plate to lower the light intensity at the center of the lamp to match the light intensity at the periphery, thereby making the light distribution characteristics of the lamp uniform over the entire length of the lamp.
Although this method is effective in the initial state, it has little effect on the blackening of the edges that occurs with use, and has the disadvantage that the light distribution plate must be adjusted each time to deal with this. Therefore, in order to perform accurate correction, a method has been considered in which a photoelectric conversion element that outputs a shading waveform is installed nearby in addition to the photoelectric conversion element for reading the original, and the image signal obtained by reading the original and the shading waveform are calculated. However, although this method can correct the shading of the light source, there is a problem in that it cannot correct non-uniform sensitivity of the photoelectric conversion element or sensitivity fluctuations due to changes in ambient temperature. Still another correction method is to A/D convert a signal obtained by photoelectrically converting a uniform illuminance surface and store it in a storage element, and read out the stored contents when reading an original to correct shading. The correction accuracy with this method is quite good, but in order to store the shading correction coefficients in the storage element, an A/D converter capable of processing data at very high speed is required.
Although arithmetic processing circuits and storage elements are required, there is a problem that such circuits and elements are expensive and require long access times, making high-speed reading impossible.

そこで上記の問題を解決するため特願昭56−
124791号では、原稿読取り時のシエーデイング補
正に補間法を用い高速読取りを可能にしたが、本
発明はこれとは別の方法により高速読取りを可能
にしたもので、補正係数を求める処理回路のアク
セス時間が長いものでも使用可能になる。
Therefore, in order to solve the above problem, we applied for a patent application in 1983.
In No. 124791, high-speed reading was enabled by using an interpolation method to correct shading when reading a document, but the present invention enables high-speed reading using a different method. It can be used even for long periods of time.

すなわち、原稿画像を読取る前に均一反射面か
らの光情報に基づいてシエーデイング補正係数を
求めRAMなどの記憶素子に記憶させ、原稿読取
り時に記憶素子の内容を読出して原稿画像信号を
補正することにより経年変化や温度変化によるラ
ンプの配光特性変動および光電変換素子の感度不
均一性に対しても有効なシエーデイング補正装置
を提供するものである。ただし、シエーデイング
補正係数を求め記憶素子に記憶するには、非常に
高速な処理回路を必要とし、それらが高価であり
高速読取りにおいては、そのアクセス時間が充分
でない。
That is, before reading the original image, a shading correction coefficient is determined based on light information from a uniform reflective surface and stored in a memory element such as a RAM, and when the original is read, the content of the storage element is read out and the original image signal is corrected. The object of the present invention is to provide a shedding correction device that is effective against fluctuations in light distribution characteristics of lamps due to aging and temperature changes and non-uniformity in sensitivity of photoelectric conversion elements. However, determining the shading correction coefficient and storing it in the storage element requires very high speed processing circuits, which are expensive and whose access time is not sufficient for high speed reading.

そこで本発明においては、均一反射面からの光
情報に基づいて補正係数を求めるにあたり、光電
変換素子のクロツクを、通常の原稿読取りのタイ
ミングよりおそく且つ処理回路のアクセス時間よ
り長い周期にするとともにシエーデイング補正係
数を高速で読み出すことにより、補正係数を求め
る処理回路のアクセス時間が長いものでも使用可
能である。また、光電変換素子の後段に設けた差
動増幅器の基準電圧を原稿の地肌の種類により可
変することにより地カブリ除去を行なうことので
きるシエーデイング補正装置である。
Therefore, in the present invention, when determining a correction coefficient based on optical information from a uniform reflective surface, the clock of the photoelectric conversion element is set to have a cycle that is slower than the normal document reading timing and longer than the access time of the processing circuit, and is also shaded. By reading out the correction coefficients at high speed, it is possible to use the processing circuit that requires a long access time to obtain the correction coefficients. The present invention is also a shading correction device that can remove background fog by varying the reference voltage of a differential amplifier provided after the photoelectric conversion element depending on the type of background of the document.

以下図面に基づいて本発明を説明する。 The present invention will be explained below based on the drawings.

第1図は原稿台移動式の原稿読取装置を有する
複写機の原稿読取り部の構成の一例を概略的に示
しており、原稿台1上に載置した原稿2をランプ
3により照射し、原稿2からの反射光をミラー
4、レンズ5を介して光電変換素子6に入射させ
電気画像信号に変換する。この例では原稿台1の
前方の非画像領域に白色の反射面7が設けてあ
る。
FIG. 1 schematically shows an example of the configuration of a document reading section of a copying machine having a document reading device with a movable document table. The reflected light from 2 is incident on a photoelectric conversion element 6 via a mirror 4 and a lens 5, and is converted into an electrical image signal. In this example, a white reflective surface 7 is provided in a non-image area in front of the document table 1.

さて、原稿読取り時に原稿台1が白矢印方向に
移動したとき、一回の走査で反射面7からの反射
光により光電変換素子6から出力される信号の波
形は第2図にAで示すようになる。これは読取り
装置全体のシエーデイング波形を示す。一般に、
光電変換素子はn個の単位素子から構成されてい
るので、シエーデイング波形は微小な単位でみる
とV1、V2…Voから構成されている。
Now, when the document table 1 moves in the direction of the white arrow during document reading, the waveform of the signal output from the photoelectric conversion element 6 due to the light reflected from the reflective surface 7 in one scan is as shown by A in FIG. become. This shows the shading waveform of the entire reader. in general,
Since the photoelectric conversion element is composed of n unit elements, the shedding waveform is composed of V 1 , V 2 , . . . V o in minute units.

シエーデイングを補正するための補正係数を求
めるには、第2図に示すように、シエーデイング
波形に対して任意に基準電圧VR(直線Bで示す)
を定め、この基準電圧VRをシエーデイング波形
を構成する出力値V1〜Voで割り算すると、同図
に破線Cで示すような値が得られる。この破線C
で示された値をシエーデイング補正係数として、
RAMなどの記憶素子に記憶する。
To find the correction coefficient for correcting the shading, as shown in Fig. 2, set the reference voltage V R (indicated by straight line B) to the shading waveform.
When the reference voltage V R is divided by the output values V 1 to V o forming the shading waveform, a value as shown by the broken line C in the figure is obtained. This broken line C
Using the value shown as the shading correction coefficient,
Stored in a memory element such as RAM.

第3図は本発明によるシエーデイング補正回路
の一実施例を示しており、図において、8は通常
の原稿読取り時の光電変換素子6のクロツクφ1
を発生するクロツク発生回路、9はシエーデイン
グ補正係数記憶時の光電変換素子6のクロツク
φ2を発生するクロツク発生回路、10は光電変
換素子6の出力e1と基準電圧発生器11による基
準電圧e2との差を増幅して差信号e0(=e1−e2
を出力する差動増幅器である。なお、基準電圧発
生器11は原稿の種類(たとえば地色の濃度のち
がい)に応じてスイツチS1を切換えることにより
3つの異なる電圧ea,eb,ecを発生する。12は
差動増幅器10から出力する差信号e0を画像情報
信号VXとして保持するサンプル・ホールド回路、
13は後述する方法で演算されたシエーデイング
補正係数をデジタル・アナログ変換するD/A変
換器、14はサンプル・ホールド回路12に保持
されている画像情報信号VXとD/A変換器13
から出力するシエーデイング補正係数VYとを乗
算する演算回路、15は基準電圧VRと演算処理
回路14により演算処理された信号VOとを比較
してH(High)レベル信号かL(Low)レベル信
号を出力する比較器、16はクロツク発生回路8
からのクロツクφ1に基づいて光電変換素子6の
データ転送ゲートの開閉を制御する転送制御信号
φXAを出力する転送制御回路、17はクロツク発
生回路9からのクロツクφ2により起動し、D/
A変換器11のアナログスイツチを上位(MSB)
から順次オンしてゆき比較器15の出力信号によ
りスイツチをオンのままあるいはスイツチをオフ
して次のスイツチに移るかどうかを制御する制御
回路、18は制御回路17により制御されたD/
A変換器13のスイツチの状態すなわちシエーデ
イング補正係数を記憶するRAMなどの記憶回
路、19は記憶回路18にシエーデイング補正係
数を格納するタイミングを与えるタイミング回
路、20は記憶回路18に格納されたデータを一
旦記憶しクロツクφ1により高速で読み出すバツ
フアメモリであり、第4図に示すように、記憶回
路18に格納されたデータを前もつて保持するラ
ツチ回路20a,20b,20c,20dと、こ
れらのラツチ回路20a〜20dに保持されたデ
ータをクロツクφ1に同期して取り出すマルチプ
レクサ20eとにより構成されている。スイツチ
S2,S3,S4,S5はシエーデイング補正係数を記憶
する場合は接点aに、原稿読取りの場合は接点b
に切換えられる。
FIG. 3 shows an embodiment of the shading correction circuit according to the present invention. In the figure, 8 is the clock φ 1 of the photoelectric conversion element 6 during normal document reading.
9 is a clock generation circuit that generates the clock φ 2 of the photoelectric conversion element 6 when storing the shading correction coefficient; 10 is the reference voltage e generated by the output e 1 of the photoelectric conversion element 6 and the reference voltage generator 11; 2 and amplify the difference signal e 0 (= e 1 − e 2 )
This is a differential amplifier that outputs . The reference voltage generator 11 generates three different voltages e a , e b , and e c by switching the switch S 1 according to the type of document (for example, the density of the background color). 12 is a sample/hold circuit that holds the difference signal e0 output from the differential amplifier 10 as an image information signal VX ;
13 is a D/A converter that converts the shading correction coefficient calculated by the method described later into digital/analog; 14 is the image information signal VX held in the sample/hold circuit 12 and the D/A converter 13;
An arithmetic circuit 15 multiplies the shading correction coefficient V Y output from the arithmetic processing circuit 14, and an arithmetic circuit 15 compares the reference voltage V R with the signal V O processed by the arithmetic processing circuit 14 to determine whether it is an H (High) level signal or an L (Low) signal. A comparator that outputs a level signal, 16 is a clock generation circuit 8
A transfer control circuit 17 outputs a transfer control signal φ
Upper (MSB) analog switch of A converter 11
18 is a D/D control circuit controlled by the control circuit 17;
A storage circuit such as a RAM that stores the switch state of the A converter 13, that is, a shading correction coefficient; 19 a timing circuit that provides timing for storing the shading correction coefficient in the storage circuit 18; 20 a timing circuit that stores the data stored in the storage circuit 18; This is a buffer memory that stores data once and then reads it out at high speed using a clock φ1 . As shown in FIG. The multiplexer 20e takes out the data held in the circuits 20a to 20d in synchronization with the clock φ1. switch
S 2 , S 3 , S 4 , and S 5 are connected to contact a when storing the shading correction coefficient, and contact b when reading the original.
can be switched to

次に上記シエーデイング補正回路の動作を第5
図を用いて説明する。なお、第5図はシエーデイ
ング補正動作の1サイクルについての光電変換素
子6のクロツクφ1,φ2および転送制御信号のタ
イムチヤートである。
Next, the operation of the above-mentioned shading correction circuit is explained in the fifth section.
This will be explained using figures. Incidentally, FIG. 5 is a time chart of the clocks φ 1 and φ 2 of the photoelectric conversion element 6 and the transfer control signal for one cycle of the shading correction operation.

第5図イは通常の原稿読取り時の光電変換素子
6のクロツクφ1、ロはクロツクφ1を分周して得
られるクロツクφ2の周期より大きい周期のシエ
ーデイング補正係数記憶時の光電変換素子6の動
作クロツクφ2、ハは光電変換素子のデータ転送
タイミングを定める転送制御信号φXA、ニはスイ
ツチS2〜S5の接点の状態を示す。まずシエーデイ
ング補正係数の記憶動作について説明する。記憶
動作に先立つてスイツチS2〜S5は接点bに切換え
られており、第5図において時刻t1において転送
制御回路16から転送制御信号φXAが出力する
と、光電変換素子6のデータ転送ゲートが開か
れ、光電変換素子6がCCDの場合はその受光部
の画像情報データが転送部に転送されるが、この
画像情報データはそれ以前に光電変換されたデー
タあるいは暗電流によるデータなのでクロツク
φ1によりその後の時刻t2までの間にはき出され
る。
Figure 5 A shows the clock φ 1 of the photoelectric conversion element 6 during normal document reading, and B shows the photoelectric conversion element when storing a shading correction coefficient with a period larger than the period of the clock φ 2 obtained by dividing the clock φ 1 . 6 shows the operation clock φ 2 , C shows the transfer control signal φ First, the storage operation of the shading correction coefficient will be explained. Prior to the storage operation, the switches S2 to S5 are switched to contact b, and when the transfer control signal φXA is output from the transfer control circuit 16 at time t1 in FIG . is opened, and if the photoelectric conversion element 6 is a CCD, the image information data of the light receiving section is transferred to the transfer section, but since this image information data is previously photoelectrically converted data or data generated by dark current, the clock φ 1 until the subsequent time t 2 .

時刻t2において転送制御信号φXAが出力すると、
光電変換素子6の転送ゲートが再び開かれるが、
このとき光電変換素子6から出力する画像情報デ
ータがシエーデイング量である。そこで、このと
きスイツチS2〜S5の接続をbからaに切換え、デ
ータ転送クロツクとして、D/A変換器13、演
算処理回路14、記憶回路18の処理時間より長
い周期のクロツクφ2を用いる。この間は光電変
換素子6の転送ゲートが開かれないように転送制
御回路16により制御する。サンプル・ホールド
回路12はクロツクφ2により白色反射面7(第
1図参照)を光電変換して得られる第2図のシエ
ーデイング波形A(実際にはシエーデイング波形
Aを構成する1つの出力値V1)を処理時間以上
保持してVXとして出力する。
When the transfer control signal φ XA is output at time t 2 ,
The transfer gate of the photoelectric conversion element 6 is opened again, but
At this time, the image information data output from the photoelectric conversion element 6 is the amount of shading. Therefore, at this time, the connections of switches S 2 to S 5 are changed from b to a, and a clock φ 2 with a cycle longer than the processing time of the D/A converter 13, arithmetic processing circuit 14, and memory circuit 18 is used as the data transfer clock. use During this time, the transfer control circuit 16 controls so that the transfer gate of the photoelectric conversion element 6 is not opened. The sample-and-hold circuit 12 photoelectrically converts the white reflective surface 7 (see FIG. 1) using the clock φ 2 to obtain the shading waveform A shown in FIG. 2 (actually, one output value V 1 forming the shading waveform A). ) is held for longer than the processing time and output as V X.

一方、制御回路17はクロツクφ2により動作
を開始し、まずD/A変換器13のMSBのアナ
ログスイツチをオンする。これによりD/A変換
器13からはVYが出力され、サンプル・ホール
ド回路12に保持されて出力されるシエーデイン
グ波形の1つの信号VXと演算処理回路14によ
りVO=VX・VYが演算される。この信号VOは比較
器15において基準電圧VRと比較され、VR<VO
のときはHレベル、VR>VOのときはLレベルが
比較器15から出力される。制御回路17は比較
器15からの出力がLレベルのときはアナログス
イツチはそのままとし、Hレベルのときはスイツ
チをオフにして次のビツトに進む。以下同様な動
作をLSBまで行ない、スイツチの状態を記憶回
路18に記憶する。以上のことを光電変換素子の
全ビツトについて行なうことによりシエーデイン
グ補正係数の記憶を終了する。
On the other hand, the control circuit 17 starts operating in response to the clock φ 2 and first turns on the MSB analog switch of the D/A converter 13. As a result, V Y is output from the D/A converter 13 , and one signal V is calculated. This signal V O is compared with the reference voltage V R in the comparator 15, and V R <V O
When V R >V O , an L level is output from the comparator 15. The control circuit 17 leaves the analog switch as it is when the output from the comparator 15 is at L level, and turns off the switch when it is at H level and proceeds to the next bit. Thereafter, similar operations are performed up to the LSB, and the state of the switch is stored in the memory circuit 18. By performing the above steps for all bits of the photoelectric conversion element, storage of the shading correction coefficient is completed.

ここで、光電変換素子6の出力すなわち白色反
射面7の出力e1と比較される差動増幅器10の基
準電圧e2について説明する。
Here, the reference voltage e 2 of the differential amplifier 10 that is compared with the output of the photoelectric conversion element 6, ie, the output e 1 of the white reflective surface 7 , will be explained.

基準電圧発生器11は、たとえば原稿の地色の
濃度が大きい順にea,eb,ec(ea>eb>ec)を発生
するようになつているので、光電変換素子6から
出力する白色反射面7の光出力から地色の濃度が
大きい原稿ほど大きな基準電圧e2(たとえばea
を減算することになり、S/N比が改善され、地
カブリが除去される。この基準電圧e2すなわち
ea,eb,ecは作業者が手動で設定してもよいし自
動濃度検知により自動的に設定するようにしても
よい。以上の操作によりシエーデイング補正係数
が求められる。
The reference voltage generator 11 is configured to generate, for example, e a , e b , e c (e a > e b > e c ) in descending order of the density of the ground color of the original, so that the voltage from the photoelectric conversion element 6 is Based on the light output of the output white reflective surface 7, the reference voltage e 2 (e.g. e a ) increases as the density of the ground color increases.
, the S/N ratio is improved and ground fog is removed. This reference voltage e 2 i.e.
e a , e b , and e c may be set manually by the operator, or may be set automatically by automatic concentration detection. Through the above operations, the shading correction coefficient is determined.

次に原稿読取り時のシエーデイング補正係数補
正について説明する。
Next, the shading correction coefficient correction when reading a document will be explained.

シエーデイング補正係数の記憶動作が終了した
後時刻t3において転送制御信号φXAが出力される
とスイツチS2およびS4の接点bに切換えられ第5
図ニに破線で示すようになる。係数を記憶する間
(時刻t2〜t3)に光電変換素子6の受光部に蓄積
されたデータを時刻t4までの間にクロツクφ1によ
りはき出す。この間に、ラツチ回路20a,20
b,20c,20dには記憶回路18の内容が、
ラツチされる。その後時刻t4において転送制御信
号φXAが出力したとき原稿の読取りが行なわれ、
スイツチS2〜S5はすべて接点bに切換えられる。
すなわち、前もつて高速のバツフアメモリ20に
蓄えられたシエーデイング補正係数は原稿読取り
のクロツクφ1に同期してD/A変換器13に送
られる。シエーデイング補正係数はD/A変換器
13によりアナログ値に変換されて、VYとして
出力され、サンプル・ホールド回路12から出力
される。また、記憶回路18の内容は、前もつて
バツフアメモリ20にたくわえておくようにす
る。原稿読取り信号VXとともに演算処理回路1
4において上述した演算VX,VY処理が行なわれ、
補正後の信号VOとしてて出力される。
When the transfer control signal φ
It becomes as shown by the broken line in Figure D. The data accumulated in the light receiving portion of the photoelectric conversion element 6 while storing the coefficients (times t 2 to t 3 ) is output by the clock φ 1 until time t 4 . During this time, the latch circuits 20a, 20
The contents of the memory circuit 18 are shown in b, 20c, and 20d.
Latched. Thereafter, at time t4 , when the transfer control signal φXA is output, the original is read.
All switches S2 to S5 are switched to contact b.
That is, the shading correction coefficients previously stored in the high-speed buffer memory 20 are sent to the D/A converter 13 in synchronization with the document reading clock φ1. The shading correction coefficient is converted into an analog value by the D/A converter 13, outputted as VY , and outputted from the sample-and-hold circuit 12. Further, the contents of the memory circuit 18 are stored in the buffer memory 20 in advance. Arithmetic processing circuit 1 along with document reading signal V
In step 4, the above-mentioned calculations V X and V Y are performed,
The corrected signal is output as V O.

上記したようなシエーデイング補正を各走査ご
とに行なうことによりシエーデイングは完全に補
正される。
By performing the above-described shading correction for each scan, shading can be completely corrected.

なお、上記実施例ではシエーデイング補正係数
を求める均一反射面を白色として非画像部に設け
た例について説明したが、本発明はこれに限定す
るものではない。
In the above embodiment, an example has been described in which the uniform reflection surface for determining the shading correction coefficient is white and provided in the non-image area, but the present invention is not limited to this.

以上説明したように、本発明は、原稿画像を読
取る前に均一反射面からの光情報に基づいてシエ
ーデイング補正係数を演算した後記憶し、原稿画
像を読取るときに前記シエーデイング補正係数を
用いて画像信号のシエーデイング補正をするよう
にしたシエーデイング補正装置において、原稿画
像の読取りタイミングより長く且つシエーデイン
グ補正係数の演算処理時間より長い周期でシエー
デイング補正係数を求めるようにしたので、高速
でデータ処理ができるA/D変換器、演算処理装
置、記憶素子などのような高価な回路や素子を用
いずに高速の読取りができ、しかもシエーデイン
グ補正係数を求める処理回路のアクセス時間が長
いものでも用いることができる。また、シエーデ
イング補正係数の演算の基準となる光情報を原稿
の地肌の濃度など原稿の種類により補正すること
により地カブリのない画像記録ができる。
As described above, the present invention calculates and stores a shading correction coefficient based on light information from a uniform reflective surface before reading an original image, and when reading an original image, uses the shading correction coefficient to create an image. In a shading correction device that corrects signal shading, the shading correction coefficient is calculated at a cycle longer than the timing of reading the original image and longer than the calculation processing time of the shading correction coefficient, so that data processing can be performed at high speed. High-speed reading can be performed without using expensive circuits or elements such as /D converters, arithmetic processing units, storage elements, etc., and it can also be used even if the access time of the processing circuit for determining the shading correction coefficient is long. Further, by correcting the optical information, which is the basis for calculating the shading correction coefficient, according to the type of document, such as the density of the background of the document, it is possible to record an image without background fog.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は複写機の原稿読取り部の一例の概略構
成図、第2図はシエーデイング波形とシエーデイ
ング補正係数とを示す図、第3図は本発明による
シエーデイング補正装置の一実施例のブロツク線
図、第4図は第3図のシエーデイング補正装置に
用いるバツフアメモリの一実施例の回路図、第5
図はシエーデイング補正動作に用いるクロツクな
どのタイムチヤートである。 1……原稿台、2……原稿、3……ランプ、4
……ミラー、5……レンズ、6……光電変換素
子、7……反射面、8,9……クロツク発生回
路、10……差動増幅器、11……基準電圧発生
器、12……サンプル・ホールド回路12、13
……D/A変換器、14……演算回路、15……
比較器、16……転送制御回路、17……制御回
路、18……記憶回路、19……タイミング回
路、20……バツフアメモリ。
FIG. 1 is a schematic configuration diagram of an example of a document reading section of a copying machine, FIG. 2 is a diagram showing a shading waveform and a shading correction coefficient, and FIG. 3 is a block diagram of an embodiment of a shading correction device according to the present invention. , FIG. 4 is a circuit diagram of an embodiment of the buffer memory used in the shading correction device of FIG.
The figure is a time chart of clocks, etc. used in the shading correction operation. 1...Original table, 2...Original, 3...Lamp, 4
... Mirror, 5 ... Lens, 6 ... Photoelectric conversion element, 7 ... Reflection surface, 8, 9 ... Clock generation circuit, 10 ... Differential amplifier, 11 ... Reference voltage generator, 12 ... Sample・Hold circuits 12, 13
...D/A converter, 14... Arithmetic circuit, 15...
Comparator, 16...Transfer control circuit, 17...Control circuit, 18...Storage circuit, 19...Timing circuit, 20...Buffer memory.

Claims (1)

【特許請求の範囲】[Claims] 1 均一な反射率を有する反射部と、該反射部か
らの反射光を電気信号に変換する光電変換手段
と、該光電変換手段の後段に設けられており、基
準電圧が原稿の種類により可変である差動増幅器
と、一定時間ごとに一定の割合で変化する電圧を
発生するD/A変換器と、前記光電変換手段から
の出力電圧値と前記D/A変換器からの出力電圧
値との積と所定の基準値とを比較し、その比較値
に基づいてシエーデイング補正係数を演算する演
算手段と、該演算手段により演算されたシエーデ
イング補正係数を記憶する記憶手段と、該記憶手
段の後段に設けられており、該記憶手段に記憶さ
れた前記シエーデイング補正係数を一旦記憶した
後高速で読み出すバツフアメモリと、前記シエー
デイング補正係数を求めるときは通常の原稿読み
取りタイミングよりおそいタイミングでかつ、シ
エーデイング補正係数の演算処理時間より長い周
期を有するタイミング信号を出力するタイミング
手段とを有することを特徴とするシエーデイング
補正装置。
1 A reflective section with a uniform reflectance, a photoelectric conversion means that converts the reflected light from the reflective section into an electrical signal, and a reference voltage that is variable depending on the type of document. A differential amplifier, a D/A converter that generates a voltage that changes at a constant rate every certain time, and an output voltage value from the photoelectric conversion means and an output voltage value from the D/A converter. a calculation means for comparing the product with a predetermined reference value and calculating a shading correction coefficient based on the comparison value, a storage means for storing the shading correction coefficient calculated by the calculation means, and a subsequent stage of the storage means. a buffer memory for once storing the shading correction coefficient stored in the storage means and then reading it out at high speed; and a buffer memory for reading out the shading correction coefficient at high speed after once storing it; 1. A shading correction device comprising: timing means for outputting a timing signal having a period longer than a calculation processing time.
JP57003258A 1982-01-14 1982-01-14 Shading correction circuit Granted JPS58121864A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57003258A JPS58121864A (en) 1982-01-14 1982-01-14 Shading correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57003258A JPS58121864A (en) 1982-01-14 1982-01-14 Shading correction circuit

Publications (2)

Publication Number Publication Date
JPS58121864A JPS58121864A (en) 1983-07-20
JPH0354509B2 true JPH0354509B2 (en) 1991-08-20

Family

ID=11552440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57003258A Granted JPS58121864A (en) 1982-01-14 1982-01-14 Shading correction circuit

Country Status (1)

Country Link
JP (1) JPS58121864A (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6077574A (en) * 1983-10-05 1985-05-02 Konishiroku Photo Ind Co Ltd Original reader
JPS6077575A (en) * 1983-10-05 1985-05-02 Konishiroku Photo Ind Co Ltd Shading correcting device
JPS6096955A (en) * 1983-10-31 1985-05-30 Konishiroku Photo Ind Co Ltd Shading correcting device
JPS62257280A (en) * 1986-04-30 1987-11-09 Pfu Ltd White level follower circuit
JP2594963B2 (en) * 1987-08-26 1997-03-26 株式会社日立製作所 Shading correction method
JPH0681252B2 (en) * 1987-09-29 1994-10-12 富士写真フイルム株式会社 Shading correction device
JP3281489B2 (en) * 1994-08-19 2002-05-13 キヤノン株式会社 Image reading processing device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5198932A (en) * 1975-02-26 1976-08-31 Deijitarukairono seigyohoshiki
JPS5266346A (en) * 1975-11-29 1977-06-01 Tokyo Electric Co Ltd Synch. clock control of microcomputer system
JPS5275234A (en) * 1975-12-19 1977-06-24 Toshiba Corp Pattern pick up unit
JPS575467A (en) * 1980-06-12 1982-01-12 Matsushita Electric Ind Co Ltd Output correcting device for plurality of element sensors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5198932A (en) * 1975-02-26 1976-08-31 Deijitarukairono seigyohoshiki
JPS5266346A (en) * 1975-11-29 1977-06-01 Tokyo Electric Co Ltd Synch. clock control of microcomputer system
JPS5275234A (en) * 1975-12-19 1977-06-24 Toshiba Corp Pattern pick up unit
JPS575467A (en) * 1980-06-12 1982-01-12 Matsushita Electric Ind Co Ltd Output correcting device for plurality of element sensors

Also Published As

Publication number Publication date
JPS58121864A (en) 1983-07-20

Similar Documents

Publication Publication Date Title
US4523229A (en) Shading correction device
US4524388A (en) Shading correction device
JPH0219672B2 (en)
JPH04363967A (en) Original reader
US4723174A (en) Picture image processor
JPH04365264A (en) Original reader
JP3290082B2 (en) Image reading device
JPH0354509B2 (en)
US5955725A (en) Digitizing CCD array system
US7359099B2 (en) Image reading device and image forming apparatus
US5115327A (en) Gain control circuit for use in shading compensation circuit
JPH0249589B2 (en)
JPH0354510B2 (en)
JPH10336444A (en) Image read method and device therefor
JPH0324827B2 (en)
KR100248226B1 (en) Method and apparatus of brightness control for image scanner
JP2793093B2 (en) Image reading device
JP3203019B2 (en) Image reading device
JPH0671309B2 (en) Image sensor output correction method
JPS63287161A (en) Picture reader
JPS63171060A (en) Image reader
JPH0649007Y2 (en) Image reader
JPS63180267A (en) Photoelectric converter
JPS6177467A (en) Device for shading correction
JPS63164565A (en) Shading correcting device