JPH0130333B2 - - Google Patents
Info
- Publication number
- JPH0130333B2 JPH0130333B2 JP55174198A JP17419880A JPH0130333B2 JP H0130333 B2 JPH0130333 B2 JP H0130333B2 JP 55174198 A JP55174198 A JP 55174198A JP 17419880 A JP17419880 A JP 17419880A JP H0130333 B2 JPH0130333 B2 JP H0130333B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- test signal
- sequence
- symbol
- complex conjugate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 20
- 230000005540 biological transmission Effects 0.000 claims description 16
- 238000012937 correction Methods 0.000 claims description 12
- 238000005311 autocorrelation function Methods 0.000 claims description 9
- 230000000737 periodic effect Effects 0.000 claims description 4
- 125000004122 cyclic group Chemical group 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
- H04L25/03133—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
この発明は２次元線形変調を用いたデータ伝送
系に使用され、伝送路で生じる周波数オフセツト
あるいはキヤリア位相ジツタの様な位相変動要素
を受信側で除去する位相補正装置に関する。 一般に、伝送路における歪を厳しく規制する必
要のあるデータ伝送系では、伝送路歪を等化する
自動等化器が用いられている。この自動等化器は
タツプ付遅延線と各タツプの利得を調整する利得
調整器とを備えたトランスバーサルフイルタによ
つて構成されるのが普通である。このようなトラ
ンスバーサルフイルタを使用する場合、各タツプ
の利得を最適化しておく必要がある。タツプ利得
の最適化は通常、データ伝送に先立つてテスト信
号を受信することによつて行なわれている。しか
し、自動等化器は伝送路における歪を除去するこ
とを主目的としているため、テスト信号が伝送路
歪以外の撹乱を受けた場合、等化に必要な情報が
正確に得られなくなるおそれがある。例えば、カ
ルマンフイルタの原理を自動等化器のタツプ利得
の逐次調整に導入した方法では、テスト信号に周
波数オフセツトやキヤリア位相ジツタが存在する
と、動作が著しく乱れてしまう。 この発明の目的は周波数オフセツト、位相ジツ
タの影響をテスト信号から除去して正確な伝送路
情報を自動等化器に与えることができる位相補正
装置を提供することである。 この発明によれば、受信されたテスト信号をシ
ンボルレートでサンプルし、連続するＬ個のサン
プル値を生成する手段と、テスト信号を形成する
シンボル系と複素共役の関係にある複素共役系列
を発生する手段と、Ｌ個のサンプル値の系列と複
素共役系列とを受け、周期（Ｌ）分の積和を計算
する手段と、積和の結果から位相変動をあらわす
位相を抽出する手段と、抽出した位相だけテスト
信号のサンプル値を逆方向に回転させ、位相補正
を行なう手段とを有する位相補正装置が得られ
る。 次に、この発明の原理を実施例の理解を容易に
するために説明する。 ここで、この発明が対象とする伝送系は直交振
幅変調、多相位相変調等の２次元の線形変調を用
いた伝送系であり、したがつて、以下の説明では
同相成分を実部、直交成分を虚部とする複素数を
用いて諸量をあらわす。今、テスト信号は比較的
短い値Ｌを周期として持つ周期シンボル系列
（a0、a1、…aL-1、a0、a1、…）によつて形成さ
れるものとする。このようなテスト信号がインパ
ルス応答ｈ（ｔ）の系に与えられると、その系に
雑音、位相変動等の撹乱がなければ、 （但し、＜ｋ＞はｋ（modL）であることを示し、
Ｔはシンボルの間隔を示す。） であらわされる信号が得られる。もし、伝送路に
周波数オフセツトや位相ジツタがある場合には、
受信信号ｒ（ｔ）は ｒ（ｔ）＝r〓（ｔ）exp（jφ（ｔ）） (2) （φ（ｔ）：周波数オフセツト、位相ジツタによる
位相変動項） となり、r〓（ｔ）とは異つたものになる。この発明
では、ｒ（ｔ）のサンプル値を出来るだけr〓（ｔ）
のサンプル値に近ずけることを企図している。 まず、以下の条件が成立するものとする。 (1) インパルス応答ｈ（ｔ）はｔ＝０で始まり、
ｔ＝pTの近傍でピークを持つ。 (2) ｈ（ｔ）の有意持続時間はLT以下である。 (3) 周期シンボル系列の一周期の自己相関はイン
パルスとなる。 ｒ（ｔ）の時刻ｔ＝t0からＴ毎にサンプルした
サンプル値列r0、r1、…は(1)及び(2)の条件によ
り、次のようにあらわされる。 但し、hk及びφiはそれぞれｈ（kT）及びφ（ｔ
＋iT）を簡略化したものである。 次に、
系に使用され、伝送路で生じる周波数オフセツト
あるいはキヤリア位相ジツタの様な位相変動要素
を受信側で除去する位相補正装置に関する。 一般に、伝送路における歪を厳しく規制する必
要のあるデータ伝送系では、伝送路歪を等化する
自動等化器が用いられている。この自動等化器は
タツプ付遅延線と各タツプの利得を調整する利得
調整器とを備えたトランスバーサルフイルタによ
つて構成されるのが普通である。このようなトラ
ンスバーサルフイルタを使用する場合、各タツプ
の利得を最適化しておく必要がある。タツプ利得
の最適化は通常、データ伝送に先立つてテスト信
号を受信することによつて行なわれている。しか
し、自動等化器は伝送路における歪を除去するこ
とを主目的としているため、テスト信号が伝送路
歪以外の撹乱を受けた場合、等化に必要な情報が
正確に得られなくなるおそれがある。例えば、カ
ルマンフイルタの原理を自動等化器のタツプ利得
の逐次調整に導入した方法では、テスト信号に周
波数オフセツトやキヤリア位相ジツタが存在する
と、動作が著しく乱れてしまう。 この発明の目的は周波数オフセツト、位相ジツ
タの影響をテスト信号から除去して正確な伝送路
情報を自動等化器に与えることができる位相補正
装置を提供することである。 この発明によれば、受信されたテスト信号をシ
ンボルレートでサンプルし、連続するＬ個のサン
プル値を生成する手段と、テスト信号を形成する
シンボル系と複素共役の関係にある複素共役系列
を発生する手段と、Ｌ個のサンプル値の系列と複
素共役系列とを受け、周期（Ｌ）分の積和を計算
する手段と、積和の結果から位相変動をあらわす
位相を抽出する手段と、抽出した位相だけテスト
信号のサンプル値を逆方向に回転させ、位相補正
を行なう手段とを有する位相補正装置が得られ
る。 次に、この発明の原理を実施例の理解を容易に
するために説明する。 ここで、この発明が対象とする伝送系は直交振
幅変調、多相位相変調等の２次元の線形変調を用
いた伝送系であり、したがつて、以下の説明では
同相成分を実部、直交成分を虚部とする複素数を
用いて諸量をあらわす。今、テスト信号は比較的
短い値Ｌを周期として持つ周期シンボル系列
（a0、a1、…aL-1、a0、a1、…）によつて形成さ
れるものとする。このようなテスト信号がインパ
ルス応答ｈ（ｔ）の系に与えられると、その系に
雑音、位相変動等の撹乱がなければ、 （但し、＜ｋ＞はｋ（modL）であることを示し、
Ｔはシンボルの間隔を示す。） であらわされる信号が得られる。もし、伝送路に
周波数オフセツトや位相ジツタがある場合には、
受信信号ｒ（ｔ）は ｒ（ｔ）＝r〓（ｔ）exp（jφ（ｔ）） (2) （φ（ｔ）：周波数オフセツト、位相ジツタによる
位相変動項） となり、r〓（ｔ）とは異つたものになる。この発明
では、ｒ（ｔ）のサンプル値を出来るだけr〓（ｔ）
のサンプル値に近ずけることを企図している。 まず、以下の条件が成立するものとする。 (1) インパルス応答ｈ（ｔ）はｔ＝０で始まり、
ｔ＝pTの近傍でピークを持つ。 (2) ｈ（ｔ）の有意持続時間はLT以下である。 (3) 周期シンボル系列の一周期の自己相関はイン
パルスとなる。 ｒ（ｔ）の時刻ｔ＝t0からＴ毎にサンプルした
サンプル値列r0、r1、…は(1)及び(2)の条件によ
り、次のようにあらわされる。 但し、hk及びφiはそれぞれｈ（kT）及びφ（ｔ
＋iT）を簡略化したものである。 次に、
【式】と複素共役の関係にある
【式】を考慮し、riと
【式】との間の一
周期分の相関ρiを計算すると、以下のようにな
る。 一方、前述した条件(3)は
る。 一方、前述した条件(3)は
【式】であること
を意味している。ここで、δn0はｍが０のときだ
け１をとり、ｍが０以外のときには０をとる。こ
の条件を考慮すると共にφi+1はｌが０からＬ−１
に変わる間、一定値iであると仮定すると、第
(4)式は ρi＝Lhpexp（ｊi） (5) と書き換えることができる。第(5)式の中でhpは
複素インパルス応答のｐ番目のサンプル値でその
値は未知であるが、伝送路特性そのもの（位相変
動を除く）は時間的に特性が変化しないとすると
一定の複素値である。したがつて、ρiを用いれ
ば、未知のhpの位相項φhpを含んだ形で、位相変
動項が抽出できることがわかる。実際には、φiは
一定値とはならないが、位相変動の速度が１／
LTに比較して充分遅ければ、第(5)式のρiは時刻
ｔ＝t0＋iTにおける位相変動量の情報として用い
ることができる。この情報を用いて、riを撹乱の
ない場合のr〓（ｔ）に近ずけるためには、抽出され
た位相変動項の分だけ、逆方向に位相回転を行な
えばよい。したがつて、位相回転の結果得られる
近似値r^iは r^i＝ri・exp（−jargρi）、 (6) であらわされる。但し、argρiは第(5)式で示され
るρiの位相項をあらわし、この中には、真の位相
変動項の他にhpの位相項が含まれている。したが
つて、r^はiはhpの位相項をも含む近似となる。し
かし、hpの位相項は一定値であるため、自動等化
器の調整の為には障害とはならない。 前述した条件(3)を満足する系列のＬ＝15の場合
の一例として、次の系列が上げられる。 この系列は周期15の最大周期系列（Ｍ系列） 000100110101111 の０をα、１をβに割り当てたもので、他の全て
のＭ系列あるいは平方剰余系列（Ｑ系列）に上記
したα及びβの値を割り当てれば(3)の条件は満足
される。このことは次のように示される。Ｍ系列
では自己相関関数が中心で１、中心以外で−１／Ｌ であることは知られている。この−１／Ｌは自己相 関関数を求めるとき０・０及び１・１の状態で重
なる数と０・１及び１・０の状態で重なる数が１
つだけ違うために生ずる。例えば周期15の系列の
例で、自己相関関数の１時刻ずれの場合、 000100110101111←原系列 001001101011110←１ビツトシフト において、上下の対応をみると０・０が３ケ所、
１・１が４ケ所、０・１及び１・０は８ケ所であ
るから、０を−１・０、１を＋１・０と考えた時
上・下の積和は７×（＋１）＋８×（−１）＝−１と
なり周期15で正規化すると−１／15となる。 ここで、０をα、１をβとすると上の例に対応
する自己相関関数値は となる。一方、自己相関関数の中心の値は、 （７×α2＋８×β2）／15 ＝（７（１＋ｘ）2＋８（−１＋ｘ）2／１＋１／15）
／15＝１ となり、自己相関関数はインパルスとなる。Ｑ系
列についても事情は同じである。この処理の原理
はＭ系列、Ｑ系列などの擬似ランダム系列が、直
流の平坦でない周波数特性となるため、直流分を
付加することによつて完全に平坦な（自己相関関
数がインパルスとなる）系列を得ているのであ
る。 (7)式のα及びβは良く用いられる２値のトレー
ニング系列、即ち、同相成分又は直交成分のみ値
を持つ信号において直流オフセツトを加えたもの
になつている。 以下、図面を参照して、本発明の一実施例を説
明する。 第１図を参照すると、本発明の一実施例に係る
位相補正装置は２次元線形変調（ここでは、直交
変調）された信号をベースバンド信号に復調する
復調器（図示せず）に結合して使用される。復調
器では、位相補正装置に対して、同相成分及び直
交成分に分離した形でベースバンド信号を供給す
る。この実施例では、ベースバンド信号として、
第(7)式であらわされるテスト信号が与えられる場
合について説明する。テスト信号の同相成分は第
１の入力端子１を通して与えられる。位相補正装
置には、テスト信号のシボルレートと等しいレー
トを有するクロツク（以下、シンボルレートクロ
ツクと呼ぶ）を発生する第１のクロツク発生器２
が設けられる。シンボルレートクロツクは第１の
サンプルホルダー３に与えられ、このサンププル
ホルダー３により、入力端子１からの同相成分は
サンプルホールドされる。テスト信号の直交成分
は第２の入力端子４を介して第２のサンプルホル
ダー５に与えられ、このサンプルホルダー５にお
いてクロツク発生器２からのシンボルレートクロ
ツクにしたがつてサンプルホールドされる。一
方、第２のクロツク発生器６は第(4)式を計算する
ために、シンボルレートと等しいレートを有する
シフトインクロツクと、シンボルレートのＬ倍の
レートを有する巡回クロツクを発生する。したが
つて、１シンボル期間（以下、フレームと呼ぶ）
内に、第２のクロツク発生器６は合計Ｌ＋１個の
クロツクをシフトクロツクとして送出する。シフ
トクロツクは第１及び第２のサンプルホルダー３
及び５に接続された第１及び第２のＬ段シフトレ
ジスタ７及び８に供給される。 第１図及び第２図を参照すると、位相補正装置
はテスト信号のシンボル系列に対して複素共役の
関係にあるシンボル系列、即ち、第(4)式の複素共
役系列a*を発生するシンボル系列発生器９を備
えている。このシンボル系列発生器９には、タイ
マー１０からゲート回路９０を介してトリガーパ
ルスが与えられ、且つ、第２のクロツク発生器６
からシフトクロツクが与えられている。シンボル
系列発生器９はトリガーパルスの受信によつてシ
ンボル発生可能な状態となり、次に、シフトクロ
ツクにしたがつて順次複素共役系列を第１及び２
の乗算器１１及び１２に送出する。尚、タイマー
１０は第１及び第２の入力端子１及び４に信号が
到来してから、一定時間後にトリガーパルスを発
生する。この一定時間は伝送路によつて定まる時
間であり、第(4)式のｐに対応するものである。 第２図に示されたシンボル系発生器９は周期Ｌ
が15に等しいシンボル系列を発生する。より具体
的に述べると、互いに縦続接続された第１、第
２、第３、及び第４のシフトレジスタ９１，９
２，９３、及び９４と、第３及び第４のシフトレ
ジスタ９３及び９４の出力の排他的論理和をとる
排他的論理和回路９５とを有している。各シフト
レジスタ９１〜９４は予め初期状態（ここでは、
論理“１”）にあり、この状態で、トリガーパル
ス及びシフトクロツクを受信して、シフト動作を
行なう。排他的論理和回路９５の出力は第１のフ
リツプフロツプ９１に帰還されると同時に、加算
器９６に加えられる。加算器９６は排他的論理和
回路９５の出力に基準電圧発生器９７からの基準
電圧を加算した後、増幅器９９に送出する。増幅
器９９は加算結果を定数倍（１／Ｌ＋１）して、
第(7)式のα、βに対応する出力を送出する。シン
ボル系列発生器９には、第２のクロツク発生器６
から１シンボル間隔にＬ＋１のクロツクが与えら
れるから、シンボル系列発生器９の出力はシンボ
ル系列を一周期分発生した後、１シンボル進み、
次の一周期は位相が１つづつ進んだものとなる。 第１図に戻ると、シンボルレートのＬ倍のレー
トで発生されたシンボル系列発生器９のシンボル
系列は同じレートで第１及び第２のシフトレジス
タ７及び８から出力される信号サンプル値と第１
及び第２の乗算器１１及び１２でそれぞれ乗算さ
れる。この時の第１及び第２の乗算器１１及び１
２の動作は第(4)式において、ｉが一定のとき、ｌ
を０からＬ−１まで変化させ、第１及び第２のシ
フトレジスタ７及び８からのｒ（サフイツクス省
略）とシンボル系列発生器９からのa*（サフイツ
クス省略）とを乗算することに対応している。こ
のように、Ｌ個の受信信号がある一定のｉに対し
て必要であるから、各シフトレジスタ７，８の出
力はｉの可変に備えて順次入力側に帰還されてい
る。ここで、ｉの可変はシンボルレートで第２の
クロツク発生器６からのシフトインクロツクで行
なわれる。このことから、各シフトレジスタ７，
８はシフトインクロツクを受けての受信モードに
なるための端子と巡回クロツクを受けて、巡回モ
ードになるための端子とを備えていることがわか
る。 第１及び第２の乗算器１１及び１２における乗
算結果は第１及び第２の累算器１３及び１４でそ
れぞれ累算される。したがつて、第１及び第２の
乗算器１１及び１２と第１及び第２の累算器１３
及び１４とは積和を求める回路として動作してい
る。第１及び第２の累算器１３及び１４は第２の
クロツク発生器６から与えられるシンボルレート
クロツクにしたがつてその内容を位相検出器１５
に転送する。位相検出器１５に転送される累算器
１３及び１４の内容は第(4)式で示されたρiの実部
及び虚部にそれぞれ対応している。転送と同時
に、累算器の内部である累算結果はクリアされ、
次の累算に備える。 位相検出器１５は累算器１３及び１４の内容か
ら第(4)式のρiの位相に対応する値を検出して、正
弦余弦発生器１６に与える。正弦余弦発生器１６
は位相発生器１５で検出された位相に対応する余
弦と正弦の値を出力する。これらの値のうち、余
弦の値は乗算回路１７及び１８に与えられ、乗算
回路１７において、第２のシフトレジスタ８の入
力即ち第２のサンプルホルダー５の出力と乗算さ
れ、乗算回路１８において第１のシフトレジスタ
７の入力即ち第１のサンプルホルダー３の出力と
乗算される。一方、正弦の値は乗算回路１９及び
２０に与えられ、乗算回路１９及び２０において
第２及び第１のシフトレジスタ８及び７の入力と
それぞれ乗算される。乗算回路１８及び１９の出
力は加算器２１で加算器１８及び１９の出力は加
算器２１で加算され、第(6)式の実部のあらわす信
号として第１の出力端子２２に供給される。乗算
回路１７及び２０の出力のうち、乗算回路２０の
出力は極性反転回路２３を介して加算器２４に与
えられ、この加算器２４で乗算回路１７の出力と
加算される。加算器２４の加算結果は第(6)式の虚
部をあらわす信号として第２の出力端子２５に送
出される。この結果、第１及び第２の出力端子２
２及び２５には、位相を補正された信号が供給さ
れる。上述したことから、正弦余弦発生器１６、
乗算回路１７〜２０、極性反転器２３、及び加算
器２１，２４は位相を逆方向に回転させる機能を
備えていることがわかる。 上述した実施例では、受信側のみを説明した
が、送信側でテスト信号波形を発生するために
は、第２図に示された構成と同じシンボル系列発
生器をシンボルレートで駆動すればよいことは明
らかである。 尚、自己相関関数がインパルスとなる系列を用
いて説明したが、正確にはインパルスとはならな
い通常の擬似ランダム系列でも、その誤差は周期
分の１となるので周期が長ければ問題なく用いる
ことも可能である。また、サンプル間隔をシンボ
ルレートと等しくしたが、複数のサンプルの位相
に対して第(6)式の操作を施すことにより、任意の
サンプル間隔の信号に対して位相補正を行ななう
ことも可能である。 更に、シンボルレートのＬ倍のクロツクを用い
て乗算等を行なつたが、本発明は何等これに限定
されないこと言うまでもない。
け１をとり、ｍが０以外のときには０をとる。こ
の条件を考慮すると共にφi+1はｌが０からＬ−１
に変わる間、一定値iであると仮定すると、第
(4)式は ρi＝Lhpexp（ｊi） (5) と書き換えることができる。第(5)式の中でhpは
複素インパルス応答のｐ番目のサンプル値でその
値は未知であるが、伝送路特性そのもの（位相変
動を除く）は時間的に特性が変化しないとすると
一定の複素値である。したがつて、ρiを用いれ
ば、未知のhpの位相項φhpを含んだ形で、位相変
動項が抽出できることがわかる。実際には、φiは
一定値とはならないが、位相変動の速度が１／
LTに比較して充分遅ければ、第(5)式のρiは時刻
ｔ＝t0＋iTにおける位相変動量の情報として用い
ることができる。この情報を用いて、riを撹乱の
ない場合のr〓（ｔ）に近ずけるためには、抽出され
た位相変動項の分だけ、逆方向に位相回転を行な
えばよい。したがつて、位相回転の結果得られる
近似値r^iは r^i＝ri・exp（−jargρi）、 (6) であらわされる。但し、argρiは第(5)式で示され
るρiの位相項をあらわし、この中には、真の位相
変動項の他にhpの位相項が含まれている。したが
つて、r^はiはhpの位相項をも含む近似となる。し
かし、hpの位相項は一定値であるため、自動等化
器の調整の為には障害とはならない。 前述した条件(3)を満足する系列のＬ＝15の場合
の一例として、次の系列が上げられる。 この系列は周期15の最大周期系列（Ｍ系列） 000100110101111 の０をα、１をβに割り当てたもので、他の全て
のＭ系列あるいは平方剰余系列（Ｑ系列）に上記
したα及びβの値を割り当てれば(3)の条件は満足
される。このことは次のように示される。Ｍ系列
では自己相関関数が中心で１、中心以外で−１／Ｌ であることは知られている。この−１／Ｌは自己相 関関数を求めるとき０・０及び１・１の状態で重
なる数と０・１及び１・０の状態で重なる数が１
つだけ違うために生ずる。例えば周期15の系列の
例で、自己相関関数の１時刻ずれの場合、 000100110101111←原系列 001001101011110←１ビツトシフト において、上下の対応をみると０・０が３ケ所、
１・１が４ケ所、０・１及び１・０は８ケ所であ
るから、０を−１・０、１を＋１・０と考えた時
上・下の積和は７×（＋１）＋８×（−１）＝−１と
なり周期15で正規化すると−１／15となる。 ここで、０をα、１をβとすると上の例に対応
する自己相関関数値は となる。一方、自己相関関数の中心の値は、 （７×α2＋８×β2）／15 ＝（７（１＋ｘ）2＋８（−１＋ｘ）2／１＋１／15）
／15＝１ となり、自己相関関数はインパルスとなる。Ｑ系
列についても事情は同じである。この処理の原理
はＭ系列、Ｑ系列などの擬似ランダム系列が、直
流の平坦でない周波数特性となるため、直流分を
付加することによつて完全に平坦な（自己相関関
数がインパルスとなる）系列を得ているのであ
る。 (7)式のα及びβは良く用いられる２値のトレー
ニング系列、即ち、同相成分又は直交成分のみ値
を持つ信号において直流オフセツトを加えたもの
になつている。 以下、図面を参照して、本発明の一実施例を説
明する。 第１図を参照すると、本発明の一実施例に係る
位相補正装置は２次元線形変調（ここでは、直交
変調）された信号をベースバンド信号に復調する
復調器（図示せず）に結合して使用される。復調
器では、位相補正装置に対して、同相成分及び直
交成分に分離した形でベースバンド信号を供給す
る。この実施例では、ベースバンド信号として、
第(7)式であらわされるテスト信号が与えられる場
合について説明する。テスト信号の同相成分は第
１の入力端子１を通して与えられる。位相補正装
置には、テスト信号のシボルレートと等しいレー
トを有するクロツク（以下、シンボルレートクロ
ツクと呼ぶ）を発生する第１のクロツク発生器２
が設けられる。シンボルレートクロツクは第１の
サンプルホルダー３に与えられ、このサンププル
ホルダー３により、入力端子１からの同相成分は
サンプルホールドされる。テスト信号の直交成分
は第２の入力端子４を介して第２のサンプルホル
ダー５に与えられ、このサンプルホルダー５にお
いてクロツク発生器２からのシンボルレートクロ
ツクにしたがつてサンプルホールドされる。一
方、第２のクロツク発生器６は第(4)式を計算する
ために、シンボルレートと等しいレートを有する
シフトインクロツクと、シンボルレートのＬ倍の
レートを有する巡回クロツクを発生する。したが
つて、１シンボル期間（以下、フレームと呼ぶ）
内に、第２のクロツク発生器６は合計Ｌ＋１個の
クロツクをシフトクロツクとして送出する。シフ
トクロツクは第１及び第２のサンプルホルダー３
及び５に接続された第１及び第２のＬ段シフトレ
ジスタ７及び８に供給される。 第１図及び第２図を参照すると、位相補正装置
はテスト信号のシンボル系列に対して複素共役の
関係にあるシンボル系列、即ち、第(4)式の複素共
役系列a*を発生するシンボル系列発生器９を備
えている。このシンボル系列発生器９には、タイ
マー１０からゲート回路９０を介してトリガーパ
ルスが与えられ、且つ、第２のクロツク発生器６
からシフトクロツクが与えられている。シンボル
系列発生器９はトリガーパルスの受信によつてシ
ンボル発生可能な状態となり、次に、シフトクロ
ツクにしたがつて順次複素共役系列を第１及び２
の乗算器１１及び１２に送出する。尚、タイマー
１０は第１及び第２の入力端子１及び４に信号が
到来してから、一定時間後にトリガーパルスを発
生する。この一定時間は伝送路によつて定まる時
間であり、第(4)式のｐに対応するものである。 第２図に示されたシンボル系発生器９は周期Ｌ
が15に等しいシンボル系列を発生する。より具体
的に述べると、互いに縦続接続された第１、第
２、第３、及び第４のシフトレジスタ９１，９
２，９３、及び９４と、第３及び第４のシフトレ
ジスタ９３及び９４の出力の排他的論理和をとる
排他的論理和回路９５とを有している。各シフト
レジスタ９１〜９４は予め初期状態（ここでは、
論理“１”）にあり、この状態で、トリガーパル
ス及びシフトクロツクを受信して、シフト動作を
行なう。排他的論理和回路９５の出力は第１のフ
リツプフロツプ９１に帰還されると同時に、加算
器９６に加えられる。加算器９６は排他的論理和
回路９５の出力に基準電圧発生器９７からの基準
電圧を加算した後、増幅器９９に送出する。増幅
器９９は加算結果を定数倍（１／Ｌ＋１）して、
第(7)式のα、βに対応する出力を送出する。シン
ボル系列発生器９には、第２のクロツク発生器６
から１シンボル間隔にＬ＋１のクロツクが与えら
れるから、シンボル系列発生器９の出力はシンボ
ル系列を一周期分発生した後、１シンボル進み、
次の一周期は位相が１つづつ進んだものとなる。 第１図に戻ると、シンボルレートのＬ倍のレー
トで発生されたシンボル系列発生器９のシンボル
系列は同じレートで第１及び第２のシフトレジス
タ７及び８から出力される信号サンプル値と第１
及び第２の乗算器１１及び１２でそれぞれ乗算さ
れる。この時の第１及び第２の乗算器１１及び１
２の動作は第(4)式において、ｉが一定のとき、ｌ
を０からＬ−１まで変化させ、第１及び第２のシ
フトレジスタ７及び８からのｒ（サフイツクス省
略）とシンボル系列発生器９からのa*（サフイツ
クス省略）とを乗算することに対応している。こ
のように、Ｌ個の受信信号がある一定のｉに対し
て必要であるから、各シフトレジスタ７，８の出
力はｉの可変に備えて順次入力側に帰還されてい
る。ここで、ｉの可変はシンボルレートで第２の
クロツク発生器６からのシフトインクロツクで行
なわれる。このことから、各シフトレジスタ７，
８はシフトインクロツクを受けての受信モードに
なるための端子と巡回クロツクを受けて、巡回モ
ードになるための端子とを備えていることがわか
る。 第１及び第２の乗算器１１及び１２における乗
算結果は第１及び第２の累算器１３及び１４でそ
れぞれ累算される。したがつて、第１及び第２の
乗算器１１及び１２と第１及び第２の累算器１３
及び１４とは積和を求める回路として動作してい
る。第１及び第２の累算器１３及び１４は第２の
クロツク発生器６から与えられるシンボルレート
クロツクにしたがつてその内容を位相検出器１５
に転送する。位相検出器１５に転送される累算器
１３及び１４の内容は第(4)式で示されたρiの実部
及び虚部にそれぞれ対応している。転送と同時
に、累算器の内部である累算結果はクリアされ、
次の累算に備える。 位相検出器１５は累算器１３及び１４の内容か
ら第(4)式のρiの位相に対応する値を検出して、正
弦余弦発生器１６に与える。正弦余弦発生器１６
は位相発生器１５で検出された位相に対応する余
弦と正弦の値を出力する。これらの値のうち、余
弦の値は乗算回路１７及び１８に与えられ、乗算
回路１７において、第２のシフトレジスタ８の入
力即ち第２のサンプルホルダー５の出力と乗算さ
れ、乗算回路１８において第１のシフトレジスタ
７の入力即ち第１のサンプルホルダー３の出力と
乗算される。一方、正弦の値は乗算回路１９及び
２０に与えられ、乗算回路１９及び２０において
第２及び第１のシフトレジスタ８及び７の入力と
それぞれ乗算される。乗算回路１８及び１９の出
力は加算器２１で加算器１８及び１９の出力は加
算器２１で加算され、第(6)式の実部のあらわす信
号として第１の出力端子２２に供給される。乗算
回路１７及び２０の出力のうち、乗算回路２０の
出力は極性反転回路２３を介して加算器２４に与
えられ、この加算器２４で乗算回路１７の出力と
加算される。加算器２４の加算結果は第(6)式の虚
部をあらわす信号として第２の出力端子２５に送
出される。この結果、第１及び第２の出力端子２
２及び２５には、位相を補正された信号が供給さ
れる。上述したことから、正弦余弦発生器１６、
乗算回路１７〜２０、極性反転器２３、及び加算
器２１，２４は位相を逆方向に回転させる機能を
備えていることがわかる。 上述した実施例では、受信側のみを説明した
が、送信側でテスト信号波形を発生するために
は、第２図に示された構成と同じシンボル系列発
生器をシンボルレートで駆動すればよいことは明
らかである。 尚、自己相関関数がインパルスとなる系列を用
いて説明したが、正確にはインパルスとはならな
い通常の擬似ランダム系列でも、その誤差は周期
分の１となるので周期が長ければ問題なく用いる
ことも可能である。また、サンプル間隔をシンボ
ルレートと等しくしたが、複数のサンプルの位相
に対して第(6)式の操作を施すことにより、任意の
サンプル間隔の信号に対して位相補正を行ななう
ことも可能である。 更に、シンボルレートのＬ倍のクロツクを用い
て乗算等を行なつたが、本発明は何等これに限定
されないこと言うまでもない。
第１図は本発明の一実施例を示すブロツク図、
及び第２図は第１図で使用されるシンボル系列発
生器を具体的に説明するためのブロツク図であ
る。記号の説明 ３，５：第１、第２のサンプルホルダー、７，
８：第１、第２のシフトレジスタ、９：シンボル
系列発生器、１０：タイマー、１１，１２：第
１、第２の乗算器、１３，１４：第１、第２の累
算器、１５：位相検出器、１６：正弦、余弦発生
器、１７，１８，１９，２０：乗算回路、２３：
極性反転器、２１，２４：加算器。
及び第２図は第１図で使用されるシンボル系列発
生器を具体的に説明するためのブロツク図であ
る。記号の説明 ３，５：第１、第２のサンプルホルダー、７，
８：第１、第２のシフトレジスタ、９：シンボル
系列発生器、１０：タイマー、１１，１２：第
１、第２の乗算器、１３，１４：第１、第２の累
算器、１５：位相検出器、１６：正弦、余弦発生
器、１７，１８，１９，２０：乗算回路、２３：
極性反転器、２１，２４：加算器。
Claims (1)
- １ ２次元線形変調を行なうデータ伝送の際、自
己相関関数がインパルスとなる周期（Ｌ）の周期
シンボル系列によつて形成される自動等化器を適
正にセツトするためのテスト信号を伝送路を介し
て受信し、前記伝送路に生ずる位相の変動を前記
テスト信号から除去するために使用される位相補
正装置において、前記テスト信号をシンボルレー
トでサンプルし、連続するＬ個のサンプル値を生
成する手段と、前記テスト信号を形成するシンボ
ル系列と複素共役の関係にある複素共役系列を発
生する手段と、前記Ｌ個のサンプル値の系列と前
記複素共役系列とを受け、前記周期（Ｌ）分の積
和を計算する手段と、積和の結果から前記位相変
動をあらわす位相を抽出する手段と、抽出した位
相だけ前記テスト信号のサンプル値を逆方向に回
転させ、位相補正を行なう手段とを有する位相補
正装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55174198A JPS5797736A (en) | 1980-12-10 | 1980-12-10 | Phase compensator |
| US06/321,101 US4430743A (en) | 1980-11-17 | 1981-11-13 | Fast start-up system for transversal equalizers |
| EP81109695A EP0052362B1 (en) | 1980-11-17 | 1981-11-14 | Fast start-up system for transversal equalizers |
| DE8181109695T DE3168697D1 (en) | 1980-11-17 | 1981-11-14 | Fast start-up system for transversal equalizers |
| BR8107464A BR8107464A (pt) | 1980-11-17 | 1981-11-17 | Sistema de partida rapida |
| CA000390250A CA1171470A (en) | 1980-11-17 | 1981-11-17 | Fast start-up system for transversal equalizers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55174198A JPS5797736A (en) | 1980-12-10 | 1980-12-10 | Phase compensator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5797736A JPS5797736A (en) | 1982-06-17 |
| JPH0130333B2 true JPH0130333B2 (ja) | 1989-06-19 |
Family
ID=15974433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55174198A Granted JPS5797736A (en) | 1980-11-17 | 1980-12-10 | Phase compensator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5797736A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7394277B2 (en) * | 2006-04-20 | 2008-07-01 | Advantest Corporation | Testing apparatus, testing method, jitter filtering circuit, and jitter filtering method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5217709A (en) * | 1975-07-09 | 1977-02-09 | Ibm | System for determining initial equalizing coefficient value of transversal equalizer used for synchronous data transmission system |
-
1980
- 1980-12-10 JP JP55174198A patent/JPS5797736A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5217709A (en) * | 1975-07-09 | 1977-02-09 | Ibm | System for determining initial equalizing coefficient value of transversal equalizer used for synchronous data transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5797736A (en) | 1982-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3524169A (en) | Impulse response correction system | |
| JP2540377B2 (ja) | 自動出力電力制御装置 | |
| US5369668A (en) | Fast response matched filter receiver with decision feedback equalizer | |
| EP0216183A2 (en) | Decision feedback equalizer with a pattern detector | |
| JP3728573B2 (ja) | 復調装置 | |
| WO1996021294A1 (fr) | Procede et dispositif de poursuite coherente d'un recepteur a acces multiple par code de repartition | |
| US4518922A (en) | Decision-directed, automatic frequency control technique for non-coherently demodulated M-ARY frequency shift keying | |
| JPH0123014B2 (ja) | ||
| JPS62232223A (ja) | 適応ブラインド等化方法及び装置 | |
| WO1981000797A1 (en) | Equalizer sample loading in voiceband data sets | |
| JPH0131821B2 (ja) | ||
| EP0153194B1 (en) | Apparatus for cancelling periodic carrier phase jitters | |
| JPS63318840A (ja) | 迅速なフレームおよび位相同期装置 | |
| US4389727A (en) | Method for controlling the clock phase of a receiving system for digital data, phase recovery circuit for effectuating this method and digital data receiving system comprising said circuit | |
| JPH0130333B2 (ja) | ||
| JP3207900B2 (ja) | 変調伝送における数値信号の搬送周波数値を評価する方法及び装置 | |
| JPH01273464A (ja) | オフセット四分割位相シフトキーイング用同期回路 | |
| RU2267230C1 (ru) | Цифровое устройство для демодуляции дискретных сигналов в многолучевом канале связи | |
| US6859507B2 (en) | Method and apparatus for correcting a signal | |
| JP3149236B2 (ja) | 受信システム | |
| JPH07202964A (ja) | Ｋ相ｐｓｋ変調信号用蓄積一括復調装置 | |
| JPH08223240A (ja) | 周波数オフセット補償回路 | |
| EP0131054B1 (en) | Circuit for reducing errors in a data receiver | |
| JP2000049881A (ja) | 通信システム | |
| JP4129530B2 (ja) | 搬送波同期方式 |