JPH01303093A - Controller for pulse width modulation of inverter - Google Patents
Controller for pulse width modulation of inverterInfo
- Publication number
- JPH01303093A JPH01303093A JP63132461A JP13246188A JPH01303093A JP H01303093 A JPH01303093 A JP H01303093A JP 63132461 A JP63132461 A JP 63132461A JP 13246188 A JP13246188 A JP 13246188A JP H01303093 A JPH01303093 A JP H01303093A
- Authority
- JP
- Japan
- Prior art keywords
- time
- trc
- tra
- transistor
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004364 calculation method Methods 0.000 claims description 33
- 238000004804 winding Methods 0.000 claims description 14
- 230000006698 induction Effects 0.000 abstract description 13
- 239000013598 vector Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000002265 prevention Effects 0.000 description 3
- 238000003079 width control Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- OOYGSFOGFJDDHP-KMCOLRRFSA-N kanamycin A sulfate Chemical group OS(O)(=O)=O.O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CN)O[C@@H]1O[C@H]1[C@H](O)[C@@H](O[C@@H]2[C@@H]([C@@H](N)[C@H](O)[C@@H](CO)O2)O)[C@H](N)C[C@@H]1N OOYGSFOGFJDDHP-KMCOLRRFSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はインバータのパルス幅変調制御装置に関し、特
にキャリア周波数を高めて精密な波形制御を行うものの
改良に関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a pulse width modulation control device for an inverter, and particularly relates to an improvement in a device that increases the carrier frequency and performs precise waveform control.
(従来の技術)
近年、高速スイッチング・デバイスとしてMOSFET
(金属酸化膜ゲート電界効果形トランジスタ)等の素子
が現われ、これをインバータのパルス幅変調に採用すれ
ば、精密な波形制御か可能になって、電磁騒音の低減や
、モータ効率の」1昇等の効果を得ることか可能になっ
てきた。(Prior art) In recent years, MOSFETs have been used as high-speed switching devices.
Elements such as (metal oxide gate field-effect transistors) have appeared, and if they are used in inverter pulse width modulation, precise waveform control becomes possible, reducing electromagnetic noise and increasing motor efficiency. It has become possible to obtain such effects.
そこで、従来、アナロク制御回路を設けたり、又はディ
ジタル回路の専用ハードウェアやDSP等の高速演算器
を用いて、高いキャリア周波数(例えば20KIlz
)によるパルス幅変調制御を可能として、上記の電磁騒
音等の低減効果を確保するものか知られている。(例え
ば昭和62年電気学会産業応用部門全国大会の予稿集の
「高周波スイッチングの汎用インバータへの適用」、発
表者、岡土千尋、等を参照)。Therefore, in the past, high carrier frequencies (for example, 20Klz
) is known to enable pulse width modulation control using the method (2), thereby ensuring the above-mentioned effect of reducing electromagnetic noise, etc. (For example, see ``Application of high-frequency switching to general-purpose inverters'' in the proceedings of the 1986 National Conference of the Industrial Application Division of the Institute of Electrical Engineers of Japan, presented by Chihiro Okadochi, etc.).
(発明か解決しようとする課題)
しかしながら、」1記従来のものでは、回路か複雑であ
ると共に、各種の調整か繁雑であり、また高価格につく
等の欠点かあった。(Problems to be Solved by the Invention) However, the conventional device described in item 1 had drawbacks such as a complicated circuit, complicated various adjustments, and high cost.
そこで、安価で回路構成の簡易な1チツプのマイクロコ
ンピュータ(以下、マイコンと略称する)を採用するこ
とか考えられるか、この考えでは、PWM制御パターン
の発生に必要な一連の処理に対してマイコンの演算時間
か長くて例えば200μs程度の時間を要し、キャリア
周波数にして最大でも5Kll z程度に留まる。この
ため、高周波(20KII z以上)のキャリア周波数
によるパルス幅変り1ソ制御は一般に困難である。Therefore, is it possible to consider using a one-chip microcomputer (hereinafter referred to as a microcomputer), which is inexpensive and has a simple circuit configuration?In this idea, a microcomputer is used for a series of processes necessary to generate a PWM control pattern. It takes a long calculation time, for example, about 200 μs, and the carrier frequency remains at about 5 Kllz at maximum. For this reason, it is generally difficult to control the pulse width change by 1 SO using a carrier frequency of high frequency (20 KII z or more).
本発明は斯かる点に鑑みてなされたものであり、その目
的は、見廿)け上、キャリア周波数を高めたに等しい状
況とすることにより、]チップマイコンを採用しながら
、低価格で簡易な回路構成でもって等価的に高いキャリ
ア周波数でのパルス幅変調制御を可能にして、精密な波
形制御による電磁騒音の低減、モータ効率の」1昇等の
効果を得ることにある。The present invention has been made in view of the above, and its purpose is to provide a low-cost and simple device while employing a chip microcomputer, by creating a situation equivalent to increasing the carrier frequency. The purpose of this invention is to enable pulse width modulation control at an equivalently high carrier frequency with a simple circuit configuration, thereby achieving effects such as reduction of electromagnetic noise and increase in motor efficiency by one point due to precise waveform control.
(課題を解決するための手段)
以上の目的を達成するため、本発明では、PWM制御パ
ターン(つまりインバータに備える複数個のスイッチン
グ素子のON時間)の発生アルゴリスムを変更し、PW
M制御パターンの演算時間(演算周期)が長くても、そ
の演算された各スイッチング素子のON時間を複数個の
パルスに分割して、等価的にキャリア周波数を」1昇さ
せている。(Means for Solving the Problems) In order to achieve the above object, the present invention changes the generation algorithm of the PWM control pattern (that is, the ON time of a plurality of switching elements provided in the inverter), and
Even if the calculation time (calculation cycle) of the M control pattern is long, the calculated ON time of each switching element is divided into a plurality of pulses, and the carrier frequency is equivalently raised by 1.
その場合、このようなパルス幅変調制御てモータを駆動
制御する場合、モータには一般的にトルクリップルが存
在するから、これを有効に低減するには、トルクリップ
ルか増大する時点でキャリア周波数を高めるべく、上記
スイッチング素子のON時間の分割数を多くすることが
好ましい。また、各スイッチング素子のON時間を等幅
のパルスに等分割するときには、第20図に示す如く、
そのON時間の大きな変化時にはこれに良好に対応しな
くなるから、第15図に示す如く不等幅のパルスに分割
することか好ましいか、この場合には、その分割数を高
めると、第17図に示す如く、更に信号波の再現性か向
」ニする。In that case, when controlling the drive of a motor using such pulse width modulation control, there is generally torque ripple in the motor, so in order to effectively reduce this, it is necessary to increase the carrier frequency at the point when the torque ripple increases. In order to increase this, it is preferable to increase the number of divisions of the ON time of the switching element. Furthermore, when the ON time of each switching element is equally divided into equal width pulses, as shown in FIG.
If there is a large change in the ON time, it will not be able to respond well to this, so it is preferable to divide the pulse into unequal width pulses as shown in FIG. 15. In this case, if the number of divisions is increased, as shown in FIG. As shown in Figure 2, the reproducibility of the signal wave is further improved.
そのため、本発明では、スイッチング素子のON時間の
分割数を固定ぜす、適宜変更することにより、信号波の
再現性の向」二を図りなから、等価的に十分に高いキャ
リア周波数によるパルス幅変調制御を行うことにある。Therefore, in the present invention, by fixing the number of divisions of the ON time of the switching element and changing it appropriately, the reproducibility of the signal wave is improved. The purpose is to perform modulation control.
その具体的な解決手段は、請求項(1)に係る発明では
、第1図及び第2図に示す如く三相巻線(2)に接続さ
れ、複数個のスイッチング素子(Tra)〜(Trc’
)を有するブリッジ回路(4)を備え、該ブリッジ回路
(4)の各スイッチング素子(Tra)〜(Trc゛)
の0N10FF動作により直流をパルス幅変調して」1
記三相巻線(2)に三相交流電圧を印加するようにした
インバータのパルス幅変調制御装置を前提とする。そし
て、第6図、第7図、第13図及び第15図に示す如く
、キャリア周波数に応じた演算周期で」二部各スイッチ
ンク゛素子(Tra)〜(T+・c’)のON時間を演
算する演算手段(10)と、該演算手段(10)で演算
された各スイッチング素子(Tra)〜(Trc′)の
ON時間を」1記三相巻線(2)の電流に基くリップル
に応じた複数個のパルスに分割する分割手段(11)と
、該分割手段(11)で分割された複数個のパルスでも
って上記各スイッチング素子(Tra)〜(1゛rc’
)をON制御する制御手段(12)とを設ける(19.
成としたものである。In the invention according to claim (1), a specific means for solving the problem is as shown in FIGS. 1 and 2, the switching elements (Tra) to (Trc '
), each of the switching elements (Tra) to (Trc゛) of the bridge circuit (4)
The DC pulse width is modulated by the 0N10FF operation of 1.
The present invention is based on a pulse width modulation control device for an inverter that applies a three-phase AC voltage to the three-phase winding (2). Then, as shown in Fig. 6, Fig. 7, Fig. 13, and Fig. 15, the ON time of each switching element (Tra) to (T+/c') is calculated in the calculation period according to the carrier frequency. and a calculation means (10) that calculates the ON time of each switching element (Tra) to (Trc') calculated by the calculation means (10) according to the ripple based on the current of the three-phase winding (2). a dividing means (11) for dividing into a plurality of pulses, and a plurality of pulses divided by the dividing means (11) to each of the switching elements (Tra) to (1゛rc'
) is provided (19.).
It was completed.
また、本出願の請求項(2)では、上記の分割手段(1
1)に代えて、演算手段(10)で演算された各スイッ
チング素子(1’ra) −(Trc’)のON時間を
該ON時間の変化率に応じた数の複数個のパルスに分割
する分割手段(11°)としたものである。Furthermore, in claim (2) of the present application, the above dividing means (1)
Instead of 1), the ON time of each switching element (1'ra) - (Trc') calculated by the calculation means (10) is divided into a plurality of pulses, the number of which corresponds to the rate of change of the ON time. This is a dividing means (11°).
(作用)
以上の構成により、本出願の請求項(1)及び請求項(
2)記載の発明では、キャリア周波数か通常値(例えば
5KIl z程度)の場合にも、各スイッチング素子(
Tra)−(Trc’)のON時間(PWM制御パター
ン)は、演算手段(10)でこのキャリア周波数に応じ
た演算周期毎に繰返し演算されるが、この各スイッチン
グ素子(Tra)〜(Trc’)のON時間か分割手段
(1]−) 、(1,1°)で複数個(例えば4個)の
パルスに分割されるので、この分割数たけキャリア周波
数か増倍されて、等価的に高いキャリア周波数(例えば
20KIlz程度)でパルス幅変調制御か行われたと同
様の状況になる。その結果、この分割された各々のパル
スでもって各スイッチング素子(Tra)〜(Trc’
)か制御手段(]2)でON制御されると、精密で正弦
波に近い川内波形か得られて、電磁騒音が有効に低減さ
れるとともに、モータ効率が効果的に」1昇することに
なる。(Operation) With the above configuration, claim (1) and claim (
In the invention described in 2), each switching element (
The ON time (PWM control pattern) of Tra)-(Trc') is repeatedly calculated by the calculation means (10) at each calculation period according to the carrier frequency, and the ON time (PWM control pattern) of each switching element (Tra)-(Trc' ) is divided into multiple (for example, 4) pulses by the dividing means (1]-) and (1, 1°), so the carrier frequency is multiplied by the number of divisions, equivalently The same situation occurs when pulse width modulation control is performed at a high carrier frequency (for example, about 20 KIlz). As a result, each of the switching elements (Tra) to (Trc'
) or ON control by the control means (2), a precise Senwauchi waveform close to a sine wave is obtained, which effectively reduces electromagnetic noise and effectively increases motor efficiency by 1. Become.
ここに、パルス幅変調制御のキャリア周波数は通常値(
5KHz程度)であって、演算時間の長い]チップマイ
コンでも十分にPWM制御パターンを演算できるので、
高いキャリア周波数によるパルス幅変調制御が低価格で
簡易な回路構成でもって行うことかできることになる。Here, the carrier frequency of pulse width modulation control is the normal value (
(approximately 5KHz) and takes a long calculation time] Even a chip microcontroller can sufficiently calculate the PWM control pattern.
Pulse width modulation control using a high carrier frequency can be performed at low cost and with a simple circuit configuration.
さらに、分割手段(11)によるスイッチング素子(T
ra)−(Trc’)のON時間の分割は、三相巻線(
2)の電流に基くリップル、例えばトルクリップル、電
流リップル等に応じた複数個のパルスに分割されて、こ
のリップルの大の状況では、通當よりも多い分割数とで
きるので、この大リップルの状況でのキャリア周波数が
充分に高くなって、このリップルが有効に抑制される。Furthermore, the switching element (T
The ON time division of ra)-(Trc') is determined by the three-phase winding (
2) It is divided into multiple pulses according to the ripple based on the current, such as torque ripple, current ripple, etc. In a situation where this ripple is large, the number of divisions can be larger than normal, so this large ripple If the carrier frequency in the situation is high enough, this ripple is effectively suppressed.
また、請求項(2)に係る発明では、各スイッチング素
子(Tra)〜(Trc’)のON時間の変化率に応じ
て分割数が変更されて、このON時間の変化率か大きい
ときには分割数を多くできるので、信号波の再現性を良
好に確保することかできる。よって、信号波の波形の再
現性の向」二を図りなから、等価的に十分に高いキャリ
ア周波数によるパルス幅変調制御が可能になる。Further, in the invention according to claim (2), the number of divisions is changed according to the rate of change in the ON time of each switching element (Tra) to (Trc'), and when the rate of change in the ON time is large, the number of divisions is changed. Since the number of signals can be increased, good reproducibility of the signal wave can be ensured. Therefore, it is possible to equivalently perform pulse width modulation control using a sufficiently high carrier frequency without attempting to improve the reproducibility of the signal waveform.
(実施例) 以下、本発明の実施例を図面に基いて説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.
第1図及び第2図は本発明に係るインバータのパルス幅
変調(以下PWMと略す)制御装置を示す。各図におい
て、(1)は3つの巻線(2a) 、 (2b) 1−
(2c)をY接続した三相巻線(2)を有する誘導
電動機、(3)は該誘導電動機(1)に接続された電圧
形のインバータであって、該インバータ(3)には、上
記誘導電動機(1)の三相巻線(2)に接続されたトラ
ンジスタ・ブリッジ回路(4)か備えられ、該ブリッジ
回路(4)は、各々還流ダイオード(Da)〜′(Dc
’)を有する複数個(6個)のMOSFET等のトラン
ジスタ(スイッチング素子)(Tra) 、 (Tra
’)、 (Trb) 、(Trb’)、(Trc) 、
(Trc’)を有する。而して、該インバータ(3)
には、三相電源(5)の三相交流を整流する整流器(6
)から直流電圧か印加されている。1 and 2 show a pulse width modulation (hereinafter abbreviated as PWM) control device for an inverter according to the present invention. In each figure, (1) has three windings (2a), (2b) 1-
(2c) is an induction motor having a three-phase winding (2) with Y-connection; (3) is a voltage type inverter connected to the induction motor (1); A transistor bridge circuit (4) connected to the three-phase winding (2) of the induction motor (1) is provided, and the bridge circuit (4) includes free-wheeling diodes (Da) to '(Dc), respectively.
') transistors (switching elements) such as MOSFETs (Tra), (Tra
'), (Trb), (Trb'), (Trc),
(Trc'). Therefore, the inverter (3)
is equipped with a rectifier (6) that rectifies the three-phase alternating current of the three-phase power supply (5).
) is applying DC voltage.
また、(8)は」1記ブリッジ回路(4)の6個のトラ
ンジスタ(Tra)−(Trc’)のON時間、つまり
pwM制御制御−ターン成する1チツプのマイコンであ
って、該マイコン(8)には、上記各トランジスタ(T
ra) 〜(Trc’)を0N10FF作動させるペー
スドライバ(8a)か備えられており、該マイコン(8
)ニょるトランジスタ(Tra) −(Trc’)の0
N10FF制御により、直流をパルス幅変調するように
している。Further, (8) is a one-chip microcomputer that controls the ON time of the six transistors (Tra) to (Trc') of the bridge circuit (4), that is, pwM control. 8) includes each of the above transistors (T
It is equipped with a pace driver (8a) that operates 0N10FF of ra) to (Trc'), and the microcomputer (8a)
)Nor transistor (Tra) - (Trc') 0
DC is pulse width modulated by N10FF control.
而1.て、上記マイコン(8)の内部には、各トランジ
スタ(Tra) 〜(Trc’)のON時間(っまりP
WM制御パターン)を演算する演算手段としてのON時
間演算回路(10)と、該ON時間演算回路(1o)で
演算された各トランジスタ(Tra)〜(Trc’)の
ON時間を複数個のパルスに分割する分割手段としての
分割回路(11)と、該分割回路(」])で分割された
パルスでもってペースドライバ(8a)で各トランジス
タ(Tra)〜(Trc’)をON制御する制御手段し
てのパルス幅制御回路(12)とを内蔵している。1. Inside the microcomputer (8), the ON time (total P) of each transistor (Tra) to (Trc') is stored.
The ON time calculation circuit (10) as a calculation means for calculating the WM control pattern) and the ON time calculation circuit (1o) that calculates the ON time of each transistor (Tra) to (Trc') calculated by the ON time calculation circuit (1o) a dividing circuit (11) serving as a dividing means for dividing the circuit into two; and a control means for controlling each transistor (Tra) to (Trc') to turn on in the pace driver (8a) using the pulses divided by the dividing circuit ('']). It also has a built-in pulse width control circuit (12).
また、第1図において、(13〉は」1記誘導電動機(
」)のトルクリップルを検出するリップル検出回路、(
14)は上記マイコン(8)に内蔵され、予め上記誘導
電動機(])に生じるトルクリップルの値に応じて上記
分割回路(11)のON時間の分割数Nの値= ]
〇 −
か記憶された分割数テーブルを有する分割数設定回路で
あって、該分割数設定回路(]4)の分割数Nは、トル
クリップルが大きくなるほと段階的に大きくなるよう設
定記憶されている。そして、上記リップル検出回路(]
3)で検出されたトルクリップルの大きさに応じた分割
数Nの値を上記分割数設定回路(14)で読出し設定し
、分割回路(11)に出力して、ON時間の分割に供す
るように構成されている。In addition, in Fig. 1, (13> is "1 induction motor (
”) ripple detection circuit that detects torque ripple of (
14) is built in the microcomputer (8), and the value of the division number N of the ON time of the division circuit (11) is determined in advance according to the value of the torque ripple generated in the induction motor (]) = ]
- A division number setting circuit having a division number table stored in the division number setting circuit (4), wherein the division number N of the division number setting circuit (4) is set and stored so as to increase stepwise as the torque ripple becomes larger. ing. And the above ripple detection circuit (]
The division number setting circuit (14) reads and sets the value of the division number N corresponding to the magnitude of the torque ripple detected in step 3), and outputs it to the division circuit (11) for use in dividing the ON time. It is composed of
次に、」1記マイコン(8)によるPWM制御パターン
の形成について説明する。Next, the formation of the PWM control pattern by the microcomputer (8) in item 1 will be explained.
このPWM制御パターンの形成は、概説すると、出力電
圧の時間積分の軌跡を円軌跡に近つけるようPWM制御
パターンを決定して行うものである。In general, this PWM control pattern is formed by determining a PWM control pattern so that the locus of time integration of the output voltage approaches a circular locus.
これを詳述するに、先ず、インバータ(3)の出力端子
の電位をva、vb、vc、三相巻線(2)の中性点の
電位をVQとし、また次式で定義される出力電圧ベクト
ルvP、及び該電圧ベクトルvPの時間積分ぶPを考え
る。To explain this in detail, first, let the potentials of the output terminals of the inverter (3) be va, vb, vc, the potential of the neutral point of the three-phase winding (2) be VQ, and the output defined by the following formula. Consider a voltage vector vP and a time integral P of the voltage vector vP.
Vp =J’n丁・
−7しコー
(va十d2・vb +a −VCl
ただ腰、 = 0j273°“
、1p=fvpdt
今、誘導電動機(1)の三相巻線(2)に角周波数(V
+は基本波電圧の実効値)
か加わる時の電圧ベクトルYp及びその時間積分2Pは
、複素平面上で円軌跡を描く。Vp = J'n d2. V
+ is the effective value of the fundamental wave voltage) When the voltage vector Yp and its time integral 2P are applied, the voltage vector Yp and its time integral 2P draw a circular locus on the complex plane.
一方、電圧形インバータ(3)では、各相アーム中の何
れか一方のトランジスタは必すON状態にあるから、便
宜」−1+側のON状態を「]」、−側のON状態を「
0」で表わし、C相、b相、C相の順にrlolJ、r
Oコ]J等と表記すると、インバータ(3)の状態は8
通り存在する。この各状態の電圧ベクトルVp(P=0
〜7)は、大きさがJ刀丁Vd(Vdは整流器(6)の
直流電圧)であり、その方向は、第3図に示す方向とな
る。ここに、V O% V 7はVo=Vy=0て零ベ
クトルである。On the other hand, in the voltage source inverter (3), one of the transistors in each phase arm is always in the ON state, so for convenience, the ON state on the -1+ side is indicated by "]", and the ON state on the - side is indicated by "]".
0'', and rlolJ, r in the order of C phase, b phase, and C phase.
When written as ``O]J'', the state of the inverter (3) is 8.
Exists as expected. Voltage vector Vp (P=0
~7) has a magnitude of J sword Vd (Vd is the DC voltage of the rectifier (6)), and its direction is the direction shown in FIG. Here, V O% V 7 is a zero vector since Vo=Vy=0.
上記電圧ベクトルの時間積分4pはc31p/dt−v
Pであるから、インバータ<3)の駆動時の時間積分λ
Pは、電圧ベクトルvPの方向に1Vpl−JT乃−v
dの速度で動く(但し、零ベクトルの場合は停止する
)。The time integral 4p of the above voltage vector is c31p/dt-v
Since P, the time integral λ when driving the inverter <3)
P is 1Vpl-JT-v in the direction of voltage vector vP
It moves at a speed of d (however, it stops if the vector is zero).
以上から、電圧形インバータ(3)のPWM制御パター
ンは、電圧ベクトルの時間積分2Pの複素平面上でのベ
クトル軌跡か指定半径Rの円周に沿って角速度ωて動く
よう電圧ベクトルvPを適宜選定して決定する。(指定
半径Rは、基本波電圧の線電圧の実効値を■1、角周波
数をωとすると、R=V、/ω)である。From the above, the PWM control pattern of the voltage source inverter (3) appropriately selects the voltage vector vP so that it moves at an angular velocity ω along the vector locus on the complex plane of the time integral 2P of the voltage vector or along the circumference of the specified radius R. and decide. (The designated radius R is R=V, /ω, where the effective value of the line voltage of the fundamental wave voltage is 1 and the angular frequency is ω).
つまり、例えば第4図に示す如く、角度φが0≦φ≦π
/3の範囲では、電圧ベクトルv4.、vO及び零ベク
トル(例えばVo)を用い、点poにて時間τ○たけ留
まり(この状態を記号0て示す)、その後、v4を時間
τ4たけ取って点q1に達し、更にvOを時間τ6たけ
取って点P1に到達する場合を考える。この場合、△P
OQIP+−]3 −
において、pop、=V、−T。That is, for example, as shown in FIG. 4, the angle φ is 0≦φ≦π
/3, the voltage vector v4. , vO and a zero vector (for example, Vo), stay at point po for time τ○ (this state is indicated by symbol 0), then take v4 for time τ4 to reach point q1, and then set vO for time τ6 Consider the case of reaching point P1. In this case, △P
OQIP+-]3-, pop,=V,-T.
Poq+=J7g¥−Vd ・τ4
q 1 p+ =JTIT vd ・τ6であり、ま
たτ0+τ4+τG−Toであるから、」1式を解いて
、期間To内での電圧ベクトルvI。Since Poq+=J7g¥−Vd ・τ4 q 1 p+ = JTIT vd ・τ6 and τ0+τ4+τG−To, solve Equation 1 to obtain the voltage vector vI within the period To.
vO,vOを取る時間τ4.τ6.τ0が得られる。vO, time to take vO τ4. τ6. τ0 is obtained.
r4/ T□ =kS −8in(π/3−φ○)T6
/ To =kS 争Sjn φ○ro/ To =
1−ks−8in(φ○+π/3)・・・・・・(3)
ただし、ksは電圧制御率であって、
k S = JT’ V 1/ Vdである。r4/ T□ =kS -8in(π/3-φ○)T6
/ To = kS dispute Sjn φ○ro/ To =
1-ks-8in(φ○+π/3) (3) However, ks is the voltage control rate, and kS=JT'V1/Vd.
」1記の(3)式は角度φがO≦φ≦π/3の範囲ての
関係式たが、他の区間では、インバータ(3)が対称三
相の動作を行うことから、次に示す第1表の如く各記号
を置換して、0≦φ≦2πの範囲ての関係式か得られる
。Equation (3) in ``1'' is a relational expression when the angle φ is in the range O≦φ≦π/3, but in other sections, since the inverter (3) performs symmetrical three-phase operation, the following By replacing each symbol as shown in Table 1, a relational expression in the range 0≦φ≦2π can be obtained.
次に、上記(3)式の電圧ベクトルの時間τに基いて各
トランジスタ(Tra) −(Trc’)の0N10F
Fパターン(PWM制御パターン)を求める。この場合
、電圧ベクトルの時間τとPWM制御パターンとの関係
は、電圧ベクトルを取る順序に応じて変化するから、今
、簡単のため、各期間TOでは同一パターンを繰返すと
共に、各期間TO内でのトランジスタの0N10FF切
換えは1度のみという制約条件を加えると、PWM制御
パターンは、第5図くイ)〜(ニ)に示す4パターンに
代表される(図「1八τ1は→−側のトランジスタのO
N時間を、τ−は一側のトランジスタのON時間を各々
示す)。Next, based on the time τ of the voltage vector in the above equation (3), 0N10F of each transistor (Tra) - (Trc')
Find the F pattern (PWM control pattern). In this case, the relationship between the voltage vector time τ and the PWM control pattern changes depending on the order in which the voltage vectors are taken, so for the sake of simplicity, the same pattern is repeated in each period TO, and If we add the constraint that the 0N10FF switching of the transistor is only once, the PWM control pattern is represented by the four patterns shown in Figure 5 (a) to (d) (Figure 18 τ1 is on the →- side Transistor O
N time, and τ- indicates the ON time of one side transistor, respectively).
本実施例では同図(イ)のPWM制御パターンを採用す
ることとする。電圧形インバータ(3)では、PWM制
御パターンは、期間Toの最初にONするトランジスタ
の名称と、これか釘SFに転しる時間が分れば一意的に
決定されるから、上記(3)式及び第5図(イ)を参照
して、PWM制御パターンは角度φか0≦φ≦π/3の
範囲では下記式で決定される。In this embodiment, the PWM control pattern shown in FIG. In the voltage source inverter (3), the PWM control pattern is uniquely determined by knowing the name of the transistor that turns on at the beginning of period To and the time it takes to turn on SF, so (3) Referring to the equation and FIG. 5(a), the PWM control pattern is determined by the following equation within the range of angle φ or 0≦φ≦π/3.
= 16 −
ra /To =1.−ff # (V+ /Vd
)・5in(φ○+ π/3)
τb /T○−1.−JT ・(V+ /Vd)・
Sin φ0τc /T○−1(常時ON)
・・・・(4)
上記0≦φ≦π/3の範囲でのPWM制御パターンの関
係式(4)は、上記と同様にして各記号を置換すれば0
≦φ≦2πの範囲での関係式となる。= 16-ra/To =1. -ff # (V+ /Vd
)・5in(φ○+π/3) τb/T○−1. -JT ・(V+ /Vd)・
Sin φ0τc /T○−1 (always ON) ・・・(4) In the relational expression (4) of the PWM control pattern in the range of 0≦φ≦π/3, each symbol is replaced in the same way as above. Then 0
The relational expression is within the range of ≦φ≦2π.
次に、1チツプマイコン(8)の動作を第6図及び第7
図の制御フローに基いて第8図を参照しつつ説明する。Next, the operation of the 1-chip microcontroller (8) is shown in Figures 6 and 7.
This will be explained based on the control flow shown in the figure with reference to FIG.
第6図の制御フロ=は、各トランジスタ(Tra)〜(
Trc”)のON時間(PWM制御パターン)の演算フ
ローであり、第7図の制御フローは実際に各トランジス
タ(Tra)〜(T+・c’)をON制御するフローで
ある。先ず第6図の制御フローから説明するに、該制御
フローはキャリア周波数(例えば5KHZ )に応じた
演算周期To(例えば200μs)毎に繰返し行われ、
ステップSAIで出力電圧の位相ωt(−φ○)及び出
力電圧の振幅■1を入力した後、ステップSA2で」二
記PWM制御パターンの関係式(4)に基いて各トラン
ジスタ(’l”ra) −(Trc’)のON時間τ(
0月)を演算する。The control flow in FIG. 6 is for each transistor (Tra) to (
This is a calculation flow of the ON time (PWM control pattern) of the transistor (Tra) (Trc"), and the control flow of FIG. To explain from the control flow, this control flow is repeatedly performed every calculation period To (for example, 200 μs) according to the carrier frequency (for example, 5 KHz),
After inputting the phase ωt (-φ○) of the output voltage and the amplitude ■1 of the output voltage in step SAI, in step SA2 each transistor ('l''ra ) - (Trc') ON time τ(
0 month) is calculated.
しかる後、続いてステップSA3でトルクリップル検出
回路(13)(第1図参照)から受信するトルクリップ
ル信号の大きさに応じた分割数Nの値を分割数設定回路
(14)でその内蔵テーブルがら読出し、」1記ステッ
プSA2で演算されたトランジスタ(Tra) −(T
rc’)のONN時間 (n+1.)をこの分割数値N
(例えば4)で除して、この各ON時間τ(n+1)を
複数個N(4個)のパルスτ’ (n+1) (τ゛(
n+1)−τ(n+1.)/4)に分割する。そして、
ステップSA4でこの分割したパルスτ’ (n+1)
を第9図に示す如く各相1個(電圧型インバータでは各
相アーム中の何れか一方のトランジスタは必ずON状態
にあるので、各相]個でよい)のスイッチング時間レジ
スタに格納して、リターンする。After that, in step SA3, the value of the division number N corresponding to the magnitude of the torque ripple signal received from the torque ripple detection circuit (13) (see Fig. 1) is set in the division number setting circuit (14) in its built-in table. Transistor (Tra) − (T
rc') ONN time (n+1.) is divided into N
(for example, 4), each ON time τ(n+1) is divided by a plurality of N (4) pulses τ' (n+1) (τ゛(
n+1)-τ(n+1.)/4). and,
This divided pulse τ' (n+1) in step SA4
is stored in one switching time register for each phase (in a voltage-type inverter, one transistor in each phase arm is always in the ON state, so only one for each phase) as shown in FIG. Return.
また、第7図の制御フローは、その繰返し周期To°か
上記第6図の演算周期Toよりも早く、」二記ON時間
τ(n+1.)の分割数Nに応じて、TO−] 8 −
−To/Nに設定されている(尚、分割数Nは、除算か
シフトのみて実行できるN = 2” (m−1,,2
・・)に選定するのが好ましい)。面して、上記第6図
の制御フローにて分割パルスτ’ (n+1)か各相の
スイッチング時間レジスタに格納された後は、第8図に
示す如く、次の演算周期TO中で、ステップSBIでス
イッチング時間レジスタの内容を入力し、ステップS8
2で周期T o ’毎に分割パルスτ’ (n+1)で
もって対応するトランジスタ(Tra)〜(Trc’)
を繰返しON制御l〜でリターンすることを繰返す。In addition, the control flow in FIG. 7 is faster than the repetition period To° or the calculation period To in FIG. − −To/N (The number of divisions N is N = 2” (m−1,,2
) is preferable). On the other hand, after the divided pulse τ' (n+1) is stored in the switching time register of each phase in the control flow shown in FIG. 6, as shown in FIG. Enter the contents of the switching time register in SBI, and proceed to step S8.
2, the corresponding transistors (Tra) to (Trc') with divided pulses τ' (n+1) every period T o '
is repeated by repeating ON control l~.
よって、第6図のPWM制御パターンの演算フローにお
いて、ステップSAI、SA2により、キャリア周波数
(!Jllz )に応じた演算周期でもって上記PWM
制御パターンの関係式(/l)にハいて各トランジスタ
(スイッチング素子)(Tra)〜(Trc’)のON
時間τ(n+1)を演算するようにした演算手段(10
)を構成している。Therefore, in the calculation flow of the PWM control pattern shown in FIG.
Turn on each transistor (switching element) (Tra) to (Trc') based on the relational expression (/l) of the control pattern
Calculating means (10
).
また、ステップSA3により、上記分割数設定回路(1
4)の内蔵テーブルから誘導電動機(1)の1・ルクリ
ップル、つまり三相巻線(2)の電流に基くリップルに
応じた分割数Nの値を読出し、この分割数Nでもって上
記演算手段(10)で演算された各トランジスタ(Tr
a) −(Trc’)のON時間τを該複数個Nのパル
スに分割するようにした分割手段(11)を構成してい
ると共に、上記第7図の制御フローにより、」1記分割
手段(]])で分割された複数個Nの等幅パルスでもっ
て各トランジスタ(Tra)〜(1゛re’)をON制
御するようにした制御手段(12)を+114成してい
る。Further, in step SA3, the division number setting circuit (1
From the built-in table of 4), read out the value of the division number N corresponding to the 1× ripple of the induction motor (1), that is, the ripple based on the current of the three-phase winding (2), and use this division number N to calculate the calculation means ( 10) Each transistor (Tr
a) It constitutes a dividing means (11) which divides the ON time τ of -(Trc') into the plurality of N pulses, and according to the control flow shown in FIG. A control means (12) 114 is configured to turn on each transistor (Tra) to (1re') using a plurality of N equal-width pulses divided by (]]).
したかって、」1記実施例においては、P W M j
ll制御パターンの演算フロー(第6図)でPWM制御
パターンの関係式(4,)に基いて各トランジスタ(T
ra)〜(Trc’)のON時間τが演算手段(10)
により演算された後、この各ON時間τか分割手段(]
])で複数個N(例えばN−4)のパルスτ“に分割さ
れて、この分割パルスτ゛かa、b、C各相のスインチ
ン2し144間レジスタに格納される。Therefore, in the first embodiment, P W M j
In the calculation flow of the control pattern (Fig. 6), each transistor (T
The ON time τ of ra) to (Trc') is calculated by the calculation means (10)
After calculating each ON time τ, dividing means (]
]) is divided into a plurality of N (for example, N-4) pulses τ", and these divided pulses τ" are stored in registers between the input signals 2 and 144 of each phase of a, b, and C.
そして、その後の周期T○では、第8図に示す如くこの
期間Toで再び」1記の如く各トランジス夕(Tr・a
)〜(Trc’)のON時間τの演算と、その分割が行
われると共に、この今回の期間TOで、そのTO/N(
−T○゛)の周期毎に、前の期間T oで求められたa
,l)、C各相のスイッチング時間レジスタ内の分割パ
ルスτ゛てもって対応する各トランジスタ(Tra)
−(Trc’)か制御手段(12)によりON制御され
るので、第21図に示す如き従来のもの(ON時間を複
数個のパルスに分割しないもの)に比べて、高周波成分
の周波数を高くてき、等価的にキャリア周波数をON時
間の分割数N(N=4)倍だけ増倍でき、元々のキャリ
ア周波数(5KIlz )を高いキャリア周波数(20
KII z )に高めることかできる。Then, in the subsequent period T○, as shown in FIG.
) ~ (Trc') ON time τ is calculated and divided, and in this current period TO, its TO/N (
−T○゛), a calculated in the previous period T o
, l), each transistor (Tra) corresponding to the divided pulse τ' in the switching time register of each phase C
-(Trc') is controlled to be turned on by the control means (12), so the frequency of the high frequency component is higher than that of the conventional one (which does not divide the ON time into multiple pulses) as shown in Fig. 21. The carrier frequency can be equivalently multiplied by the number of divisions of the ON time N (N=4), and the original carrier frequency (5KIlz) can be multiplied by a higher carrier frequency (20
KII z) can be increased.
尚、第8図及び第21図には、各相の+側のトランジス
タのON時間を演算する場合について記しである。Note that FIGS. 8 and 21 show the case where the ON time of the + side transistor of each phase is calculated.
ここに、元々のキャリア周波数(5KHz ) 、つま
りOIV1時間の演算周期T○(200μs)は、1チ
ツプマイコン(8)でも十分にPWM制御パターンを演
算し得るのに十分な期間であるので、1チツプマイコン
(8)を使用しなから、高いキャリア周波数(2OKI
I z程度)でのPWM制御を可能として、低価格でか
つ回路構成を簡易にしつつ、MOSFET等の高速スイ
ッチング素子の能力を生かして誘導電動機(1)への三
相交流波形を精密に波形制御することかでき、電磁騒音
の低減、モータ効率の上昇を図ることができる。Here, the original carrier frequency (5 KHz), that is, the operation period T○ (200 μs) of OIV 1 time, is a sufficient period for calculating the PWM control pattern with one chip microcontroller (8), so High carrier frequency (2OKI) without using chip microcontroller (8)
By making PWM control possible (around Iz), it is possible to precisely control the three-phase AC waveform to the induction motor (1) by making use of the capabilities of high-speed switching elements such as MOSFETs, while keeping the circuit configuration simple and at low cost. This makes it possible to reduce electromagnetic noise and increase motor efficiency.
また、従来と同程度のギヤリア周波数(5KIIz )
で足りる場合には、1チツプマイコン(8)の演算時間
を短縮でき、PWM制御以外の処理能力の増強を図るこ
とができる。In addition, the gear rear frequency (5KIIz) is the same as before.
If this is sufficient, the calculation time of the one-chip microcomputer (8) can be shortened, and the processing capacity for processes other than PWM control can be increased.
しかも、誘導電動機(1)の発生トルクには、−般に第
10図に示す如く、そのリップルか電気角でπ/3毎に
大きくなるか、このリップルがトルクリップル検出回路
(13)で検出されて、このリップル値に応じた分割数
Nか分割数設定回路(14)で設定される。このことに
より、l・ルクリップルの大きい状況では、分割数Nは
大きな値に設定されて、分割手段(11)によるON時
間の分割が、l・ルクリップルの大きい状況の場合には
、通常よりも多く分割されて、キャリア周波数か等価的
に十分高められ、その結果、誘導電動機(1)のトルク
リップルか有効に抑制されて、はぼ均一化されたトルつ
てもって誘導電動機り1)か回転駆動されることになる
。なお、分割数Nは、第2図に示すような構成で第10
図に基ついて予め設定しておいてもよく、この場合は、
トルクリップル検出回路か省略できる。Moreover, as shown in FIG. 10, the torque generated by the induction motor (1) has a ripple that increases every π/3 in electrical angle, or this ripple is detected by the torque ripple detection circuit (13). Then, the division number N corresponding to this ripple value is set by the division number setting circuit (14). As a result, in a situation where l·le ripple is large, the division number N is set to a large value, and the ON time is divided by the dividing means (11) more often than usual in a situation where l·le ripple is large. As a result, the torque ripple of the induction motor (1) is effectively suppressed, and the induction motor (1) is rotationally driven with a nearly uniform torque. That will happen. Note that the number of divisions N is 10 in the configuration shown in Figure 2.
The settings may be made in advance based on the diagram; in this case,
Torque ripple detection circuit can be omitted.
尚、上記実施例では、誘導電動機(1)のトルクリップ
ルに応して各トランジスタ(Tra)〜(Trc’)の
ON時間の分割数Nの値を変更したか、その他、三相巻
線(2)に通じる電流リップルや電圧リップルを抑制す
る場合には、各トランジスタ(Tra)〜(Trc’)
のON時間の変化率や信号波の位相を把握して、第11
図に示す如<ON時間の変化率の大きい範囲で分割数N
を大に設定して、分割パルス数を多くすれば」1記と同
様に電流リップルや電圧リップルを有効に抑制すること
かできる。In addition, in the above embodiment, the value of the division number N of the ON time of each transistor (Tra) to (Trc') was changed depending on the torque ripple of the induction motor (1), or the value of the division number N of the ON time of each transistor (Tra) to (Trc') was changed, or the three-phase winding ( 2) When suppressing current ripples and voltage ripples leading to 2), each transistor (Tra) to (Trc')
By understanding the rate of change of the ON time and the phase of the signal wave,
As shown in the figure, the number of divisions is N in the range where the rate of change in ON time is large.
If the number of divided pulses is set to a large value and the number of divided pulses is increased, the current ripple and voltage ripple can be effectively suppressed as in item 1.
第12図ないし第17図は第2の実施例を示し、」1記
実施例では複数個の等幅パルスに分割したのに代え、各
トランジスタ(Tra) −(Trc’)のON時間を
複数個の不等幅パルスに分割したものに適用したもので
ある。12 to 17 show a second embodiment, in which, instead of dividing the pulse into a plurality of equal width pulses in the first embodiment, each transistor (Tra) - (Trc') has a plurality of ON times. This is applied to pulses divided into unequal width pulses.
つまり、この不等幅パルスへの分割は、期間゛FOでの
トランジスタのON時間τ(n)と、その次の期間To
でのON時間τ(n→1)との間を線形補間(直線補間
)して行うものである。面して、第12図に示す如<、
ON時間演算回路(10’)で演算した各トランジスタ
(Tra)−(Trc’)のON時間を、分割回路(]
]’)で複数個Nの不等幅パルスに分割する場合には、
この分割数Nの値を分割数設定回路(14°)にて出力
電圧の位相ωt(つまりON時間の変化率)及び振幅V
1に応じた分割数Nに設定することとする。ここに、P
WM制御パターンの関係式(4)から判るように、例え
ば角度φOが0≦φO≦π/3の範囲では、トランジス
タのON時間τaは、第17図に示す如< 5in(φ
0+π/3)の範囲にあって、そのON時間の変化率が
小さいので、分割パルス数が通常値の場合にも波形の再
現性を良好に確保できることから、分割数Nの値を通常
値(例えばN−4)に設定する。また、トランジスタの
0IV1時間τbは、Sinφ○の範囲にあって、その
ON時間の変化率か大きいので、波形の再現性を良好に
確保すべく分割数Nの値を大きく(例えばN−8)に設
定する。そして、以上を考慮して、角度φ○をO≦φ○
≦2πに拡大ずべく、その全区間をπ/3毎に6区間に
区切って示すと、次の第2表の如くなる。而して、以上
を考慮して作成した分割数テーブルか予め該分割数設定
回路(14°)に記憶されている。In other words, this division into unequal width pulses is based on the ON time τ(n) of the transistor in the period FO and the subsequent period To
This is performed by linear interpolation between the ON time τ (n→1) and the ON time τ (n→1). facing, as shown in Figure 12.
The ON time of each transistor (Tra) - (Trc') calculated by the ON time calculation circuit (10') is calculated by the dividing circuit (]
]') when dividing into multiple N unequal width pulses,
The value of this division number N is determined by the division number setting circuit (14°) to determine the phase ωt of the output voltage (that is, the rate of change in ON time) and the amplitude V.
The number of divisions is set to N according to 1. Here, P
As can be seen from the relational expression (4) of the WM control pattern, for example, when the angle φO is in the range of 0≦φO≦π/3, the ON time τa of the transistor is < 5 in (φ
0 + π/3), and the rate of change in the ON time is small, so good waveform reproducibility can be ensured even when the number of divided pulses is a normal value, so the value of the number of divisions N is set to the normal value ( For example, set it to N-4). In addition, the 0IV1 time τb of the transistor is in the range of Sinφ○, and the rate of change of its ON time is large, so the value of the division number N is increased (for example, N-8) to ensure good waveform reproducibility. Set to . Considering the above, the angle φ○ is O≦φ○
In order to expand the range to ≦2π, the entire interval is divided into 6 intervals at intervals of π/3, and the result is shown in Table 2 below. The division number table created in consideration of the above is stored in advance in the division number setting circuit (14°).
次に、不等幅パルスへの分割を詳述する。第13図の制
御フローは、期間1゛○周期で演算処理され、ステップ
SCIで11」力電圧の位相ωを及び振幅V1を入力す
ると共に、ステップSC2で前回の各トランジスタ(T
ra)−(Trc’)のON哨間r’(1−1)(分割
数Nで分割された分割パルス)の演算結果を入力する。Next, the division into unequal width pulses will be explained in detail. In the control flow shown in FIG. 13, calculation processing is performed in a period of 1゛○ cycle, and in step SCI, the phase ω and amplitude V1 of the 11'' force voltage are input, and in step SC2, each of the previous transistors (T
The calculation result of the ON pulse r'(1-1) (divided pulse divided by the number of divisions N) of ra)-(Trc') is input.
しかる後、ステップsC3でPWM制御パターンの関係
式(4)に基いて今回の各トランジスタ(Tra)〜(
Trc“)のON時間τ(n)を演算すると共に、」1
記読込んだ出力電圧の位相ωを及び振幅V1に応じた分
割数Nの値を分割数設定回路(14°)で続出し設定し
て、上記演算したON時間τ(n)からこの複数個Nに
分割された分割パルスτ°(n)を算出する。その後、
ステップSC4て各トランジスタ(Tra)〜(Trc
’)の分割パルスτ゛の前回と今回との差に応して、前
回の分割パルスτ’ (n−1)の補間値△τ。−1を
下記式に基いて算出する。After that, in step sC3, each transistor (Tra) to (
While calculating the ON time τ(n) of Trc "), "1
The phase ω of the read output voltage and the value of the division number N corresponding to the amplitude V1 are successively set in the division number setting circuit (14°), and these multiple values are set from the ON time τ(n) calculated above. A divided pulse τ°(n) divided into N is calculated. after that,
At step SC4, each transistor (Tra) to (Trc
The interpolated value Δτ of the previous divided pulse τ' (n-1) is determined according to the difference between the previous divided pulse τ' and the current divided pulse τ'). -1 is calculated based on the following formula.
△τn−1−’ τ゛(n)−τ’(n−])]ハI
N:分割数
そして、前回の複数個Nの分割パルスτ’(n−1)を
この補間値Δτn−1で漸次補間するよう、ステップS
C5で各分割パルスτ’ (n−1)に2番「1のもの
から順次Δτ 、2・Δτ 、3・Δτn−1口利
1l−J14・Δτn−1・
を加算し、ステップSc6てこの各分割パルスを各相毎
に複数個N (N−4)のスイッチング時間レジスタに
各々格納して、ステップSC7この各分割パルスτ゛(
叶1)を記憶して、リターンする。△τn-1-'τ゛(n)-τ'(n-])]HaI
N: Number of divisions. Step S
At C5, each divided pulse τ' (n-1) is sequentially given Δτ, 2・Δτ, 3・Δτn−1, 1l−J14・Δτn−1・
In step Sc6, each divided pulse of the lever is stored in a plurality of N (N-4) switching time registers for each phase, and in step SC7, each divided pulse τ゛(
Memorize Kano 1) and return.
また、第14図の制御フローは、第15図に示す如く分
割パルスτ”を演算、記憶した期間1゛○から2期間T
○1」にこの各分割パルスτ°で各トランジスタ(Tr
a)〜(Trc’)をON制御するものであり、その制
御周期T○゛は、第13図の制御フローの演算周期To
のI/IJ(Nは分割数)である。In addition, the control flow in FIG. 14 is as shown in FIG.
○1", each transistor (Tr
a) to (Trc') are ON-controlled, and the control period T○゛ is the calculation period To of the control flow in Fig. 13.
I/IJ (N is the number of divisions).
該制御フローでは、ステップSDIで第16図に示す如
く第1番目のスイッチング時間レジスタに格納した各相
毎の分割パルスτ゛を読込んだ後、ステップSD2でス
イッチング時間レジスタをシフトシて、ステップSD3
でその読込んた分割パルスr’(1刊)で各トランジス
タ(Tra) 〜(Trc’)をON制御してリターン
し、以下、同様にして制御周期T○′毎に順次第2番目
、第3番目、第4番目のスイッチング時間レジスタに格
納した各相毎の分割パルスを読込んで、各トランジスタ
(Tra)〜(Trc’)をON制御することを繰返す
。In this control flow, as shown in FIG. 16, the divided pulses τ' for each phase stored in the first switching time register are read in step SDI, the switching time register is shifted in step SD2, and the switching time register is shifted in step SD3.
Then, each transistor (Tra) to (Trc') is turned ON using the read divided pulse r' (1st issue) and the process returns.Then, in the same way, the second and third transistors are sequentially controlled every control period T○'. Reading the divided pulses for each phase stored in the third and fourth switching time registers and controlling each transistor (Tra) to (Trc') to turn on is repeated.
よっT、m13図のPWM制御パターンの演算フローに
おいて、ステップSC2、SC4〜SC7により、演算
手段(10)で演算された各トランジスタ(Tra)〜
(Trc”)のON時間τを、該各トランジスタ(Tr
a)〜(Trc’)のON時間τの変化率が大きいはと
大きな値に設定される分割数Nで分割して、該ON時間
τを複数個Nの不等幅パルス(τ□、(τ°十△τ)、
(τ□+2 ・Δて)2(τ°+3 ・Δτ)、(τ°
+4 ・Δτ)・)に分割するようにした分割手段(I
I’)を構成している。Therefore, in the calculation flow of the PWM control pattern shown in Fig.
(Trc”) ON time τ of each transistor (Trc”)
The ON time τ of a) to (Trc') is divided by the division number N, which is set to a large value when the rate of change of the ON time τ is large, and the ON time τ is divided into a plurality of N unequal width pulses (τ□, ( τ°ten△τ),
(τ□+2 ・Δte)2(τ°+3 ・Δτ), (τ°
+4 ・Δτ)・) The dividing means (I
I').
したかって、本実施例においては、分割手段(11゛)
によるON時間の分割か、第15図に示す如く不等幅パ
ルスで行われて、分割パルスτ°が最初の周期T′oて
出力されると、次の周期′r’oではこの分割パルスよ
りも補間値Δτたけ大きい分割パルスが出力されること
が制御周期T゛○毎に繰返されるので、第20図に示す
等幅パルスで行う場合に比べて、第17図に示す如く等
価的なキャリア周波数に対応する制御周期T′oでの出
力電圧の平均値■に対して、波形の再現性を良好に確保
できる。また、このように、線形補間で不等幅パルスに
分割する場合には、その分割に要するマイコン(8)で
の演算、処理時間か比較的短時間で済み、等価的なキャ
リア周波数を十分に高めることかできる。Therefore, in this embodiment, the dividing means (11゛)
If the ON time is divided by unequal width pulses as shown in FIG. Since it is repeated every control period T゛○ that a divided pulse larger by the interpolated value Δτ than Good waveform reproducibility can be ensured with respect to the average value (■) of the output voltage in the control period T'o corresponding to the carrier frequency. In addition, when dividing into unequal width pulses by linear interpolation, the calculation and processing time required by the microcomputer (8) for the division is relatively short, and the equivalent carrier frequency can be sufficiently It can be improved.
さらに、第18図は第3の実施例を示し、各トランジス
タ(Tra)〜(Trc’)のON時間の分割を等幅パ
ルスで行うか、不等幅パルスで行うかを、そのON時間
の変化率に応じて適宜選択して行ったものに適用したも
のである。Furthermore, FIG. 18 shows a third embodiment, in which it is possible to determine whether the ON time of each transistor (Tra) to (Trc') is divided by equal-width pulses or by unequal-width pulses. This was applied to a method selected appropriately according to the rate of change.
つまり、同図では、信号波(図中破線で示す)の位相範
囲のうち、ON時間の変化率が大きい範囲では、ON時
間の分割を不等幅パルスで行い、ON時間の変化率が小
さい信号波の位相範囲では、ON時間の分割を等幅パル
スで行うようにしており、分割数Nの設定は」1記第2
実施例と同様である。In other words, in the same figure, within the phase range of the signal wave (indicated by the broken line in the figure), in the range where the rate of change in ON time is large, the ON time is divided into unequal width pulses, and the rate of change in ON time is small. In the phase range of the signal wave, the ON time is divided into equal-width pulses, and the setting of the number of divisions N is as specified in Section 2 of "1.
This is similar to the example.
従って、本第3実施例では、上記第2実施例と同様に、
ON時間の変化率か大きい範囲での信号波の再現性の向
上を図ることかできると共に、ON時間の変化率の小さ
い範囲では、信号波の再現性を良好に確保しなから、不
等幅パルスで分割する場合に比べて、補間値の演算を不
要にして演算、処理時間を節約することかできる効果を
有する。Therefore, in the third embodiment, similarly to the second embodiment,
It is possible to improve the reproducibility of the signal wave in a range where the rate of change of the ON time is large, and to ensure good reproducibility of the signal wave in a range where the rate of change of the ON time is small. Compared to the case of dividing by pulses, this method has the effect of eliminating the need to calculate interpolated values and saving calculation and processing time.
尚、以上の如く各トランジスタ(Tra) −(Trc
’)のON時間の分割数Nを変化させて、多数の分割パ
ルストする場合、分割されたパルスの幅がインバータ(
3)のトランジスタの上下アームの短絡防止時間Tdと
同等以下になるときには、パルスの消失を防止するため
分割パルス数を減らして、復調波形の再現性を確保する
ようにしている。In addition, as described above, each transistor (Tra) −(Trc
When the number of divisions N of the ON time of the inverter (
When the short-circuit prevention time Td of the upper and lower arms of the transistor is equal to or shorter than 3), the number of divided pulses is reduced to prevent pulses from disappearing, and the reproducibility of the demodulated waveform is ensured.
その制御フローを第19図に示す。同図において、スタ
ートシて、ステップSEIで各トランジスタ(Tra)
〜(Trc’)のON時間を演算し、ステップSE2て
以上と同様にON時間の分割数Nの値を読出し設定して
、この分割数Nでもって上記各トランジスタ(Tra、
)〜(Trc’)のON時間を複数個Nに分割する。The control flow is shown in FIG. In the same figure, starting from the start, each transistor (Tra) is
The ON time of ~(Trc') is calculated, and in step SE2, the value of the division number N of the ON time is read and set in the same way as above, and the value of the division number N of the ON time is calculated, and each of the above transistors (Tra,
) to (Trc') are divided into a plurality of N times.
そして、ステップSE3でこの分割パルスの幅Tを上下
アームの短絡防止時間Tclと比較し、T≦Tdの場合
には出力パルスが消失すると判断して、ステップSE4
で分割パルス数、つまり分割数Nを小さくして、再び上
記ステップSE2に戻って各トランジスタ(Tra)
〜(Trc’)のON時間をこの小さくした分割数Nで
分割する。Then, in step SE3, the width T of this divided pulse is compared with the short circuit prevention time Tcl of the upper and lower arms, and if T≦Td, it is determined that the output pulse disappears, and step SE4
Reduce the number of divided pulses, that is, the number of divisions N, and return to step SE2 above to divide each transistor (Tra).
The ON time of ~(Trc') is divided by this smaller division number N.
そして、上記ステップSE3でT>Tdとなり、パルス
か消失しない状況になると、ステップSE5で各トラン
ジスタ(Tra)〜(T+・c’)をこの分割したパル
スでもって周期T○゛毎にON制御して、終了する。Then, in step SE3, when T>Td and the pulse does not disappear, in step SE5, each transistor (Tra) to (T+・c') is controlled to be turned on every cycle T○゛ using the divided pulses. and exit.
尚、各相のスイッチングレジスタの内容をパルス幅に変
換する部分は、外側けのパルス幅変調IC等によるハー
ドウェアで処理してもよい。さらに、第9図及び第16
図のような構成にl〜ておけば、スイッチング素子の変
更によりキャリア周波数か変わるときても、分割手段(
11)及び制御手段(]2)のみを変更すれば足りる。Note that the part for converting the contents of the switching registers of each phase into pulse widths may be processed by hardware such as an external pulse width modulation IC. Furthermore, Figures 9 and 16
If the configuration shown in the figure is used, even if the carrier frequency changes due to a change in the switching element, the dividing means (
It is sufficient to change only 11) and the control means (2).
また、スイソチンク時間レジスタをパルス幅制御部(ス
テップ5B2)のレジスタと共用すれば、第7図のステ
ップSBI の処理は省略できる。Furthermore, if the switch time register is shared with the register of the pulse width control section (step 5B2), the process of step SBI in FIG. 7 can be omitted.
さらに、PWM制御パターンの演算フローでの演算周期
TOは、実際にPWM制御パターンを演算するのに要す
る時間で一意的に決定されるか、第7図及び第14図の
制御フローのトランジスタのON制御の周期To′は、
基本的に望まれるキャリア周波数に応じて決定され、こ
のために各トランジスタのON時間の分割数N(To/
T○゛)の値を適宜値に基本設定すればよい。Furthermore, the calculation period TO in the calculation flow of the PWM control pattern is uniquely determined by the time required to actually calculate the PWM control pattern, or the ON of the transistor in the control flow of FIGS. The control period To' is
Basically, it is determined according to the desired carrier frequency, and for this purpose, the number of divisions of the ON time of each transistor N (To/
Basically, the value of T○゛) may be set to an appropriate value.
加えて、上記実施例では、PWM制御パターンを、電圧
ベクトル制御による場合の関係式(4)に基いて求めた
か、三角波比較方式なとの他のPWM制御方式による場
合の関係式に基いて求めてもよいのは勿論である。In addition, in the above embodiments, the PWM control pattern is determined based on the relational expression (4) when using voltage vector control, or based on the relational expression when using other PWM control methods such as the triangular wave comparison method. Of course, you can.
(発明の効果)
以」二説明したように、本出願の請求項(1)及び請求
項(2)記載の発明のインバータのPWM変調制御装置
によれば、キャリア周波数に応した演算周期で繰返し演
算されるスイッチング素子のON時間を複数個のパルス
に分割し、この分割パルスでもって各スイッチング素子
をON制御したので、スイッチング素子のON時間の演
算に比較的長い時間を要する場合にも、キャリア周波数
を等偏曲に高くてきて、例えば低価格で回路構成の簡易
な1チツプマイコンを使用した場合にも三相交流波形を
精密に波形制御できて、電磁騒音の低減、モータ効率の
上昇を図ることかできる。しかも、上記ON時間の分割
数を、三相巻線の電流に基くリップルや、各トランジス
タのON時間の変化率に応して変化させたので、より精
密な波形制御が可能となり、電流リップル、電圧リップ
ル、トルクリップルを有効に低減できる。(Effects of the Invention) As explained below, according to the PWM modulation control device for an inverter of the invention described in claims (1) and (2) of the present application, the Since the ON time of the switching element to be calculated is divided into multiple pulses and each switching element is ON-controlled using the divided pulses, even if it takes a relatively long time to calculate the ON time of the switching element, carrier By increasing the frequency to an evenly polarized value, for example, even when using a low-cost, single-chip microcontroller with a simple circuit configuration, three-phase AC waveforms can be precisely controlled, reducing electromagnetic noise and increasing motor efficiency. I can try to figure it out. Moreover, since the number of divisions of the ON time is changed according to the ripple based on the current of the three-phase winding and the rate of change of the ON time of each transistor, more precise waveform control is possible, and the current ripple and Voltage ripple and torque ripple can be effectively reduced.
第1−図ないし第11図は本発明の第1の実施例を示し
、第1図は全体概略構成図、第2図は電気回路図、第3
図は電圧形インバータの各種状態を8種の電圧ベクトル
て表示した説明図、第4図は電圧ベクトルの時間積分の
複素平面」二での軌跡を円軌跡に近付けるための電圧ベ
クトル制御の説明図、第5図(イ)〜(ニ)は各々角度
φの0≦φ≦π/3の範囲内で取り得るPWM制御パタ
ーンの種類の説明図、第6図及び第7図は各々1チツプ
マイコンによる各トランジスタの0N10FF制御を示
すフローチャート図、第8図はキャリア周波数か等離面
に高くなった説明図、第9図は作動説明図、第10図は
電動機の発生トルク波形を示す図、第11図は分割パル
ス数を多くする範囲の説明図である。第12図ないし第
17図は第2の実施例を示し、第12図はトランジスタ
のON時間を不等幅に分割する場合のマイコンのブロッ
ク図、第13図及び第14図は各トランジスタの0N1
0FF制御を示すフローチャー1・図、第15図は分割
パルスの補間の様子の説明図、第16図は作動説明図、
第17図は波形の再現性の様子の説明図である。さらに
、第18図は第3の実施例を示す等幅パルスでの分割と
不等幅での分割とを選択する信号波の位相範囲を示す説
明図である。加えて、第19図はインバータの」1下ア
ームの短絡防止用のパルス幅制御を示すフローチャート
図、第20図はトランジスタのON時間を複数個の等幅
パルスに分割する場合の説明図である。また、第21図
は従来例を示す説明図である。
(2)・・三相巻線、(3)・・電圧形インバータ、(
4)3.ブリッジ回路、(Tra) −(Trc’l−
l−ランジスタ、(8)・・1チツプマイコン、(10
)・演算手段、(11)、(11’)・・分割手段、(
12)・・制御手段、(13)リップル検出回路。1 to 11 show a first embodiment of the present invention, in which FIG. 1 is a general schematic diagram, FIG. 2 is an electric circuit diagram, and FIG.
The figure is an explanatory diagram showing the various states of a voltage source inverter using eight types of voltage vectors. Figure 4 is an explanatory diagram of voltage vector control to bring the locus on the complex plane of time integration of the voltage vector closer to a circular locus. , FIGS. 5(a) to 5(d) are explanatory diagrams of types of PWM control patterns that can be taken within the range of 0≦φ≦π/3 of angle φ, and FIGS. 6 and 7 are each for one-chip microcontroller. Flowchart showing 0N10FF control of each transistor according to FIG. FIG. 11 is an explanatory diagram of the range in which the number of divided pulses is increased. 12 to 17 show the second embodiment, FIG. 12 is a block diagram of a microcomputer when the ON time of a transistor is divided into unequal widths, and FIGS. 13 and 14 are 0N1 of each transistor.
Flowchart 1 diagram showing 0FF control, FIG. 15 is an explanatory diagram of interpolation of divided pulses, FIG. 16 is an explanatory diagram of operation,
FIG. 17 is an explanatory diagram of the state of waveform reproducibility. Furthermore, FIG. 18 is an explanatory diagram showing the phase range of a signal wave for selecting division into equal-width pulses and division into unequal-width pulses, showing the third embodiment. In addition, FIG. 19 is a flowchart showing pulse width control for short-circuit prevention of the lower arm of the inverter, and FIG. 20 is an explanatory diagram when the ON time of the transistor is divided into a plurality of equal-width pulses. . Moreover, FIG. 21 is an explanatory diagram showing a conventional example. (2)...Three-phase winding, (3)...Voltage type inverter, (
4)3. Bridge circuit, (Tra) - (Trc'l-
L-transistor, (8)...1 chip microcontroller, (10
)・Calculating means, (11), (11')...Dividing means, (
12) Control means, (13) Ripple detection circuit.
Claims (2)
グ素子(Tra)〜(Trc′)を有するブリッジ回路
(4)を備え、該ブリッジ回路(4)の各スイッチング
素子(Tra)〜(Trc′)のON/OFF動作によ
り直流をパルス幅変調して上記三相巻線(2)に三相交
流電圧を印加するようにしたインバータのパルス幅変調
制御装置であって、キャリア周波数に応じた演算周期で
上記各スイッチング素子(Tra)〜(Trc′)のO
N時間を演算する演算手段(10)と、該演算手段(1
0)で演算された各スイッチング素子(Tra)〜(T
rc′)のON時間を、上記三相巻線(2)の電流に基
くリップルに応じた複数個のパルスに分割する分割手段
(11)と、該分割手段(11)で分割された複数個の
パルスで上記各スイッチング素子(Tra)〜(Trc
′)をON制御する制御手段(12)とを備えたことを
特徴とするインバータのパルス幅変調制御装置。(1) A bridge circuit (4) connected to the three-phase winding (2) and having a plurality of switching elements (Tra) to (Trc'), each switching element (Tra) of the bridge circuit (4) This is a pulse width modulation control device for an inverter, which applies a three-phase AC voltage to the three-phase winding (2) by pulse width modulating the DC by ON/OFF operation of ~(Trc'), O of each of the above switching elements (Tra) to (Trc') at a calculation period according to
a calculation means (10) for calculating N time;
Each switching element (Tra) to (T
rc') into a plurality of pulses according to the ripple based on the current of the three-phase winding (2); and a plurality of pulses divided by the dividing means (11). The above-mentioned switching elements (Tra) to (Trc
1. A pulse width modulation control device for an inverter, comprising: control means (12) for controlling ON of the inverter.
装置において、分割手段(11)に代えて、演算手段(
10)で演算された各スイッチング素子(Tra)〜(
Trc′)のON時間を、該ON時間の変化率に応じた
数の複数個のパルスに分割する分割手段(11′)を備
えたインバータのパルス幅変調制御装置。(2) In the PWM modulation control device for an inverter according to claim (1), in place of the dividing means (11), the calculating means (
10) Each switching element (Tra) ~ (
A pulse width modulation control device for an inverter, comprising dividing means (11') for dividing the ON time of Trc') into a plurality of pulses, the number of which corresponds to the rate of change of the ON time.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63132461A JPH07114548B2 (en) | 1988-05-30 | 1988-05-30 | Inverter pulse width modulation controller |
AU33084/89A AU621868B2 (en) | 1988-04-18 | 1989-04-17 | Pulse width modulation control unit of inverter |
US07/340,023 US4989128A (en) | 1988-04-18 | 1989-04-18 | Pulse width modulation control unit of inverter |
EP89303871A EP0338798B1 (en) | 1988-04-18 | 1989-04-18 | Pulse width modulation control unit of inverter |
ES89303871T ES2056213T3 (en) | 1988-04-18 | 1989-04-18 | CONTROL UNIT FOR IMPULSE WIDTH MODULATION OF AN INVERTER. |
DE68916684T DE68916684T2 (en) | 1988-04-18 | 1989-04-18 | Pulse width modulation control unit for inverters. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63132461A JPH07114548B2 (en) | 1988-05-30 | 1988-05-30 | Inverter pulse width modulation controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01303093A true JPH01303093A (en) | 1989-12-06 |
JPH07114548B2 JPH07114548B2 (en) | 1995-12-06 |
Family
ID=15081906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63132461A Expired - Fee Related JPH07114548B2 (en) | 1988-04-18 | 1988-05-30 | Inverter pulse width modulation controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07114548B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006034022A (en) * | 2004-07-20 | 2006-02-02 | Nissan Motor Co Ltd | Ac motor controller |
WO2013011807A1 (en) * | 2011-07-20 | 2013-01-24 | アイシン・エィ・ダブリュ株式会社 | Rotating electric machine control device |
JP2016092977A (en) * | 2014-11-05 | 2016-05-23 | 三菱重工業株式会社 | Malfunction detecting device, air conditioner having the same, and malfunction detecting method and program |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61162300U (en) * | 1985-03-28 | 1986-10-07 |
-
1988
- 1988-05-30 JP JP63132461A patent/JPH07114548B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61162300U (en) * | 1985-03-28 | 1986-10-07 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006034022A (en) * | 2004-07-20 | 2006-02-02 | Nissan Motor Co Ltd | Ac motor controller |
WO2013011807A1 (en) * | 2011-07-20 | 2013-01-24 | アイシン・エィ・ダブリュ株式会社 | Rotating electric machine control device |
JP2016092977A (en) * | 2014-11-05 | 2016-05-23 | 三菱重工業株式会社 | Malfunction detecting device, air conditioner having the same, and malfunction detecting method and program |
Also Published As
Publication number | Publication date |
---|---|
JPH07114548B2 (en) | 1995-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4866216B2 (en) | Power converter | |
JP4045105B2 (en) | Pulse width modulation method, power conversion device, and inverter device | |
US5706186A (en) | Hybrid pulse width modulation method and apparatus | |
EP0848487B1 (en) | Inverter controller | |
CN109429541B (en) | Inverter control method and device and inverter | |
JP3636098B2 (en) | Power converter control circuit | |
JP4893151B2 (en) | Space vector modulation method for AC-AC direct conversion device | |
US4989128A (en) | Pulse width modulation control unit of inverter | |
JPH03207273A (en) | Controller for modulating pulse width of inverter | |
JPH01303093A (en) | Controller for pulse width modulation of inverter | |
JP4707111B2 (en) | AC-AC direct power converter controller | |
JP2703711B2 (en) | Control method of PWM inverter | |
US20020121875A1 (en) | Method and apparatus for pulse width modulation | |
JP2705093B2 (en) | Inverter pulse width modulation controller | |
JP2569724B2 (en) | Inverter pulse width modulation controller | |
JP2522076B2 (en) | Inverter pulse width modulation controller | |
JPH0744843B2 (en) | Inverter pulse width modulation controller | |
JP3289281B2 (en) | Inverter pulse width modulation control method and device | |
JP6754022B1 (en) | Power converter | |
JP2022097219A (en) | Three-phase inverter 3-pulse PWM control method | |
JPH01298962A (en) | Pulse width modulation controller for inverter | |
JP6409945B2 (en) | Matrix converter | |
JPH0824426B2 (en) | Pulse width modulation type inverter device | |
JPH10164845A (en) | Pwm rectifier | |
JPH09289787A (en) | Pwm controller for making effective value of harmonic current minimum |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |