JPH0744843B2 - Inverter pulse width modulation controller - Google Patents

Inverter pulse width modulation controller

Info

Publication number
JPH0744843B2
JPH0744843B2 JP63132459A JP13245988A JPH0744843B2 JP H0744843 B2 JPH0744843 B2 JP H0744843B2 JP 63132459 A JP63132459 A JP 63132459A JP 13245988 A JP13245988 A JP 13245988A JP H0744843 B2 JPH0744843 B2 JP H0744843B2
Authority
JP
Japan
Prior art keywords
time
trc
tra
divided
pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63132459A
Other languages
Japanese (ja)
Other versions
JPH01303063A (en
Inventor
和伸 大山
広之 山井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP63132459A priority Critical patent/JPH0744843B2/en
Priority to AU33084/89A priority patent/AU621868B2/en
Priority to DE68916684T priority patent/DE68916684T2/en
Priority to ES89303871T priority patent/ES2056213T3/en
Priority to EP89303871A priority patent/EP0338798B1/en
Priority to US07/340,023 priority patent/US4989128A/en
Publication of JPH01303063A publication Critical patent/JPH01303063A/en
Publication of JPH0744843B2 publication Critical patent/JPH0744843B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はインバータのパルス幅変調制御装置に関し、特
にキャリア周波数を高めて精密な波形制御を行うものの
改良に関する。
Description: TECHNICAL FIELD The present invention relates to a pulse width modulation control device for an inverter, and more particularly to an improvement of a device for increasing a carrier frequency to perform precise waveform control.

(従来の技術) 近年、高速スイッチング・デバイスとしてMOSFET(金属
酸化膜ゲート電界効果形トランジスタ)等の素子が現わ
れ、これをインバータのパルス幅変調制御に採用すれ
ば、精密な波形制御が可能になって、電磁騒音の低減
や、モータ効率の上昇等の効果を得ることが可能になっ
てきた。
(Prior Art) In recent years, elements such as MOSFETs (metal oxide gate field effect transistors) have appeared as high-speed switching devices. If these are used for pulse width modulation control of inverters, precise waveform control becomes possible. As a result, it has become possible to obtain effects such as reduction of electromagnetic noise and increase of motor efficiency.

そこで、従来、アナログ制御回路を設けたり、又はディ
ジタル回路の専用ハードウエアやDSP等の高速演算器を
用いて、高いキャリア周波数(例えば20KHz)によるパ
ルス幅変調制御を可能として、上記の電磁騒音等の低減
効果を確保するものが知られている。(例えば昭和62年
電気学会産業応用部門全国大会の予稿集の「高周波スイ
ッチングの汎用インバータへの適用」、発表者,岡土千
尋、等を参照)。
Therefore, conventionally, by providing an analog control circuit, or using a dedicated hardware for a digital circuit or a high-speed arithmetic unit such as DSP, it is possible to perform pulse width modulation control at a high carrier frequency (for example, 20 KHz), and the electromagnetic noise described above is generated. It is known to secure the effect of reducing the above. (For example, see "Application of high-frequency switching to general-purpose inverters", Proceedings of the National Conference of the Institute of Electrical Engineers of Japan, 1987, Presenter, Chihiro Okado, etc.).

(発明が解決しようとする課題) しかしながら、上記従来のものでは、回路が複雑である
と共に、各種の調整が繁雑であり、また高価格につく等
の欠点があった。
(Problems to be Solved by the Invention) However, the above-mentioned conventional ones have drawbacks that the circuit is complicated, various adjustments are complicated, and the cost is high.

そこで、安価で回路構成の簡易な1チップのマイクロコ
ンピュータ(以下、マイコンと略称する)を採用するこ
とが考えられるが、この考えでは、PWM制御パターンの
発生に必要な一連の処理に対してマイコンの演算時間が
長くて例えば200μS程度の時間を要し、キャリア周波
数にして最大でも5KHz程度に留まる。このため、高周波
(20KHz以上)のキャリア周波数によるパルス幅変調制
御は一般に困難である。
Therefore, it is conceivable to adopt a one-chip microcomputer (hereinafter abbreviated as a microcomputer) that is inexpensive and has a simple circuit configuration. In this idea, the microcomputer is used for a series of processes necessary for generating the PWM control pattern. Takes a long time, for example, about 200 μS, and the carrier frequency remains at about 5 KHz at the maximum. Therefore, it is generally difficult to control the pulse width modulation with a high frequency (20 KHz or more) carrier frequency.

本発明は斯かる点に鑑みてなされたものであり、その目
的は、見掛け上、キャリア周波数を高めたに等しい状況
とすることにより、1チップマイコンを採用しながら、
低価格で簡易な回路構成でもって等価的に高いキャリア
周波数でのパルス幅変調制御を可能にして、精密な波形
制御による電磁騒音の低減、モータ効率の上昇等の効果
を得ることにある。
The present invention has been made in view of the above points, and an object thereof is to make a situation equivalent to a higher carrier frequency by using a one-chip microcomputer.
The purpose is to enable pulse width modulation control at an equivalently high carrier frequency with a low-priced and simple circuit configuration, and obtain effects such as reduction of electromagnetic noise and increase of motor efficiency by precise waveform control.

(課題を解決するための手段) 以上の目的を達成するため、本発明では、PWM制御パタ
ーン(つまりインバータに備える複数個のスイッチング
素子のON時間)の発生アルゴリズムを変更し、PWM制御
パターンの演算時間(演算周期)が長くても、その演算
された各スイッチング素子のON時間を複数個のパルスに
分割して、等価的にキャリア周波数を上昇させている。
(Means for Solving the Problems) In order to achieve the above object, in the present invention, the algorithm for generating the PWM control pattern (that is, the ON time of a plurality of switching elements provided in the inverter) is changed to calculate the PWM control pattern. Even if the time (calculation cycle) is long, the calculated ON time of each switching element is divided into a plurality of pulses to raise the carrier frequency equivalently.

その場合、各スイッチング素子のON時間を等幅のパルス
に等分割するときには、第17図(イ)に示す如く、その
ON時間の大きな変化時にはこれに良好に対応せず、信号
波の良好な再現性が若干低下する。一方、各スイッチン
グ素子のON時間を不等幅のパルスに複数分割するときに
は、同図(ロ)に示す如く、そのON時間の小さな変化時
には等分割でも良好に対応して信号波の良好な再現性が
確保できるにも拘らず、不等幅に分割する分、その演
算,処理時間が長くなり、その結果、キャリア周波数の
上昇効果がその分だけ低下する欠点が生じる。
In that case, when equally dividing the ON time of each switching element into pulses of equal width, as shown in FIG.
When the ON time greatly changes, it does not respond well to this, and the good reproducibility of the signal wave is slightly reduced. On the other hand, when dividing the ON time of each switching element into multiple pulses of unequal width, as shown in (b) in the figure, even if the ON time is small, even division can respond well and the signal wave can be reproduced well. However, the calculation and processing time is lengthened by the division into unequal widths, and as a result, the effect of increasing the carrier frequency is reduced accordingly.

そのため、本発明では、ON時間の分割の態様を固定せ
ず、適宜等幅パルスへの分割と不等幅パルスへの分割と
に切換可能とすることにより、信号波の再現性を良好に
確保しながら、スイッチング素子のON時間の分割に要す
る演算,処理時間を可及的に短くして、十分に高いキャ
リア周波数によるパルス幅変調制御を行うことにある。
Therefore, in the present invention, the mode of division of the ON time is not fixed, and it is possible to appropriately switch between division into equal-width pulses and division into non-uniform-width pulses, thereby ensuring good reproducibility of the signal wave. However, the calculation and processing time required to divide the ON time of the switching element is shortened as much as possible to perform pulse width modulation control with a sufficiently high carrier frequency.

その具体的な解決手段は、第1図及び第2図に示す如く
三相巻線(2)に接続され、複数個のスイッチング素子
(Tra)〜(Trc′)を有するブリッジ回路(4)を備
え、該ブリッジ回路(4)の各スイッチング素子(Tr
a)〜(Trc′)のON/OFF動作により直流をパルス幅変調
して上記三相巻線(2)に三相交流電圧を印加するよう
にしたインバータのパルス幅変調制御装置を前提とす
る。そして、第6図、第7図、第11図及び第15図に示す
如く、キャリア周波数に応じた演算周期で上記各スイッ
チング素子(Tra)〜(Trc′)のON時間を演算する演算
手段(10)と、該演算手段(10)で演算された各スイッ
チング素子(Tra)〜(Trc′)のON時間を、該ON時間の
変化率に応じて、該ON時間と同時間の合計パルス幅を有
する複数個の等幅パルス、又は、上記演算手段(10)に
より演算されたスイッチング素子(Tra)〜(Trc′)の
前回のON時間と今回のON時間とに基いてパルス幅が漸次
変化する複数個の不等幅パルスの何れか一方に分割し、
その分割された複数個の等幅パルス又は不等幅パルスの
周期を、上記スイッチング素子(Tra)〜(Trc′)のON
時間の演算周期の上記分割数分の1倍とする分割手段
(11)と、該分割手段(11)で分割された複数個のパル
スでもって上記各スイッチング素子(Tra)〜(Trc′)
をON制御する制御手段(12)とを設ける構成としたもの
である。
As a concrete solution, a bridge circuit (4) connected to a three-phase winding (2) and having a plurality of switching elements (Tra) to (Trc ') is provided as shown in FIGS. The bridge circuit (4) is provided with each switching element (Tr
a) It is premised on a pulse width modulation control device for an inverter in which a DC pulse width modulation is performed by ON / OFF operations of (Trc ') and a three phase AC voltage is applied to the three phase winding (2). . Then, as shown in FIG. 6, FIG. 7, FIG. 11 and FIG. 15, a calculation means (for calculating the ON time of each of the switching elements (Tra) to (Trc ′) at a calculation cycle corresponding to the carrier frequency ( 10) and the ON time of each of the switching elements (Tra) to (Trc ') calculated by the calculation means (10), according to the rate of change of the ON time, the total pulse width during the ON time and at the same time. A plurality of equal-width pulses, or the pulse width is gradually changed based on the previous ON time and the current ON time of the switching elements (Tra) to (Trc ') calculated by the calculation means (10). Divided into one of a plurality of non-uniform width pulses,
The period of the divided plural equal-width pulses or non-uniform-width pulses is set to ON of the switching elements (Tra) to (Trc ′).
Each of the switching elements (Tra) to (Trc ') is composed of a dividing means (11) for making the number of times divided by the dividing number of time and a plurality of pulses divided by the dividing means (11).
And a control means (12) for controlling ON.

(作用) 以上の構成により、本発明では、キャリア周波数が通常
値(例えば5KHz程度)の場合にも、各スイッチング素子
(Tra)〜(Trc′)のON時間(PWM制御パターン)は、
演算手段(10)でこのキャリア周波数に応じた演算周期
毎に繰返し演算されるが、この各スイッチング素子(Tr
a)〜(Trc′)のON時間が分割手段(11)で複数個(例
えば4個)のパルスに分割されるので、この分割数だけ
キャリア周波数が増倍されて、等価的に高いキャリア周
波数(例えば20KHz程度)でパルス幅変調制御が行われ
たと同様に状況になる。その結果、この分割された各パ
ルスでもって各スイッチング素子(Tra)〜(Trc′)が
制御手段(12)でON制御されると、精密で正弦波に近い
出力波形が得られて、電磁騒音が有効に低減されると共
に、モータ効率が効果的に上昇することになる。
(Operation) With the above configuration, in the present invention, even when the carrier frequency is a normal value (for example, about 5 KHz), the ON time (PWM control pattern) of each switching element (Tra) to (Trc ′) is
The calculation means (10) repeatedly calculates each of the switching elements (Tr
Since the ON time of a) to (Trc ') is divided into a plurality of (for example, four) pulses by the dividing means (11), the carrier frequency is multiplied by this number of divisions and the carrier frequency is equivalently high. The situation is the same as when the pulse width modulation control is performed (for example, about 20 KHz). As a result, when each of the switching elements (Tra) to (Trc ') is ON-controlled by the control means (12) with each of these divided pulses, an accurate output waveform close to a sine wave is obtained, and electromagnetic noise is generated. Is effectively reduced and the motor efficiency is effectively increased.

ここに、パルス幅変調制御のキャリア周波数は通常値
(5KHz程度)であって、演算時間の長い1チップマイコ
ンでも十分にPWM制御パターンを演算できるので、高い
キャリア周波数によるパルス幅変調制御が低価格で簡易
な回路構成でもって行うことができることになる。
Here, the carrier frequency of pulse width modulation control is a normal value (about 5 KHz), and even a 1-chip microcomputer with a long calculation time can sufficiently calculate the PWM control pattern, so pulse width modulation control with a high carrier frequency is low cost. Therefore, it can be performed with a simple circuit configuration.

さらに、分割手段(11)によるスイッチング素子(Tr
a)〜(Trc′)のON時間の分割は、そのON時間の変化率
に応じて等幅パルスへの分割と不等幅パルスへの分割と
に適宜選択可能であるので、各スイッチング素子(Tr
a)〜(Trc′)のON時間の変化率が大きいときには不等
幅パルスへの分割を選択して、信号波の再現性を良好に
確保できると共に、ON時間の変化率が小さいときには等
幅パルスへの分割を選択して、その演算,処理時間を短
縮でき、演算周期を短時間に設定できる。その結果、信
号波の波形の再現性を良好に確保しながら、等価的に十
分に高いキャリア周波数によるパルス幅変調制御が可能
になる。
Furthermore, the switching element (Tr
The ON time division of a) to (Trc ′) can be appropriately selected into division into equal-width pulses and division into non-uniform-width pulses according to the change rate of the ON time, so that each switching element ( Tr
a) ~ (Trc ') When the rate of change of ON time is large, division into non-uniform width pulses can be selected to ensure good reproducibility of the signal wave, and when the rate of change of ON time is small, uniform width By selecting division into pulses, the calculation and processing time can be shortened, and the calculation cycle can be set to a short time. As a result, it is possible to equivalently perform pulse width modulation control with a sufficiently high carrier frequency while ensuring good reproducibility of the waveform of the signal wave.

(実施例) 以下、本発明の実施例を図面に基いて説明する。(Example) Hereinafter, the Example of this invention is described based on drawing.

第1図及び第2図は本発明に係るインバータのパルス幅
変調(以下PWMと略称する)制御装置を示す。各図にお
いて、(1)は3つの巻線(2a),(2b),(2c)をY
接続した三相巻線(2)を有する誘導電動機、(3)は
該誘導電動機(1)に接続された電圧形のインバータで
あって、該インバータ(3)には、上記誘導電動機
(1)の三相巻線(2)に接続されたトランジスタ・ブ
リッジ回路(4)が備えられ、該ブリッジ回路(4)
は、各々還流ダイオード(Da)〜(Dc′)を有する複数
個(6個)のMOSFET等のトランジスタ(スイッチング素
子)(Tra),(Tra′),(Trb),(Trb′),(Tr
c),(Trc′)を有する。而して、該インバータ(3)
には、三相電源(5)の三相交流を整流する整流器
(6)から直流電圧が印加されている。
1 and 2 show a pulse width modulation (hereinafter abbreviated as PWM) control device for an inverter according to the present invention. In each figure, (1) is three windings (2a), (2b), (2c) Y
An induction motor having a three-phase winding (2) connected thereto, (3) is a voltage type inverter connected to the induction motor (1), and the inverter (3) includes the induction motor (1). A three-phase winding (2) of the transistor bridge circuit (4) is provided, the bridge circuit (4)
Are transistors (switching elements) (Tra), (Tra '), (Trb), (Trb'), (Tr) such as a plurality (six) of MOSFETs each having free wheeling diodes (Da) to (Dc ').
c) and (Trc ′). Then, the inverter (3)
A DC voltage is applied to the rectifier (6) for rectifying the three-phase AC of the three-phase power supply (5).

また、(8)は上記ブリッジ回路(4)の6個のトラン
ジスタ(Tra)〜(Trc′)のON時間、つまりPWM制御パ
ターンを形成する1チップのマイコンであって、該マイ
コン(8)には、上記各トランジスタ(Tra)〜(Tr
c′)をON/OFF作動させるベースドライバ(8a)が備え
られており、該マイコン(8)によるトランジスタ(Tr
a)〜(Trc′)のON/OFF制御により、直流をパルス幅変
調するようにしている。
Further, (8) is a one-chip microcomputer that forms the ON time of the six transistors (Tra) to (Trc ') of the bridge circuit (4), that is, a PWM control pattern, and Are the transistors (Tra) to (Tr
A base driver (8a) for turning on / off c ') is provided, and a transistor (Tr
DC pulse width modulation is performed by ON / OFF control of a) to (Trc ').

次に、上記マイコン(8)によるPWM制御パターンの形
成について説明する。
Next, the formation of the PWM control pattern by the microcomputer (8) will be described.

このPWM制御パターンの形成は、概説すると、出力電圧
の時間積分の軌跡を円軌跡に近づけるようPWM制御パタ
ーンを決定して行うものである。これを詳述するに、先
ず、インバータ(3)の出力端子の電位をva,vb,vc、三
相巻線(2)の中性点の電位をvnとし、また次式で定義
される出力電圧ベクトル の時間積分 を考える。
The outline of the formation of this PWM control pattern is to determine the PWM control pattern so that the locus of time integration of the output voltage approaches a circular locus. To explain this in detail, first, let va, vb, vc be the output terminal potential of the inverter (3), vn be the neutral point potential of the three-phase winding (2), and the output defined by the following equation. Voltage vector Time integral of think of.

今、誘導電動機(1)の三相巻線(2)に角周波数ωの
平衡三相電圧 が加わる時の電圧ベクトル 及びその時間積分 は、複素平面上で円軌跡を描く。
Now, the balanced three-phase voltage of angular frequency ω is applied to the three-phase winding (2) of the induction motor (1). Voltage vector when voltage is applied And its time integration Draws a circular locus on the complex plane.

一方、電圧形インバータ(3)では、各相アーム中の何
れか一方のトランジスタは必ずON状態にあるから、便宜
上、+側のON状態を「1」、−側のON状態を「0」で表
わし、a相、b相、c相の順に「101」、「011」等と表
記すると、インバータ(3)の状態は8通り存在する。
この各状態の電圧ベクトル は、大きさが (Vdは整流器(6)の直流電圧)であり、その方向は、
第3図に示す方向となる。ここに、 で零ベクトルである。上記電圧ベクトルの時間積分 であるから、インバータ(3)の駆動時の時間積分 の速度で動く(但し、零ベクトルの場合は停止する)。
On the other hand, in the voltage source inverter (3), one of the transistors in each phase arm is always in the ON state, so for convenience, the + side ON state is set to “1” and the − side ON state is set to “0”. If the expressions a, b, and c are written in this order as "101", "011", etc., there are eight states of the inverter (3).
Voltage vector for each state Is the size (Vd is the DC voltage of the rectifier (6)) and its direction is
The direction is as shown in FIG. here, And is a zero vector. Time integration of the above voltage vector Therefore, time integration when driving the inverter (3) It moves at the speed of (However, it stops when the vector is zero).

以上から、電圧形インバータ(3)のPWM制御パターン
は、電圧ベクトルの時間積分 の複素平面上でのベクトル軌跡が指定半径Rの円周に沿
って角速度ωで動くよう電圧ベクトル を適宜選定して決定する。(指定半径Rは、基本波電圧
の線電圧の実効値をV1、角周波数をωとすると、R=V1
/ω)である。
From the above, the PWM control pattern of the voltage source inverter (3) is the time integration of the voltage vector. Voltage vector so that the vector locus on the complex plane of moves along the circumference of specified radius R at angular velocity ω Is appropriately selected and determined. (The designated radius R is R = V 1 where V 1 is the effective value of the line voltage of the fundamental wave voltage and ω is the angular frequency.
/ ω).

つまり、例えば第4図に示す如く、角度φが0≦φ≦π
/3の範囲では、電圧ベクトル 及び零ベクトル を用い、点P0にて時間τだけ留まり(この状態を記号
゜で示す)、その後 を時間τだけ取って点q1に達し、更に を時間τだけ取って点P1に到達する場合を考える。こ
の場合、△P0q1P1において、 であり、またτ+τ+τ=T0であるから、上式を
解いて、期間T0内での電圧ベクトル を取る時間τ46が得られる。
That is, for example, as shown in FIG. 4, the angle φ is 0 ≦ φ ≦ π
In the range of / 3, the voltage vector And zero vector Used, time tau 0 only stays at the point P 0 (this state is shown by symbol °), then For time τ 4 to reach point q 1 Let us consider the case of taking time τ 6 to reach point P 1 . In this case, at ΔP 0 q 1 P 1 , And τ 0 + τ 4 + τ 6 = T 0 , the above equation is solved to obtain the voltage vector within the period T 0 . The times τ 4 , τ 6 and τ 0 are obtained.

τ4/T0=kS・Sin(π/3−φ) τ6/T0=kS・Sin φ τ0/T0=1−kS・Sin(φ+π/3) ……(3) ただし、kSは電圧制御率であって、 上記の(3)式は角度φが0≦φ≦π/3の範囲での関係
式だが、他の区間では、インバータ(3)が対称三相の
動作を行うことから、次に示す第1表の如く各記号を置
換して、0≦φ≦2πの範囲での関係式が得られる。
τ 4 / T 0 = k S · Sin (π / 3−φ 0 ) τ 6 / T 0 = k S · Sin φ 0 τ 0 / T 0 = 1−k S · Sin (φ 0 + π / 3) ... (3) where k S is the voltage control rate, The above expression (3) is a relational expression when the angle φ is in the range of 0 ≦ φ ≦ π / 3, but since the inverter (3) performs symmetrical three-phase operation in other sections, the following first expression By replacing each symbol as shown in the table, a relational expression in the range of 0 ≦ φ ≦ 2π can be obtained.

次に、上記(3)式の電圧ベクトルの時間τに基いて各
トランジスタ(Tra)〜(Trc′)のON/OFFパターン(PW
M制御パターン)を求める。この場合、電圧ベクトルの
時間τとPWM制御パターンとの関係は、電圧ベクトルを
取る順序に応じて変化するから、今、簡単のため、各期
間T0では同一パターンを繰返すと共に、各期間T0内での
トランジスタのON/OFF切換えは1度のみという制約条件
を加えると、PWM制御パターンは、第5図(イ)〜
(ニ)に示す4パターンに代表される(図中、τは+
側のトランジスタのON時間を、τは−側のトランジス
タのON時間を各々示す)。
Next, the ON / OFF pattern (PW) of each of the transistors (Tra) to (Trc ′) is calculated based on the time τ of the voltage vector in the above equation (3).
M control pattern). In this case, the relationship between time τ and the PWM control pattern of the voltage vector, because changes in response to the order to take the voltage vector, now, for simplicity, the repeated same pattern in each period T 0, each period T 0 If the constraint condition that the ON / OFF switching of the transistor in the inside is only once is added, the PWM control pattern will be as shown in FIG.
It is represented by the four patterns shown in (d) (in the figure, τ + is +
The ON time of the transistor on the negative side and τ indicate the ON time of the transistor on the negative side).

本実施例では同図(イ)のPWM制御パターンを採用する
こととする。電圧形インバータ(3)では、PWM制御パ
ターンは、期間T0の最初にONするトランジスタの名称
と、これがOFFに転じる時間が分れば一意的に決定され
るから、上記(3)式及び第5図(イ)を参照して、PW
M制御パターンは角度φが0≦φ≦π/3の範囲では下記
式で決定される。
In this embodiment, the PWM control pattern shown in FIG. In the voltage source inverter (3), the PWM control pattern is uniquely determined by knowing the name of the transistor that is turned on at the beginning of the period T 0 and the time when it turns off. Referring to Fig. 5 (a), PW
The M control pattern is determined by the following equation when the angle φ is in the range of 0 ≦ φ ≦ π / 3.

上記0≦φ≦π/3の範囲でのPWM制御パターンの関係式
(4)は、上記と同様にして各記号を置換すれば0≦φ
≦2πの範囲での関係式となる。
The relational expression (4) of the PWM control pattern in the range of 0 ≦ φ ≦ π / 3 is 0 ≦ φ if each symbol is replaced in the same manner as above.
The relational expression is in the range of ≦ 2π.

次に、1チップマイコン(8)の動作を第6図及び第7
図の制御フローに基いて第8図を参照しつつ説明する。
尚、説明の都合上、各トランジスタ(Tra)〜(Trc′)
のON時間を複数個の等幅パルスに分割する場合を先ず説
明する。
Next, the operation of the one-chip microcomputer (8) is shown in FIGS.
It will be described with reference to FIG. 8 based on the control flow of the figure.
For convenience of explanation, each transistor (Tra) to (Trc ')
First, the case where the ON time of is divided into a plurality of constant-width pulses will be described.

第6図の制御フローは、各トランジスタ(Tra)〜(Tr
c′)のON時間(PWM制御パターン)の演算フローであ
り、第7図の制御フローは実際に各トランジスタ(Tr
a)〜(Trc′)をON制御するフローである。先ず第6図
の制御フローから説明するに、該制御フローはキャリア
周波数(例えば5KHz)に応じた演算周期T0(例えば200
μS)毎に繰返し行われ、ステップSA1で出力電圧の位
相ωt(=φ)及び出力電圧の振幅V1を入力した後、
ステップSA2で上記PWM制御パターンの関係式(4)に基
いて各トランジスタ(Tra)〜(Trc′)のON時間τ(n
+1)を演算する。
The control flow of FIG. 6 is that each transistor (Tra)-(Tr
c ′) ON time (PWM control pattern) calculation flow. The control flow in Fig. 7 is the actual flow of each transistor (Tr
This is a flow for turning on a) to (Trc ′). First, the control flow of FIG. 6 will be explained. The control flow is based on the calculation cycle T 0 (for example, 200 K) depending on the carrier frequency (for example, 5 KHz).
μS), and after inputting the output voltage phase ωt (= φ 0 ) and the output voltage amplitude V 1 in step S A1 ,
In step S A2 , the ON time τ (n) of each of the transistors (Tra) to (Trc ′) is based on the relational expression (4) of the PWM control pattern.
+1) is calculated.

しかる後、続いてステップSA3で上記で演算されたトラ
ンジスタ(Tra)〜(Trc′)のON時間τ(n+1)を予
め設定した数値N(例えば4)で除して、この各ON時間
τ(n+1)を複数個N(4個)のパルスτ′(n+
1)(τ′(n+1)=τ(n+1)/4)に分割する。
そして、ステップSA4でこの分割したパルスτ′(n+
1)を第9図に示す如く各相1個(電圧形インバータで
は各相アーム中の何れか一方のトランジスタは必ずON状
態にあるので、各相1個でよい)のスイッチング時間レ
ジスタに格納して、リターンする。
Then, subsequently, the ON time τ (n + 1) of the transistors (Tra) to (Trc ′) calculated above in step S A3 is divided by a preset numerical value N (for example, 4) to obtain each ON time τ. A plurality of (n + 1) N (4) pulses τ ′ (n +
1) Divide into (τ '(n + 1) = τ (n + 1) / 4).
Then, in step S A4 , this divided pulse τ ′ (n +
Store 1) in the switching time register for each phase as shown in FIG. 9 (in the voltage source inverter, one of the transistors in each phase arm is always in the ON state, so only one phase is required). And return.

また、第7図の制御フローは、その繰返し周期T0′が上
記第6図の演算周期T0よりも早く、上記ON時間τ(n+
1)の分割数N(4個)に応じて、T0′=T0/Nに設定さ
れている(尚、分割数Nは、除算がシフトのみで実行で
きるN=2m(m=1,2…)に選定するのが好ましい)。
而して、上記第6図の制御フローにて分割パルスτ′
(n+1)が各相のスイッチング時間レジスタに格納さ
れた後は、第8図に示す如く、次の演算周期T0中で、ス
テップSB1でスイッチング時間レジスタの内容を入力
し、ステップSB2で分割パルスτ′(n+1)でもって
対応するトランジスタ(Tra)〜(Trc′)をON制御し
て、リターンする。
Further, in the control flow of FIG. 7, the repetition cycle T 0 ′ is earlier than the calculation cycle T 0 of FIG. 6 and the ON time τ (n +
According to the number of divisions N (4) in 1), T 0 ′ = T 0 / N is set (the number of divisions N is N = 2 m (m = 1 where division can be performed only by shifting). , 2 ...) is preferable).
Then, in the control flow of FIG. 6, the divided pulse τ ′
After (n + 1) is stored in the switching time register of each phase, the contents of the switching time register are input in step S B1 in the next calculation cycle T 0 as shown in FIG. 8, and in step S B2 . With the divided pulse τ '(n + 1), the corresponding transistors (Tra) to (Trc') are ON-controlled and the process returns.

よって、第6図のPWM制御パターンの演算フローにおい
て、ステップSA1,SA2により、キャリア周波数(5KHz)
に応じた演算周期でもって上記PWM制御パターンの関係
式(4)に基いて各トランジスタ(スイッチング素子)
(Tra)〜(Trc′)のON時間τ(n+1)を演算するよ
うにした演算手段(10)を構成している。
Therefore, in the calculation flow of the PWM control pattern of FIG. 6, the carrier frequency (5 KHz) is determined by steps S A1 and S A2.
Each transistor (switching element) based on the relational expression (4) of the PWM control pattern with the calculation cycle according to
The calculation means (10) is configured to calculate the ON time τ (n + 1) of (Tra) to (Trc ′).

次に、各トランジスタ(Tra)〜(Trc′)のON時間を複
数個の不等幅パルスに分割する場合を第10図ないし第14
図に基いて説明する。
Next, FIG. 10 to FIG. 14 show a case where the ON time of each transistor (Tra) to (Trc ′) is divided into a plurality of non-uniform width pulses.
It will be described with reference to the drawings.

つまり、この不等幅パルスへの分割は、期間T0でのトラ
ンジスタのON時間τ(n)と、その次の期間T0でのON時
間τ(n+1)との間を線形補間(直線補間)して行う
ものである。
That is, the division into unequal width pulses, the ON time of the transistor tau (n) and in the period T 0, a linear interpolation (linear interpolation between the next ON time of the period T 0 of tau (n + 1) ) Is done.

これを詳述する。第10図の制御フローは、期間T0周期で
演算処理され、ステップSC1で出力電圧の位相ωt及び
振幅V1を入力すると共に、ステップSC2で前回の各トラ
ンジスタ(Tra)〜(Trc′)のON時間τ(n−1)(4
分割された分割パルス)の演算結果を入力する。
This will be described in detail. Control flow of FIG. 10 is processing in a period T 0 period, and inputs the phase ωt and amplitude V 1 of the output voltage in step S C1, the transistors of the last time step S C2 (Tra) ~ (Trc ' ) ON time τ (n-1) (4
Input the operation result of the divided pulse).

しかる後、ステップSC3でPWM制御パターンの関係式
(4)に基いて今回の各トランジスタ(Tra)〜(Tr
c′)のON時間τ(n)を演算し、このON時間τ(n)
から複数個N(4個)に分割された分割パルスτ′
(n)を算出し、その後、ステップSC4で各トランジス
タ(Tra)〜(Trc′)の分割パルスτ′の前回と今回と
の差に応じて、前回の分割パルスτ′(n−1)の補間
値Δτn-1を下記式に基いて算出する。
Then, in step S C3 , based on the relational expression (4) of the PWM control pattern, each transistor (Tra) to (Tr
c ') ON time τ (n) is calculated, and this ON time τ (n)
Divided pulse τ ′ into a plurality of N (4)
(N) is calculated, and then, in step S C4 , the previous divided pulse τ ′ (n−1) is calculated according to the difference between the divided pulse τ ′ of the transistors (Tra) to (Trc ′) and the divided pulse τ ′ of the previous time. The interpolated value Δτ n-1 of is calculated based on the following formula.

Δτn-1={τ′(n)−τ′(n−1)}/N N;分割数でN=4 そして、前回の4個の分割パルスτ′(n−1)をこの
補間値Δτn-1で漸次補間するよう、ステップSC5で各分
割パルスτ′(n−1)に2番目のものから順次Δτ
n-1、2・Δτn-1、3・Δτn-1を加算し、ステップSC6
でこの各分割パルスを各相毎に複数個N(N=4)のス
イッチング時間レジスタに各々格納して、ステップSC7
でこの各分割パルスτ′(n−1)を記憶して、リター
ンする。
Δτ n-1 = {τ ′ (n) −τ ′ (n−1)} / NN; the number of divisions is N = 4, and the previous four divided pulses τ ′ (n−1) are interpolated values Δτ. In step S C5 , each divided pulse τ ′ (n−1) is sequentially interpolated from the second one ΔΔ so as to interpolate gradually with n−1.
n−1 , 2 · Δτ n-1 , 3 · Δτ n-1 are added, and step S C6
Then, each of these divided pulses is stored in a plurality of N (N = 4) switching time registers for each phase, and step S C7
Then, each divided pulse τ '(n-1) is stored and the process returns.

また、第11図の制御フローは、第12図に示す如く分割パ
ルスτ′を演算,記憶した期間T0から2期間T0目にこの
各分割パルスτ′で各トランジスタ(Tra)〜(Trc′)
をON制御するものであり、その制御周期T0′は、第11図
の制御フローの演算周期T0の1/N(Nは分割数)であ
る。
Further, the control flow of FIG. 11 is such that the divided pulse τ ′ is calculated and stored as shown in FIG. 12 in the period T 0 to the second period T 0 in which the divided pulse τ ′ is used for each of the transistors (Tra) to (Trc). ′)
Is ON-controlled, and its control cycle T 0 ′ is 1 / N (N is the number of divisions) of the calculation cycle T 0 of the control flow in FIG.

該制御フローでは、ステップSD1で第13図に示す如く第
1番目のスイッチング時間レジスタに格納した各相毎の
分割パルスτ′を読込んだ後、ステップSD2でスイッチ
ング時間レジスタをシフトして、ステップSD3でその読
込んだ分割パルスτ′(n−1)で各トランジスタ(Tr
a)〜(Trc′)をON制御してリターンし、以下、同様に
して制御周期T0′毎に順次第2番目、第3番目、第4番
目のスイッチング時間レジスタに格納した各相毎の分割
パルスを読込んで、各トランジスタ(Tra)〜(Trc′)
をON制御することを繰返す。
The control flow then is loaded Step S D 1 at the 13th second first divided pulse for each phase stored in the switching time register as shown in FIG tau ', shifting the switching time register in step S D2 Then, in step S D3 , each transistor (Tr
a) to (Trc ′) are ON-controlled, and then the process is returned. Similarly, for each control cycle T 0 ′, the second, third, and fourth switching time registers are sequentially stored for each phase. Read the divided pulse, each transistor (Tra) ~ (Trc ')
Repeat ON control.

而して、第15図は、各トランジスタ(Tra)〜(Trc′)
のON時間の分割を、等幅パルスで行うか、又は不等幅パ
ルスで行うかを、そのON時間の変化率に応じて適宜選択
して行うものである。
Thus, FIG. 15 shows the transistors (Tra) to (Trc ').
Whether the ON time is divided into equal-width pulses or non-uniform-width pulses is appropriately selected according to the rate of change of the ON time.

本実施例では、単に各トランジスタ(Tra)〜(Trc′)
のON時間の変化率、つまり信号波の位相に応じて上記等
幅パルスへの分割(第6図及び第7図の制御フロー)
と、不等幅パルスへの分割(第10図及び第11図の制御フ
ロー)とに切換選択するものとは異なり、電圧ベクトル
の対象性を利用して、各トランジスタ(Tra)〜(Tr
c′)のON時間の演算、及びその複数個N(N=4)へ
の分割を全角度0≦φ≦2πで同一に行って、その演算
時間の短縮を、より一層図るようにしている。
In this embodiment, each transistor (Tra) to (Trc ') is simply used.
Dividing into equal-width pulses according to the rate of change of ON time, that is, the phase of the signal wave (control flow in FIGS. 6 and 7)
, And the division into non-uniform width pulses (control flow in FIG. 10 and FIG. 11), the symmetry of the voltage vector is used to select each transistor (Tra) to (Tr).
The calculation of the ON time of c ′) and the division into a plurality of N (N = 4) are performed in the same manner for all angles 0 ≦ φ ≦ 2π so that the calculation time can be further shortened. .

つまり、PWM制御パターンの関係式(4)から判るよう
に、角度φが0≦φ≦π/3の範囲では、トランジス
タのON時間τaは、第14図に示す如くSin(φ+π/
3)の範囲にあって、そのON時間の変化率が小さいの
で、演算時間の短い等幅パルスへの分割を行いつつ、波
形の再現性を良好に確保する。また、トランジスタのON
時間τbは、Sin φの範囲にあって、そのON時間の変
化率が大きいので、波形の再現性を良好に確保すべく不
等幅パルスへの分割を採用することとする。そして、以
上を考慮して、角度φを0≦φ≦2πに拡大すべ
く、その全区間をπ/3毎に6区間に区切って示すと、次
の第2表の如くなる。
That is, as can be seen from the relational expression (4) of the PWM control pattern, when the angle φ 0 is in the range of 0 ≦ φ 0 ≦ π / 3, the ON time τa of the transistor is Sin (φ 0 + π as shown in FIG. /
Since the change rate of the ON time is small in the range of 3), good waveform reproducibility is ensured while dividing into equal-width pulses with a short calculation time. Also, turn on the transistor
Since the time τb is in the range of Sin φ 0 and the change rate of the ON time is large, division into non-uniform width pulses is adopted in order to ensure good waveform reproducibility. Then, in consideration of the above, in order to expand the angle φ 0 to 0 ≦ φ 0 ≦ 2π, the entire section is divided into 6 sections for each π / 3, and is shown in the following Table 2.

而して、以上を1チップマイコン(8)で構成したもの
を第15図に示す。同図において、(15)は位相ωtから
上記第2表の区間Nを演算,判別する区間情報演算回
路、(16)は該区間情報演算回路(15)からの区間信号
Nと位相ωtとを入力して、電圧ベクトルの対象性か
ら、角度φを全区間N(N=0〜5)で0≦φ≦π
/3の範囲に統一すべく下記式 φ=ωt−(N・π/3) で算出する角度演算回路、(17)は該角度演算回路(1
6)で演算した角度φ及び基本波電圧の実効値V1を入
力して、PWM制御パターンの関係式(4)に基いて各ト
ランジスタ(Tra)〜(Trc′)のON時間を演算すると共
に、このON時間を複数個の等幅パルスに分割するパルス
分割回路である。また、(18)は不等幅パルス演算回路
であって、該不等幅パルス演算回路(18)は、上記パル
ス分割回路(17)で演算された各トランジスタ(Tra)
〜(Trc′)のON時間、及び分割された等幅パルス、並
びに上記区間情報演算回路(15)からの区間信号Nを受
け、区間Nに応じて上記第2表に基いて、不等幅パルス
に分割すべきトランジスタ(Tra)〜(Trc′)のON時間
(つまり第2表中のSin0〜Sin π/3の関数)を把握し
て、この不等幅パルスに分割すべきON時間のみを上記10
図及び第11図の制御フローと同等の動作で複数個の不等
幅パルスに分割し、この分割した不等幅パルス及び上記
パルス分割回路(17)で等分割した等幅パルスをベース
ドライバ(18a)に出力する機能を有する。
FIG. 15 shows the above-mentioned one-chip microcomputer (8). In the figure, (15) is a section information calculation circuit for calculating and discriminating the section N of the above Table 2 from the phase ωt, and (16) is a section signal N from the section information calculation circuit (15) and the phase ωt. From the symmetry of the voltage vector, the angle φ 0 is 0 ≦ φ 0 ≦ π over the entire interval N (N = 0 to 5).
The angle calculation circuit is calculated by the following formula φ 0 = ωt− (N · π / 3) to unify the range of / 3, and (17) is the angle calculation circuit (1
Input the angle φ 0 calculated in 6) and the effective value V 1 of the fundamental wave voltage, and calculate the ON time of each transistor (Tra) to (Trc ′) based on the relational expression (4) of the PWM control pattern. Together with this, it is a pulse division circuit that divides this ON time into a plurality of constant-width pulses. Further, (18) is a non-uniform width pulse arithmetic circuit, and the non-uniform width pulse arithmetic circuit (18) is a transistor (Tra) calculated by the pulse division circuit (17).
To (Trc ') ON time, the divided equal-width pulses, and the section signal N from the section information calculation circuit (15), and according to section N, based on the above table 2, non-uniform width Grasping the ON time of the transistors (Tra) to (Trc ') that should be divided into pulses (that is, the function of Sin0 to Sin π / 3 in Table 2), only the ON time that should be divided into these non-uniform width pulses The above 10
By the same operation as the control flow of FIG. 11 and FIG. 11, the pulse is divided into a plurality of non-uniform width pulses, and the divided non-uniform pulse and the equal-width pulse equally divided by the pulse division circuit (17) are added to the base driver ( 18a) output function.

よって、上記不等幅パルス演算回路(18)により、上記
第6図の演算手段(10)で演算された各トランジスタ
(Tra)〜(Trc′)のON時間τを、該ON時間の変化率に
応じて、その変化率が小さいとき(第14図で角度φ
Sin π/3〜Sin(φ+π/3)の範囲のとき)には、該
各トランジスタ(Tra)〜(Trc′)のON時間τと同時間
(=τ)の合計パルス幅を有する,パルス幅τ/N(Nは
分割数)の複数個(=N)の等幅パルスに分割し、ON時
間の変化率が大きいとき(第14図で角度φがSin0〜Si
n π/3の範囲のとき)には、上記演算手段(10)により
演算された各トランジスタ(Tra)〜(Trc′)の前回の
ON時間τ(n−1)と今回のON時間τ(n)とに基い
て、上記前回のON時間τ(n−1)を複数個N(N=
4)に分割した分割パルスτ′(n−1)と、今回のON
時間τ(n)の同様な分割パルスτ′(n)とを演算す
ると共に、その両分割パルスの差τ′(n)−τ′(n
−1)に応じた補間値Δτn-1を演算して、該両分割パ
ルスτ′(n−1)、τ(n−1)の間でパルス幅が補
間値Δτn-1づつ漸次変化する複数個N(N=4)の不
等幅パルスτ′、τ′+Δτ、τ′+2・Δτ、τ′+
3・Δτに分割して、その分割された複数個の等幅パル
ス又は不等幅パルスの周期T0′を、上記トランジスタ
(Tra)〜(Trc′)のON時間の演算周期T0の上記分割数
(N)分の1倍(T0/N)とする分割手段(11)を構成し
ている。さらに、上記第7図の制御フロー及び第11図の
制御フローにより、上記分割手段(11)で分割された複
数個N(N=4)の等幅パルス及び不等幅パルスでもっ
て各トランジスタ(Tra)〜(Trc′)をON制御するよう
にした制御手段(12)を構成している。
Therefore, the ON time τ of each of the transistors (Tra) to (Trc ′) calculated by the calculating means (10) of FIG. 6 by the unequal width pulse calculating circuit (18) is calculated as the rate of change of the ON time. , When the rate of change is small (in Fig. 14, the angle φ 0 is
Sin π / 3 to Sin (φ 0 + π / 3)) has a total pulse width of ON time τ of each of the transistors (Tra) to (Trc ′) and the same time (= τ), When it is divided into a plurality of (= N) equal-width pulses of pulse width τ / N (N is the number of divisions) and the change rate of the ON time is large (in Fig. 14, the angle φ 0 is Sin0 to Si).
In the range of n π / 3), the previous values of the transistors (Tra) to (Trc ′) calculated by the calculation means (10) are
Based on the ON time τ (n-1) and the current ON time τ (n), a plurality of previous ON times τ (n-1) N (N =
Split pulse τ '(n-1) divided into 4) and this time ON
A similar divided pulse τ ′ (n) of time τ (n) is calculated, and the difference τ ′ (n) −τ ′ (n
-1), an interpolation value Δτ n-1 is calculated, and the pulse width gradually changes by the interpolation value Δτ n-1 between the divided pulses τ '(n-1) and τ (n-1). N (N = 4) non-uniform width pulses τ ′, τ ′ + Δτ, τ ′ + 2 · Δτ, τ ′ +
3 · .DELTA..tau is divided into 'a, the transistors (Tra) ~ (Trc' period T 0 of the divided plurality of equal-width pulse or unequal width pulse) of ON time of the calculation period T 0 of the The dividing means (11) is configured to multiply the number of divisions (N) by one (T 0 / N). Further, according to the control flow of FIG. 7 and the control flow of FIG. 11, each transistor () is divided into a plurality of N (N = 4) equal-width pulses and unequal-width pulses divided by the dividing means (11). Tra) to (Trc ') are turned on to constitute a control means (12).

したがって、上記実施例においては、PWM制御パターン
の演算フロー(第6図)でPWM制御パターンの関係式
(4)に基いて各トランジスタ(Tra)〜(Trc′)のON
時間τが演算手段(10)により演算された後、この各ON
時間τが演算手段(10)により演算された後、この各ON
時間τが分割手段(11)で複数個N(4個)のパルス
τ′に分割されて、この分割パルスτ′がa,b,c各相の
スイッチング時間レジスタに格納される。
Therefore, in the above embodiment, each of the transistors (Tra) to (Trc ′) is turned on based on the relational expression (4) of the PWM control pattern in the PWM control pattern calculation flow (FIG. 6).
After the time τ is calculated by the calculation means (10), each of these ON
After the time τ is calculated by the calculation means (10), each of these ON
The time τ is divided by the dividing means (11) into a plurality of N (4) pulses τ ′, and the divided pulses τ ′ are stored in the switching time registers for the respective phases a, b, c.

そして、その後の周期T0では、第8図及び第12図に示す
如く、この期間T0で再び上記の如く各トランジスタ(Tr
a)〜(Trc′)のON時間τの演算と、その分割が行われ
ると共に、この今回の期間T0で、そのT0/N(=T0′)の
周期毎に、前記の期間T0で求められたa,b,c各相のスイ
ッチング時間レジスタ内の分割パルスτ′でもって対応
する各トランジスタ(Tra)〜(Trc′)が制御手段(1
2)によりON制御されるので、第18図に示す如き従来の
もの(ON時間を複数個のパルスに分割しないもの)に比
べて、高周波成分の周波数を高くでき、等価的にキャリ
ア周波数をON時間の分割数N(N=4)倍だけ増倍で
き、元々のキャリア周波数(5KHz)を高いキャリア周波
数(20KHz)にすることができる。尚、第8図及び第18
図には、各相の+側のトランジスタのON時間を演算する
場合について記してある。
Then, in the subsequent cycle T 0 , as shown in FIGS. 8 and 12, in each period T 0 , each transistor (Tr
a) to (Trc ′) ON time τ is calculated and divided, and at this time period T 0, at the period T 0 / N (= T 0 ′), the period T Each of the transistors (Tra) to (Trc ') corresponding to the divided pulse τ'in the switching time register of each phase of a, b, c obtained by 0 is controlled by the control means (1
Since the ON is controlled by 2), the frequency of the high frequency component can be increased compared to the conventional one as shown in Fig. 18 (where the ON time is not divided into multiple pulses), and the carrier frequency is turned ON equivalently. The time division number N (N = 4) can be multiplied, and the original carrier frequency (5 KHz) can be increased to a high carrier frequency (20 KHz). Incidentally, FIG. 8 and FIG.
The figure shows the case where the ON time of the + side transistor of each phase is calculated.

ここに、元々のキャリア周波数(5KHz)、つまりON時間
の演算周期T0(200μS)は、1チップマイコン(8)
でも十分にPWM制御パターンを演算し得るのに十分な期
間であるので、1チップマイコン(8)を使用しなが
ら、高いキャリア周波数(20KHz程度)でのPWM制御を可
能として、低価格でかつ回路構成を簡易にしつつ、MOSF
ET等の高速スイッチング素子の能力を生かして誘導電動
機(1)への三相交流波形を精密に波形制御することが
でき、電磁騒音の低減、モータ効率の上昇を図ることが
できる。
Here, the original carrier frequency (5 KHz), that is, the ON time calculation cycle T 0 (200 μS) is the 1-chip microcomputer (8)
However, since the period is long enough to calculate the PWM control pattern, it is possible to perform PWM control at a high carrier frequency (about 20 KHz) while using the 1-chip microcomputer (8), and at a low cost and circuit. MOSF while simplifying the configuration
The three-phase AC waveform to the induction motor (1) can be precisely controlled by taking advantage of the capability of high-speed switching elements such as ET, and electromagnetic noise can be reduced and motor efficiency can be increased.

また、従来と同程度のキャリア周波数(5KHz)で足りる
場合には、1チップマイコン(8)の演算時間を短縮で
き、PWM制御以外の処理能力の増強を図ることができ
る。
If a carrier frequency (5 KHz) similar to the conventional one is sufficient, the calculation time of the one-chip microcomputer (8) can be shortened and the processing capacity other than the PWM control can be enhanced.

しかも、分割手段(11)によるON時間の分割は、第14図
に示す如く、ON時間の変化率が大きい範囲では不等幅パ
ルスで行われて、分割パルスτ′が最初の周期T′
出力されると、次の周期T′ではこの分割パルスより
も補間値Δτだけ大きい分割パルスが出力されることが
制御周期T′で繰返されるので(第12図参照)、第17
図(イ)に示す等幅パルスで行う場合に比べて、第14図
に示す如く等価的なキャリア周波数に対応する制御周期
T′での出力電圧の平均値に対して、波形の再現性
を良好に確保できる。
Moreover, the division of ON time by the dividing means (11), as shown in FIG. 14, in the range of ON time rate of change is larger place in unequal width pulse, divide the pulse tau 'the first period T' 0 in the output, so the next cycle T 'be greater divided pulses in 0 than the divided pulse by interpolation value Δτ is output control period T' is repeated at 0 (see FIG. 12), 17
As compared with the case of an equal width pulses shown in FIG. (B), with respect to the average value of the output voltage at the control cycle T '0 corresponding to equivalent carrier frequency as shown in FIG. 14, the reproducibility of the waveform Can be secured satisfactorily.

また、ON時間の変化率が小さい範囲では、その変化が小
さい故に、等幅パルスで分割が行われても、上記出力電
圧の平均値に対する波形の再現性は、第17図(ロ)の
不等幅パルスで行う場合とほぼ同様に良好に確保するこ
とができると共に、このON時間の変化率が小さい範囲で
ON時間を等幅パルスで分割する分、補間値Δτの演算に
要する演算時間が不要になる。よって、波形の再現性を
良好に確保しながら、演算,処理時間を節約して、その
分、より高いキャリア周波数によるPWM制御を可能にで
きる効果を有する。
Further, in the range where the change rate of the ON time is small, the change is small. Therefore, even if division is performed with a constant width pulse, the reproducibility of the waveform with respect to the average value of the output voltage is not as shown in Fig. 17 (b). It can be secured almost as well as when using a constant-width pulse, and in the range where this ON time change rate is small.
Since the ON time is divided into equal-width pulses, the calculation time required to calculate the interpolation value Δτ becomes unnecessary. Therefore, while maintaining good waveform reproducibility, there is an effect that the calculation and processing time can be saved, and the PWM control with a higher carrier frequency can be performed correspondingly.

しかも、PWM制御パターンの演算は、電圧ベクトルの対
象性を利用して、角度ωtの全範囲0≦ωt≦2πで同
一に行うことができ、その後は第2表に基いて等幅パル
スに分割すべきON時間か、等幅パルスに分割すべきON時
間かを容易に把握できるので、マイコンに適した演算,
処理となると共に、より一層の演算,処理の簡略化が可
能である。
Moreover, the calculation of the PWM control pattern can be performed in the same manner in the entire range of the angle ωt of 0 ≦ ωt ≦ 2π by utilizing the symmetry of the voltage vector, and thereafter, it is divided into equal-width pulses based on Table 2. Since it is possible to easily understand whether the ON time should be divided or the ON time should be divided into equal-width pulses, the calculation suitable for the microcomputer,
In addition to processing, the calculation and processing can be further simplified.

また、第16図は変形例を示し、上記実施例では各トラン
ジスタ(Tra)〜(Trc′)の分割数Nを設定値(N=
4)に固定したのに代え、各トランジスタ(Tra)〜(T
rc′)のON時間の変化率に応じて適宜変化させたもので
ある。
Further, FIG. 16 shows a modification, in which the number of divisions N of each of the transistors (Tra) to (Trc ') is set to a set value (N =
Instead of fixing to 4), each transistor (Tra) ~ (T
It is changed appropriately according to the change rate of the ON time of rc ').

つまり、ON時間の変化率の大きい角度範囲では、期間T0
中の分割数Nを大きくN=8に設定し、ON時間の変化率
の小さい角度範囲では、期間T0中の分割数Nを通常のN
=4に設定している。従って、同図から判る如く、ON時
間の変化率の小さい角度範囲でのマイコン(8)の演
算,処理時間を短縮しながら、ON時間の変化率の大きい
角度範囲での波形の再現性をより一層向上できる。
That is, in the angle range where the change rate of the ON time is large, the period T 0
The number N of divisions in the middle is set to a large N = 8, and the number of divisions N in the period T 0 is set to the normal N in the angular range in which the change rate of the ON time is small.
= 4 is set. Therefore, as can be seen from the figure, while reducing the calculation and processing time of the microcomputer (8) in the angle range where the ON time change rate is small, the waveform reproducibility is improved in the angle range where the ON time change rate is large. It can be further improved.

尚、各相のスイッチング時間レジスタの内容をパルス幅
に変換する部分は、外付けのパルス幅変調IC等によるハ
ードウェアで処理してもよい。さらに、第9図及び第13
図の如き構成にしておけば、スイッチング素子の変更に
よりキャリア周波数が変わるときでも、分割手段(11)
及び制御手段(12)のみを変更すれば足りる。また、ス
イッチング時間レジスタをパルス幅制御部(ステップS
B2)のレジスタと共用すれば、第7図のステップSB1
処理は省略できる。
The portion for converting the content of the switching time register of each phase into a pulse width may be processed by hardware such as an external pulse width modulation IC. Furthermore, FIGS. 9 and 13
With the configuration shown in the figure, even when the carrier frequency changes due to the change of the switching element, the dividing means (11)
It is sufficient to change only the control means (12). In addition, the switching time register is connected to the pulse width control unit (step S
If shared with the register of B2 ), the processing of step S B1 in FIG. 7 can be omitted.

さらに、PWM制御パターンの演算フローでの演算周期T0
は、実際にPWM制御パターン(ON時間の分割を含む)を
演算するのに要する時間で一意的に決定されるが、第7
図及び第11図の制御フローのトランジスタのON制御の周
期T0′は、望まれるキャリア周波数に応じて決定され、
このために各トランジスタのON時間の分割数N(T0/
T0′)の値を適宜値に設定すればよい。
Furthermore, the calculation cycle T 0 in the calculation flow of the PWM control pattern
Is uniquely determined by the time required to actually calculate the PWM control pattern (including division of ON time).
The period T 0 ′ of ON control of the transistor in the control flow of FIG. 11 and FIG. 11 is determined according to the desired carrier frequency,
Therefore, the number of divisions of the ON time of each transistor N (T 0 /
The value of T 0 ′) may be set to an appropriate value.

また、上記実施例では、PWM制御パターンを、電圧ベク
トル制御による場合の関係式(4)に基いて求めたが、
三角波比較方式などの他のPWM制御方式による場合の関
係式に基いて求めてもよいのは勿論である。
Further, in the above embodiment, the PWM control pattern is obtained based on the relational expression (4) in the case of voltage vector control.
Of course, it may be obtained based on a relational expression in the case of another PWM control method such as a triangular wave comparison method.

(発明の効果) 以上説明したように、本発明のインバータのパルス幅変
調制御装置によれば、キャリア周波数に応じた演算周期
で繰返し演算されるスイッチング素子のON時間を、該ON
時間の変化率に応じて複数個の等幅パルス又は不等幅パ
ルスに分割し、この分割パルスでもって各スイッチング
素子をON制御したので、スイッチング素子のON時間の演
算に比較的長い時間を要する場合にも、キャリア周波数
を等価的に高くできて、例えば低価格で回路構成の簡易
な1チップマイコンを使用した場合にも三相交流波形を
精密に波形制御できて、電磁騒音の低減、モータ効率の
上昇を図ることができる。しかも、ON時間の変化率の大
きいときには不等幅パルスによる分割を行い、ON時間の
変化率の小さいときには等幅パルスによる分割を行え
ば、信号波の波形の再現性を良好に確保しながら、マイ
コンによるPWM制御パターンの演算,処理時間を効果的
に短縮でき、より高いキャリア周波数でのパルス幅変調
制御を可能にできる。
(Effects of the Invention) As described above, according to the pulse width modulation control device for the inverter of the present invention, the ON time of the switching element that is repeatedly calculated at the calculation cycle corresponding to the carrier frequency
It is divided into a plurality of equal-width pulses or non-uniform-width pulses according to the rate of change of time, and each switching element is ON controlled by this divided pulse, so it takes a relatively long time to calculate the ON time of the switching element. In this case, the carrier frequency can be equivalently increased. For example, even when a low-priced, simple-circuit 1-chip microcomputer is used, the three-phase AC waveform can be precisely controlled to reduce the electromagnetic noise and the motor. The efficiency can be increased. Moreover, when the ON time change rate is large, the division is performed by the non-uniform width pulse, and when the ON time change rate is small, the division is performed by the uniform width pulse, while ensuring good reproducibility of the waveform of the signal wave. The PWM control pattern calculation and processing time by the microcomputer can be effectively shortened, and pulse width modulation control at a higher carrier frequency can be achieved.

【図面の簡単な説明】[Brief description of drawings]

第1図ないし第16図は本発明の実施例を示し、第1図は
全体概略構成図、第2図は電気回路図、第3図は電圧形
インバータの各種状態を8種の電圧ベクトルで表示した
説明図、第4図は電圧ベクトルの時間積分の複素平面上
での軌跡を円軌跡に近付けるための電圧ベクトル制御の
説明図、第5図(イ)〜(ニ)は各々角度φの0≦φ≦
π/3の範囲内で取り得るPWM制御パターンの種類の説明
図、第6図及び第7図は各々1チップマイコンによる各
トランジスタの等幅パルスでのON/OFF制御を示すフロー
チャート図、第8図はキャリア周波数がトランジスタの
ON時間の等分割で等価的に高くなった説明図、第9図は
等幅パルスに分割する場合の作動説明図、第10図及び第
11図は各トランジスタの不等幅パルスでのON/OFF制御を
示すフローチャート図、第12図は不等幅パルスに分割す
る場合の各分割パルスの補間の様子の説明図、第13図は
不等幅パルスに分割する場合の作動説明図、第14図は等
幅パルスでの分割と不等幅での分割とを選択する信号波
の角度範囲を示す説明図、第15図はトランジスタのON時
間の変化率に応じて適宜等幅パルスと不等幅パルスとに
分割する場合のマイコンのブロック構成図、第16図はト
ランジスタのON時間の変化に応じてON時間の分割数を変
化させる場合の説明図である。また、第17図(イ)及び
(ロ)は各々等幅パルスに分割する場合と不等幅パルス
に分割する場合との波形の再現性の様子を示す説明図で
ある。さらに、第18図は従来例を示す説明図である。 (2)……三相巻線、(3)……電圧形インバータ、
(4)……ブリッジ回路、(Tra)〜(Trc′)……トラ
ンジスタ、(8)……1チップマイコン、(10)……演
算手段、(11)……分割手段、(12)……制御手段。
1 to 16 show an embodiment of the present invention, FIG. 1 is an overall schematic configuration diagram, FIG. 2 is an electric circuit diagram, and FIG. 3 shows various states of a voltage source inverter by eight kinds of voltage vectors. The displayed explanatory diagram, FIG. 4 is an explanatory diagram of the voltage vector control for making the locus on the complex plane of the time integration of the voltage vector close to the circular locus, and FIGS. 0 ≦ φ ≦
FIGS. 6 and 7 are explanatory views of types of PWM control patterns that can be taken within the range of π / 3, and FIGS. 6 and 7 are flow charts showing ON / OFF control with a constant-width pulse of each transistor by a one-chip microcomputer, respectively. The figure shows the carrier frequency of the transistor
Fig. 9 is an explanatory diagram equivalently increased due to the equal division of ON time. Fig. 9 is an explanatory diagram of the operation when dividing into ON-width pulses, Fig. 10 and Fig.
Fig. 11 is a flow chart showing ON / OFF control of non-uniform width pulses of each transistor, Fig. 12 is an explanatory diagram of interpolation of each divided pulse when dividing into non-uniform pulses, and Fig. 13 is not FIG. 14 is an explanatory diagram showing the operation in the case of dividing into equal-width pulses, FIG. 14 is an explanatory view showing an angular range of a signal wave for selecting division with equal-width pulses and division with unequal widths, and FIG. Fig. 16 is a block diagram of the microcomputer in the case of dividing into equal width pulse and non-uniform width pulse as appropriate according to the rate of change of time, Fig. 16 shows the case where the number of ON time divisions is changed according to the change of transistor ON time. FIG. In addition, FIGS. 17A and 17B are explanatory diagrams showing the reproducibility of the waveform when divided into equal-width pulses and when divided into non-uniform-width pulses, respectively. Further, FIG. 18 is an explanatory view showing a conventional example. (2) …… Three-phase winding, (3) …… Voltage type inverter,
(4) …… Bridge circuit, (Tra) to (Trc ′) …… Transistor, (8) …… One-chip microcomputer, (10) …… Computing means, (11) …… Division means, (12) …… Control means.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】三相巻線(2)に接続され、複数個のスイ
ッチング素子(Tra)〜(Trc′)を有するブリッジ回路
(4)を備え、該ブリッジ回路(4)の各スイッチング
素子(Tra)〜(Trc′)のON/OFF動作により直流をパル
ス幅変調して上記三相巻線(2)に三相交流電圧を印加
するようにしたインバータのパルス幅変調制御装置であ
って、キャリア周波数に応じた演算周期で上記各スイッ
チング素子(Tra)〜(Trc′)のON時間を演算する演算
手段(10)と、該演算手段(10)で演算された各スイッ
チング素子(Tra)〜(Trc′)のON時間を、該ON時間の
変化率に応じて、該ON時間と同時間の合計パルス幅を有
する複数個の等幅パルス又は、上記演算手段(10)によ
り演算されたスイッチング素子(Tra)〜(Trc′)の前
回のON時間と今回のON時間とに基いてパルス幅が漸次変
化する複数個の不等幅パルスの何れか一方に分割し、そ
の分割された複数個の等幅パルス又は不等幅パルスの周
期を、上記スイッチング素子(Tra)〜(Trc′)のON時
間の演算周期の上記分割数分の1倍とする分割手段(1
1)と、該分割手段(11)で分割された複数個のパルス
で上記各スイッチング素子(Tra)〜(Trc′)をON制御
する制御手段(12)とを備えたことを特徴とするインバ
ータのパルス幅変調制御装置。
1. A bridge circuit (4) which is connected to a three-phase winding (2) and has a plurality of switching elements (Tra) to (Trc '), and each switching element () of the bridge circuit (4). Tra) to (Trc ′) ON / OFF operation for pulse width modulation of DC to apply a three-phase AC voltage to the three-phase winding (2). A calculating means (10) for calculating the ON time of each of the switching elements (Tra) to (Trc ') at an operation cycle corresponding to the carrier frequency, and each switching element (Tra) calculated by the calculating means (10) The ON time of (Trc ') is changed according to the rate of change of the ON time by a plurality of constant-width pulses having a total pulse width simultaneously with the ON time or switching calculated by the calculating means (10). Based on the previous ON time of elements (Tra) to (Trc ′) and this time The pulse width is divided into one of a plurality of non-uniform width pulses whose pulse width is gradually changed, and the periods of the plurality of divided uniform-width pulses or non-uniform-width pulses are divided into the switching elements (Tra) to (Trc '). ) ON time calculation cycle divided by the above division number (1)
1) and a control means (12) for ON-controlling each of the switching elements (Tra) to (Trc ') with a plurality of pulses divided by the division means (11). Pulse width modulation controller.
【請求項2】分割手段(11)は、各スイッチング素子
(Tra)〜(Trc′)のON時間の変化率が大きいとき不等
幅パルスに分割し、ON時間の変化率が小さいとき等幅パ
ルスに分割するものである請求項(1)記載のインバー
タのパルス幅変調制御装置。
2. The dividing means (11) divides the switching elements (Tra) to (Trc ') into unequal width pulses when the rate of change of the ON time is large, and equal width when the rate of change of the ON time is small. The pulse width modulation control device for an inverter according to claim 1, wherein the pulse width modulation control device divides into pulses.
JP63132459A 1988-04-18 1988-05-30 Inverter pulse width modulation controller Expired - Fee Related JPH0744843B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63132459A JPH0744843B2 (en) 1988-05-30 1988-05-30 Inverter pulse width modulation controller
AU33084/89A AU621868B2 (en) 1988-04-18 1989-04-17 Pulse width modulation control unit of inverter
DE68916684T DE68916684T2 (en) 1988-04-18 1989-04-18 Pulse width modulation control unit for inverters.
ES89303871T ES2056213T3 (en) 1988-04-18 1989-04-18 CONTROL UNIT FOR IMPULSE WIDTH MODULATION OF AN INVERTER.
EP89303871A EP0338798B1 (en) 1988-04-18 1989-04-18 Pulse width modulation control unit of inverter
US07/340,023 US4989128A (en) 1988-04-18 1989-04-18 Pulse width modulation control unit of inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63132459A JPH0744843B2 (en) 1988-05-30 1988-05-30 Inverter pulse width modulation controller

Publications (2)

Publication Number Publication Date
JPH01303063A JPH01303063A (en) 1989-12-06
JPH0744843B2 true JPH0744843B2 (en) 1995-05-15

Family

ID=15081857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63132459A Expired - Fee Related JPH0744843B2 (en) 1988-04-18 1988-05-30 Inverter pulse width modulation controller

Country Status (1)

Country Link
JP (1) JPH0744843B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005034327A1 (en) * 2003-09-30 2006-12-14 三菱電機株式会社 Inverter device
KR100787693B1 (en) * 2006-03-29 2007-12-21 미쓰비시덴키 가부시키가이샤 Inverter apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488216A (en) * 1983-04-29 1984-12-11 Westinghouse Electric Corp. Unrestricted frequency changer system and adjustable frequency AC motor drive using such a system

Also Published As

Publication number Publication date
JPH01303063A (en) 1989-12-06

Similar Documents

Publication Publication Date Title
US4641075A (en) Method of and apparatus for controlling current of inverter
US20060114623A1 (en) Switching type power source device and magnetio resonance imaging device using the same
JPH11103586A (en) Apparatus and method for increasing minuteness upon conversion of digital data into full-bridge output stage driving pwm signal
US6459601B1 (en) Control circuit of power converter
US4989128A (en) Pulse width modulation control unit of inverter
JPH03207273A (en) Controller for modulating pulse width of inverter
JPH0783615B2 (en) Three-phase converter
JPH0744843B2 (en) Inverter pulse width modulation controller
JP2705093B2 (en) Inverter pulse width modulation controller
JPH07114548B2 (en) Inverter pulse width modulation controller
JP2569724B2 (en) Inverter pulse width modulation controller
JPH077959A (en) Controlling method for pwm inverter
JPS62123979A (en) Brushless dc motor
JPH0832183B2 (en) Inverter pulse width modulation controller
JP2522076B2 (en) Inverter pulse width modulation controller
JP3043929B2 (en) Resonant inverter device
JP3289281B2 (en) Inverter pulse width modulation control method and device
JP3227824B2 (en) Output voltage control method of voltage source inverter
JP2761721B2 (en) Inverter device current detection circuit
JPH09289787A (en) Pwm controller for making effective value of harmonic current minimum
JP2697201B2 (en) Simple calculation method of three-phase sine wave PWM in inverter
JPS6337594B2 (en)
JPH02188189A (en) Inverter for pulse width modulation type single-phase motor
JPS6277896A (en) Pulse width modulation system of bridge-type three phase sine wave inverter
JP2022097219A (en) Three-phase inverter 3-pulse PWM control method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees