JPH01302733A - 電気回路装置 - Google Patents

電気回路装置

Info

Publication number
JPH01302733A
JPH01302733A JP63133135A JP13313588A JPH01302733A JP H01302733 A JPH01302733 A JP H01302733A JP 63133135 A JP63133135 A JP 63133135A JP 13313588 A JP13313588 A JP 13313588A JP H01302733 A JPH01302733 A JP H01302733A
Authority
JP
Japan
Prior art keywords
connection
circuit board
semiconductor element
electric circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63133135A
Other languages
English (en)
Inventor
Hiroshi Kondo
浩史 近藤
Yoshimi Terayama
寺山　芳実
Takashi Sakaki
隆 榊
Shunichi Haga
羽賀　俊一
Tetsuo Yoshizawa
吉沢　徹夫
Yasuteru Ichida
市田　安照
Masaki Konishi
小西　正暉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63133135A priority Critical patent/JPH01302733A/ja
Publication of JPH01302733A publication Critical patent/JPH01302733A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電気回路装置に関する。
［従来技術］ 従来、電気回路部品同士を電気的に接続して構成される
電気回路部材を封止した電気回路装置に関する技術とし
ては以下に述べる技術が知られている。
■ワイヤボンディング方法 第１４図及び第１５図はワイヤボンディング方法によっ
て接続され、封止された半導体装置の代表例を示してお
り、以下、第１４図及び第１５図に基づきワイヤボンデ
ィング方法を説明する。
この方法は、Ａｇペースト３等を用いて半導体素子４を
素子搭載部２に固定支持し、次いで、半導体素子４の接
続部５と、リードフレーム１の所望の接続部６とを金等
の極細金属線７を用いて電気的に接続する方法である。
接続後にトランスファーモールド法等の方法でエポキシ
樹脂等、熱硬化性樹脂である樹脂８を用いて半導体素子
４とリードフレーム１を封止し、その後、樹脂封止部品
から外に伸びたリードフレーム１の不要部分を切断し、
所望の形に曲げ半導体９を作る。
■Ｔ　Ａ　Ｂ　（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏ
ｎｄｉｎｇ　）法（例えば、特開昭５９−１３９６３６
号公報）第１６図はＴＡＢ法により接続され封止された
半導体装置の代表例を示す。
この方法は、テープキャリア方式による自動ボンディン
グ法である。この方法を第１６図に基づいて説明する。
キャリアフィルム基板１６と半導体素子４とを位置決め
した後、キャリアフィルム基板１６のインナーリード部
１７と半導体素子４の接続部５とを熱圧着することによ
り接続する方法である。接続後にエポキシ樹脂等、熱硬
化性樹脂である樹脂２０あるいは樹脂２１で封止し、半
導体装置９とする。
■ＣＣＢ　（Ｃｏｎｔｒｏｌｌｅｄ　Ｃｏ１１ａｐｓｅ
　Ｂｏｎｄｉｎｇ）法（例えば、特公昭４２−２０９６
号公報、特開昭６０−５７９４４号公報） 第１７図はＣＣＢ法によって接続され封止された半導体
装置の代表例を示す。この方法を第１７図に基づき説明
する。なお、本方法はフリップチップボンディング法と
も言われている。
半導体素子４の接続部５に予め半田バンブ３１を設け、
半田バンブ３１が設けられた半導体素子４を回路基板３
２上に位置決めして搭載する。その後、半田を加熱溶解
することにより回路基板３２と半導体素子４とを接続さ
せ、フラックス洗浄後封止して半導体装置９を作る。
■第１８図および第１９図に示す方法 第１の半導体素子４の接続部５以外の部分にポリイミド
等よりなる絶縁膜７１を形成せしめ、接続部５にはＡｕ
等よりなる金属材７０を設け、次いで、金属材７０およ
び絶縁膜７１の露出面７３．７２を平らにする。一方、
第２の半導体素子４′の接続部５°以外の部分にポリイ
ミド等よりなる絶縁１１ｉ７１’を形成し、接続部５゛
にはＡｕ等よりなる金属材７０°を設け、次いで、金属
材７０′および絶縁膜７１°の露出面７３°。
７２°を平坦にする。
その後、第１９図に示すように第１の半導体素子４と第
２の半導体素子４′とを位置決めし、位置決め後熱圧着
することにより、第１の半導体素子４の接続部５と第２
の半導体素子４°の接続部５°を、金属材７０．７０°
を介して接続する。
■第２０図に示す方法 第１の回路基板７５と第２の回路基板７５°の間に、絶
縁物質フッ中に導電粒子７９を分散させた異方性導電膜
７８を介在させ、第１の回路基板７５と第２の回路基板
７５°を位置決めした後、加圧、もしくは加圧・加熱し
、第１の回路基板７５の接続部７６と第２の回路基板７
５°の接続部７６°を接続する方法である。
■第２１図に示す方法 第１の回路基板７５と第２の回路基板７５°の間に、Ｆ
ｅ、Ｃｕ等よりなる金属線８２が一定方向に向けて配さ
れいる絶縁物質８１からなるエラスチックコネクター８
３を介在させ、第１の回路基板７５と第２の回路基板７
５°を位置決めした後加圧し、第１の回路基板７５の接
続部７６と第２の回路基板７５′の接続部７６°を接続
する方法である。
［発明が解決しようとする課Ｎ］ しかしながら、前記した従来のボンディング法には以下
のような問題点がある。
■ワイヤボンディング法 ■半導体素子４の接続部５を半導体素子４の内部にくる
ように設計すると、極細金属線７は、その線径が極めて
小さいために、半導体素子４の外周縁部１０あるいはリ
ードフレーム１の素子搭載部２の外周縁部１１に接触し
易くなる。極細金属線７がこれら外周縁部１０あるいは
１１に接触すると短絡する。さらに、極細金属線７の長
さを長くせざるを得す、長さを長くすると、トランスフ
ァーモールド成形時に極細金属線７が変形しやすくなる
。
従って、半導体素子４の接続部５は半導体素子４上の周
辺に配置する必要が生じ、回路設計上の制限を受けざる
を得なくなる。
■半導体素子４とリードフレーム１とを極細金属線７で
接続するため、接続に必要な水平方向の広がりを必要と
し、これを小さくしようとすると上記■で述べた短絡が
生じる。よフて、ワイヤボンディング法では、接続に必
要な水平方向の大きさを小さくすることはできず、高密
度実装には不適である。
■ワイヤボンディング法においては、隣接する極細金属
線７同士の接触等を避けるためには半導体素子４上の接
続部５のピッチ寸法（隣接する接続部の中心間の距＊＞
とじである程度の間隔をとらざるを得ない。従って、半
導体素子４の大きさが決まれば必然的に接続部５の最大
数が決まる。
しかるに、ワイヤボンディング法では、このピッチ寸法
が通常０．２ｍｍ程度と大きいので、接続部５の数は少
なくせざるを得なくなる。
■ワイヤボンディング作業に時間がかかる。特に、接続
点数が多くなるとボンディング時間が長くなり生産効率
が悪くなる。
■何らかの要因でトランスファーモールド条件範囲を越
すと、極細金属線７が変形したり最悪の場合には切断し
たりする。
また、半導体素子４上の接続部５においては、極細金属
線７と合金化されないＡ２が露出しているためＡＪ２腐
食が生じ易くなり、信頼性の低下が生じる。
■ＴＡＢ法 ■半導体素子４の接続部５を半導体素子４の内側にくる
ように設計すると、キャリアフィルム基板１６のインナ
ーリード部１７の長さ１が長くなるため、インナーリー
ド部１７が変形し易くなり、インナーリード部を所望の
接続部５に接続できなかったり、インナーリード部１７
が半導体素子４の接続部５以外の部分に接触したりする
。これを避けるためには半導体素子４の接続部５を半導
体素子４上の周辺に持ってくる必要が生じ、設計上の制
限を受ける。
■ＴＡＢ法においても、半導体素子４上の接続部のピッ
チ寸法は０．０９〜０．１５ｍｍ程度にとる必要があり
、従って、ワイヤボンディング法の問題点＠で述べたと
同様に、接続部数を増加させることは難しくなる。
■ＴＡＢ法も接続の方向としては、ワイヤボンディング
法と同様に、水平方向への接続であるため、水平方向の
大きさを小さくすることは困難であり、高密度実装には
不適である。
■キャリアフィルム基板１６のインナーリード部１７が
半導体素子４の接続部５以外の部分に接触しないように
するには、そのためのインナーリード部１７の接続形状
が要求されるためコスト高となる。
■半導体素子４の接続部５とインナーリード部１７とを
接続するためには、半導体素子４の接続部５又はインナ
ーリード部１７の接続部に金バンブを付けなければなら
ず、コスト高になる。
■半導体素子４の熱膨張係数が、樹脂２０乃至樹脂２１
の熱膨張係数と異なるため、半導体装置９に熱が加わっ
た場合、熱応力が発生し、半導体素子４の特性劣化を生
じる。さらには、半導体素子４、又は樹脂２０あるいは
樹脂２１に割れ力く生じ、装置の信頼性が低下する。こ
のような現象は半導体素子４の大きさが大きい場合顕著
となる。
■ＣＣＢ法 ■半導体素子４の接続部５に半田バンブ３１を形成させ
なければならないためコスト高になる。
■バンブの半田量が多いと隣接する半田バンブ間にブリ
ッジ（隣接する半田バンブ同士が接触する現象）が生じ
、逆にバンブの半田量が少ないと半導体素子４の接続部
５と回路基板３２の接続部３３が接続しなくなり電気的
導通がとれなくなる。すなわち、接続の信頼性が低（な
る。
さらに、半田量、接続の半田形状が接続の信頼性に影響
する（”Ｇｅｏｍｅｔｒｉｃ　Ｏｐｔｉｍｉｘａｔｉｏ
ｎ　ｏｆＣｏｎｔｒｏｌｌｅｄ　Ｃｏ１１ａｐｓｅ　Ｉ
ｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ”。
Ｌ、　Ｓ、　Ｇｏｌｄｍａｎ、　ＩＢＭ　Ｊ、　ＲＥＳ
、　ＤＥＶＥＬＯＰ、　１９６９゜ＭＡＹ、　ｐｐ、２
５１−２６５．”Ｒｅ１ｉａｂｌｌｉｔｙ　ｏｆ　Ｃｏ
ｎｔｒｏｌｌｅｄＣｏｌｌａｐｓｅ　Ｉｎｔｅｒ−ｃｏ
ｎｎｅｃｔｌｏｎｓ”、　Ｋ、’Ｃ，Ｎｏｒｒｌｓ。
Ａ、Ｈ，Ｌａｎｄｚｂｅｒｇ、ＩＢＭ　　Ｊ、ＲＥＳ、
ＤＥＶＥＬＯＰ。
１９６９、　ＭＡＹ、　ｐｐ２６６−２７１．ろう接技
術研究会技術資料、Ｎｏ、０１７−’８４、ろう接技術
研究会発行）という問題がある。
このように、半田バンブの量の多少が接続の信頼性に影
響するため半田バンブ３１の量のコントロールが必要と
されている。
■半田バンブ３１が半導体素子４の内側に存在すると接
続が良好に行われたか否かの目視検査が難しくなる。
■半導体素子の放熱性が悪い（参考資料；Ｅｌｅｃｔｒ
ｏｎｉｃ　Ｐａｃｋａｇｉｎｇ　Ｔｅｃｈｎｏｌｏｇｙ
　１９８７．１゜（Ｖｏｌ、３．　Ｎｏ、１）　Ｐ、６
６〜７１．　ＮＩＫＫＥＩ　ＭＩＣＲＯＤＥＶＩＣＥＳ
１９８６．５月、　Ｐ、９７〜１０８）ため、放熱特性
を良好たらしめるために多大な工夫が必要とされる。
■半導体素子４の接続部と回路基板３２の接続部を合わ
せて接続する５ｕｒｆａｃｅ　Ｄｏｕｗ　Ｍｏｕｎｔ方
式であるため位置合わせが困難であり、製造装置は大が
かりとなる。また、マウント後リフローし接続するので
あるが、搬送中に位置ずれを生じたりする。
■第１８図および第１９図に示す技術 ■絶縁膜７１の露出面７２、金属材７０の露出面７３あ
るいは絶縁膜７１°の露出面７２′と金属材７０°の露
出面７３°とを平らにしなければならず、そのための工
程が増し、コスト高になる。
■絶縁ＷＡ７１の露出面７２と金属材７０の露出面７３
あるいは絶縁膜７１゛の露出面７２°と金属材７０’の
露出面７３゛に凹凸があると金属材７０と金属材７０゛
　とが接続しなくなり、信頼性が低下する。
■この方式においても、　５ｕｒｆａｃｅ　Ｄｏｗｎ　
Ｍｏｕｎｔ方式であるので、ＣＣＢ法の問題点■でのべ
たと同様に、位置合わせが困難であり、製造装置が大が
かなりなものとなる。
■第２０図に示す技術 ■位置決め後、接続部７６と接続部７６°とを加圧して
接続する際に、圧力が一定にはかかりにくいため接続状
態にバラツキが生じ、その結果、接続部における接触抵
抗値のバラツキが大きくなる。そのため、接続の信頼性
が乏しくなる。また、多量の電流を流すと、発熱等の現
象が生じるので、多量の電流を流したい場合には不向き
である。
■圧力が一定にかけられたとしても、異方性導電膜７８
の導電粒子７９の配列により抵抗値のバラツキが大きく
なる。そのため、接続の信頼性に乏しくなる。また、多
量の電流を流したい場合には不向きである。
■隣接する接続部のピッチ（接続部に隣接する接続部中
心間の距１！ｌ）を狭くすると、隣接する接続部の間の
抵抗値が小さくなることから高密度な接続には不向きで
ある。
■回路基板７５，７５°の接続部７６．７６゜の出っ張
り量り、のバラツキにより抵抗値が変化するため、ｈ、
バラツキ量を正確に押さえることが必要である。
■さらに、異方性導電膜を、半導体素子と回路基板の接
続、又は第１の半導体素子と第２の半導体素子との接続
に使用した場合、上記■〜■の欠点の他、半導体素子の
接続部にバンブを設けなければならなくなり、コスト高
になる。
■第２１図に示す技術 ■加圧が必要であり、加圧治具が必要となる。
■エラスチックコネクタ８３の金属線８２と第１の回路
基板７５の接続部７６、又は第２の回路基板７５゛の接
続部７６゛　との接触抵抗は加圧力および表面状態によ
り変化するため、接続の信頼性に乏しい。
■エラスチックコネクタ８３の金属線８２は剛体である
ため、加圧力が大であるとエラスチックコネクタ８３、
第１の回路基板７５、第２の回路基板７５′の表面が破
損する可能性が大きい。また、加圧力が小であると、接
続の信頼性が乏しくなる。
■さらに、回路基板７５，７５°の接続部７６．７６°
の出っ張り量ｈ２又はエラスチックコネクタ８３の金属
線８２のの出っ張り量ｈ３とそのバラツキが抵抗値変化
および破損に影響を及ぼすので、バラツキを少なくする
工夫が必要とされる。
■さらに、エラスチックコネクターを半導体素子と回路
基板の接続又は第１の半導体素子と第２の半導体素子と
の接続に使用した場合、■〜■と同様な欠点を生ずる。
（以下余白） ［課題を解決するための手段］ 本発明の第１の要旨は、少なくとも１以上の接続部を有
し、該接続部あるいは該接続部以外の部分において、電
気回路部品の少なくとも１以上の電気的接続部の存在す
る面以外の少なくとも１以上の面を接続及び／又は保持
する回路が形成されている電気回路保持部材と； 少なくとも１以上の接続部を有し、該回路が形成されて
いる電気回路保持部材に接続及び／又は保持されている
少なくとも１以上の電気回路部品と； 少なくとも１以上の接続部を有し、該接続部において、
該回路が形成されている電気回路保持部材に接続及び／
又は保持されている該電気回路部品の該接続部が接続さ
れている少なくとも１以上の他の電気回路部品と； を少なくとも有していることを特徴とする電気回路装置
にある。
本発明の第２の要旨は、上記第１の要旨において、該電
気回路部品と該他の電気回路部品との該接続は、金属化
及び／又は合金化することによりなされていることを特
徴とする電気回路装置にある。
以下に本発明の構成要件を個別的に説明する。
（電気回路部品） 本発明における電気回路部品としては、例えば、トラン
ジスタ、ＩＣ等の半導体素子や、樹脂回路基板、セラミ
ック基板、金属基板、シリコン基板等の回路基板（以下
単に回路基板ということがある）や、リードフレーム等
が挙げられる。
なお、回路が形成されている電気回路保持部材に接続及
び／又は保持される電気回路部品は、電気回路保持部材
の１つの面に１つだけ存在してもよいし、複数個存在し
てもよい。また、接続及び／又は保持される電気回路部
品の大きさ、形状、種類は任意でかまわないが、接続及
び／又は保持される数が多ければ多いほど、また種類が
多種であれば多種であるほど、本発明の効果は顕著とな
る。
また、電気回路保持部材と電気回路部品とが接続されて
いても、電気回路保持部材において電気回路部品を電気
回路として接続するか、孤立させるかは任意である。
電気回路部品として接続部を有する部品が本発明の対象
となる。接続部の数は問わないが、接続部の数が多けれ
ば多いほど本発明の効果が顕著となる。
また、接続部の存在位置も問わないが、電気回路部品の
内部に存在するほど本発明の効果は顕著となる。
なお、接続部は電気的導電材料である。
（電気回路保持部材） 本発明の電気回路保持部材には電気回路が形成されてい
る。
電気回路保持部材の材質としては金属、合金、有機、無
機材料のいずれであってもよい。さらに電気回路保持部
材の形状、大きさは、保持される電気回路部品と他の電
気回路部品との接続が均一に、かつ安定して行うことが
可能であれば任意でかまわない。
また、電気回路保持部材に保持される電気回路部品の大
きさ、数、種類は任意であってかまわないが、数が多け
れば多いほど、また種類が多ければ多いほど、本発明の
効果は顕著である。
上記金属又は合金としては、例えば、Ａｇ。
Ｃｕ、Ａｕ、ＡＪ！、Ｂｅ、Ｃａ、Ｍｇ、Ｍｏ。
Ｆｅ、Ｎｉ、Ｃｏ、Ｍｎ、Ｗ、Ｔｉ、Ｐｔ。
Ｃｒ、Ｐｄ、Ｎｂ、Ｔａ、Ｖ、Ｙ等の金属又は合金が挙
げられる。
無機材料としては、例えば、Ｓｔ、Ｇｅ。
ＧａＡｓ、ａ−Ｓｉ等の半導体や、Ｂ２０３　。
Ａｕ２０３　、Ｎａ２０．に２０．Ｃａｂ。
ＺｎＯ，Ｂａｄ、ＰｂＯ，５ｂ２０３゜ＡＳ２０３．Ｌ
ａ２０３　、ＺｒＯ２、Ｂａｄ。
Ｐ２０！ｌ　、Ｔｉｅ□、ＭｇＯ，ＳｉＣ，Ｂｅｄ。
ＢＰ、ＢＮ、ＡＩＬＮ、Ｂ、Ｃ，ＴａＣ，Ｔｉ　Ｂ２゜
ＣｒＢ２．ＴｉＮ、Ｓｉ、Ｎ４．Ｔａ２０．。
ｃＢＮ、Ｓｉｎ、等のセラミック、ダイヤモンド、ガラ
ス、合成石英、カーボン、ボロンその他の無機材料が挙
げられる。
また、有機材料としては、例えば絶縁性の樹脂を用いれ
ばよく、樹脂としては、熱硬化性樹脂、紫外線硬化樹脂
、熱可塑性樹脂等のいかなるものでもよい。例えば、ポ
リイミド樹脂、ポリフェニレンサルファイド樹脂、ポリ
エーテルサルフオン樹脂、ポリエーテルイミド樹脂、ポ
リスチレン樹脂、フッ素樹脂、ポリカーボネート樹脂、
ポリジフェニールエーテル樹脂、ポリベンジルイミダゾ
ール樹脂、ポリアミドイミド樹脂、ポリプロピレン樹脂
、ポリ塩化ビニル樹脂、ポリスチレン樹脂、メタクリル
酸メチル樹脂、ポリフェニレンオキサイド樹脂、フェノ
ール樹脂、メラニン樹脂、エポキシ樹脂、尿素樹脂、メ
タクリル樹脂、塩化ビニリデン樹脂、アルキッド樹脂、
シリコーン樹脂、その他の樹脂を使用することができる
。
さらに、電気回路保持部材としては、それぞれ異なる機
能を有した部材を組み合わせ、複合化することも可能で
ある。例えば、保持板と放熱フィン等の組み合わせを行
うことにより、保持する電気回路部品に合わせた機能を
持った電気回路保持部材が得られる。
（接続） 電気回路部品の接続部と他の電気回路部品の接続部との
接続方法としては下記の構成が考えられる。
■金属化及び／又は合金化による接続。
■電気的導電材料が混入した樹脂の硬化反応による接続
。
■抑圧による接続。
■各々の電気回路部品の接続部を構成している同一素材
からなる表面を平滑化、清浄化又は活性化した後に、各
々の接続部を合わせることにより、各々の電気的導電部
材の原子間力（ファンデルワールス力）による接続。
■導電性有機材料からなる接続体による接続。
■その他の方法による接続。
次に、上記の接続のうち■の金属化及び／又は合金化に
よる接続について述べる。
接続しようとする接続部同士が同種の純金属よりなる場
合には、金属化により形成される接続体は接続部と同種
の結晶構造となる６なお、金属化の方法としては、例え
ば、対応する接続部同士を接触させた後、適宜の温度に
加熱すればよい。
加熱により接触部近傍において原子の拡散等が生じ、拡
散部が金属化状態となり接続体が形成される。
接続しようとする２つの接続部がそれぞれ異種の純金属
よりなる場合には、形成される接続体は両金属の合金よ
りなる。合金化の方法としては、例えば、対応する接続
部同士を接触させた後、適宜の温度に加熱すればよい。
加熱により接触部近傍において原子の拡散等が１生じ、
接触部近傍に固溶体あるいは金属間化合物よりなる層が
形成されこの層が接続体となる。
なお、対応する２つの接続部の一方にＡｕを使用し、他
方にＡＬＬを使用した場合には、２００〜３５０℃の加
熱温度が好ましい。
接続しようとする２つの接続部の一方が純金属よりなり
他方が合金よりなる場合、あるいは両者が同種あるいは
異種の合金よりなる場合には、接続体は合金よりなる。
なお、それぞれの接続部は、両者の接触部において、金
属あるいは合金であればよく、その他の部分は、例えば
、金属にガラス等の無機材料、もしくは金属に樹脂等の
有機材料が配合された状態であってもよい。
なお、接続強度を高めるためには、接続される部分の表
面粗度を小さくすることが好ましい（特に０．３μｍ以
下が好ましい）。また、接続される部分の表面に合金化
しやすい金属あるいは合金よりなるめっき層を設けてお
いてもよい。
（保持） 電気回路保持部材と電気回路部品の少なくとも１以上の
電気的接続部の存在する面以外の少なくとも１以上の面
の保持としては下記の■〜■の方法が考えられるが、少
なくとも一部分がそれらのうもの少なくとも１つの方法
で保持されていればよい。
■有機材料の硬化反応により保持する。有機材料として
樹脂を用いる場合には樹脂の種類は問わない。例えば、
熱硬化性樹脂、紫外線硬化性樹脂のいずれでもよい。
■接着材により保持する。接着材の種類は問わない。例
えば、アクリル系接着材、エポキシ系接着材のいずれで
もよい。
■前述の金属化及び／又は合金化することにより保持す
る。
■保持される部分を同一材料から形成し、その表面を平
坦化及び清浄化し、真空中で貼り合わせ、接触部の構成
原子の原子間力（ファンデルワールス力）により保持す
る。
■上記■〜■の方法以外で保持する。例えば、機成的に
はめ込み等の方法で保持する。
［作用］ 本発明では、上記した電気回路保持部材に電気回路部品
の少なくとも１以上の接続部の存在する面以外の面で、
電気回路部品を接続及び／又は保持させた後に、他の電
気回路部品と接続するために、複雑な５ｕｒｆａｃｅ　
Ｄｏｗｎ　Ｍｏｕｎｔの位置決めを個々の電気回路部品
に対して行う必要がなくなり、電気回路保持部材と他の
電気回路部品との位置決めを行うだけで、多数の電気回
路部品の接続部の位置決めが行え、生産性は大幅に向上
する。
また、電気回路保持部材に電気回路部品を接続及び／又
は保持した後に、他の電気回路部品と一括して位置決め
及び接続をするため、電気回路部品として多種多様のも
のが使用でき、また、それらは−括処理で接続されるた
め、多種多様の電気回路装置が同一工程で生産可能とな
る。
さらに、電気回路保持部材に電気回路部品が接続／又は
保持されているため、電気回路装置の作製工程中及び作
製後において、治具等を使用して電気回路部品を保持す
る必要がなく、電気回路装置の作製中及び作製後の管理
が容易である。
さらに、電気回路保持部材に接続及び／又は保持される
電気回路部品を機能別に分けることにより、電気回路部
品を接続及び／又は保持している電気回路保持部材毎に
機能ブロック化することが可能となり、これを用いるこ
とにより、多種多様の電気回路装置を同一工程で生産可
能となる。
なお、本発明において、電気回路保持部材に熱伝導性の
よい材料を用いた場合、電気回路部品から発生する熱が
より早く外界へ逃げ、熱放散性の良い電気回路装置が得
られる。また、電気回路保持部材が電気回路部品の熱膨
張係数に近い材料を用いた場合、熱膨張係数が電気回路
部品の熱膨張係数に近づき、熱が加わった場合に生ずる
ことのある電気回路部品の割れ、あるいは電気回路部品
の特性変化という、電気回路装置の信頼性を損なう現象
を防止でき、信頼性の高い電気回路装置が得られる。
また、本発明では、電気回路部品の両側が、電気回路保
持部材及び他の電気回路部品で接続あるいは保持されて
いるため、電気回路保持部材及び他の電気回路部品の接
続あるいは保持している面の他面に、同様の方法で、電
気回路部品を接続することが可能であり、３次元高密度
電気回路装置を得ることができる。
本発明において、接続を金属化及び／又は合金化により
行うと、次の作用がある。
■電気回路部品同士が強固（強度的に強く）かつ確実に
接続されるので、接続抵抗値は小さく、そのバラツキも
小さく、さらに機械的に強く、不良率の極めて低い電気
回路装置を得ることができる。
■電気回路部品相互の接触抵抗が、電気回路部品を接続
した場合に比べてより小さくなる。
なお、電気回路部品乃至他の電気回路部品を金属化及び
／又は合金化による接続以外の接続により行うと、金属
化及び／又は合金化時に生じる電気回路部品の熱による
劣化を防止することができる。
また、押圧による接続を行うと、用途によっては電気回
路部品を着脱自在にしておきたい場合があり、このよう
な場合にその電気回路部品を金属化及び／又は合金化に
よる接続以外の接続行えば、その要望に応じることが可
能となる。
［実施例］ （第１実施例） 第１図（ａ）、（ｂ）は本発明の特徴を最も良く表わす
断面図であり、同図において２０１は回路が形成されて
いる電気回路保持部材である回路基板、２０２，２０２
°は電気回路部品である半導体素子、２０３は半導体素
子２０２の接続部、２０４は他の電気回路部品である回
路基板、２０５は回路基板２０４の接続部、２０６は回
路基板２０１と半導体素子２０２の接続部、２０７は半
導体素子２０２の接続部２０３と回路基板２０４の接続
部２０５とからなる接続体である。
回路基板２０１に半導体素子２０２，２０２゜を、半導
体素子２０２，２０２°の接続部２０３がそれぞれの接
続する回路基板２０４の接続部２０５の位置関係と等し
くなるように位置決めを行い、位置合わせが終了したも
のは回路基板２０１に接続及び／又は保持させる。この
際の保持方法としては、 ■金属化及び／又は合金化による接続（例えばハンダに
よる接続） ■導電性粉体を混入した樹脂による接続（例えばＡｇペ
ースト） 等、多数の方法が考えられる。また、保持方法としては
、 ■金属化及び／又は合金化による保持 ■接着剤（アクリル系、エポキシ系樹脂）による保持 等、多数の方法が考えられるが、接続、保持、いずれの
場合にも接続及び保持後に多少の外力が加わっても位置
ズレを生じなければ、その方法は任意でかまわない０回
路基板２０１に半導体素子２０２．２０２’　を接続及
び／又は保持した後に、回路基板２０１か又は回路基板
２０４を反転させ、回路基板２０１に接続及び／又は保
持された半導体素子２０２，２０２′の接続部２０３と
接続する回路基板２０４の接続部２０５とが対向するよ
うにする（第１図（ａ））。
その後に回路基板２０１と回路基板２０４との位置合わ
せを行うと、回路基板２０１に接続及び／又は保持され
ている半導体素子２０２゜２０２°は、回路基板２０４
の接続部２０５と半導体素子２０２の接続部２０３との
位置関係が等しくなるように回路基板２０１に接続及び
／又は保持されたため、必然的に半導体素子２０２の接
続部２０３と回路基板２０４の接続部２０５は位置決め
され、よって、両者の接続が可能となる（第１図（ｂ）
）。
第１図（ｂ）の接続は以下に述べる各種の方法で行える
が、そのいずれの方式であってもかまわない。
■半導体素子２０２の接続部２０３と回路基板２０４の
接続部２０５とが金属化及び／又は合金化することによ
る接続。
■半導体素子２０２の接続部２０３と回路基板２０４の
接続部２０５とを機械的に押圧することによる接続。
■電気的導電材料の粉体が混入した樹脂による接続。
■電気的導電性のある有機材料による接続。
■半導体素子２０２の接続部２０３と回路基板２０４の
接続部２０５とを構成する原子の原子間力（ファンデル
ワールス力）による接続。
以上のように、回路が形成されている電気回路保持部材
である回路基板２０１を用いて、電気回路部品である半
導体素子２０２，２０２°と他の電気回路部品である回
路基板２０４とを接続することにより、従来は困難であ
ったＳｕｒｆａｃｅＤｏｗｎ　Ｍｏｕｎｔを極めて簡単
に行うことが可能となった。
また、第２図に示すように、回路基板２０１に接続及び
／又は保持される半導体素子２０２は１稲類のみである
必要はなく、他の種類半導体素子２０２”、２０２”°
の様に何種類でもよい。また、半導体素子２０２，２０
２”、２０２”’が何個であっても、回路基板２０４の
接続部２０５と半導体素子２０２，２０２”、２０２”
’の接続部との位置関係が一致するように回路基板２０
１に接続及び／又は保持すれば同様の効果が得られるこ
とは明らかである。
（第２実施例） 第３図（ａ）、（ｂ）は第２実施例を示す断面図である
。同図において、２０１は回路が形成されている電気回
路保持部材である回路基板、２０２．２０２°は電気回
路部品である半導体素子、２０８は半導体素子２０２，
２０２°の接続部に形成されたバンブ２０８．２０４は
他の電気回路部品である回路基板、２０５は回路基板２
０４の接続部、２０６は回路基板２０１と半導体素子２
０２の接続部である。
回路基板２０１に半導体素子２０２を、半導体素子２０
２のバンブ２０８がそれぞれの接続する回路基板２０４
の接続部２０５の位置関係と等しくなるように位置決め
後、半導体素子２０２と回路基板２０１を任意の方法で
保持する。また、半導体素子２０２゛と回路基板２０１
を同様に位置決め後、任意の方法で接続する。その後に
、回路基板２０１か又は回路基板２０４を反転させ、バ
ンブ２０８と接続部２０５が対向するようにする。
その後に回路基板２０１と回路基板２０２との位置合わ
せを行うことにより、すべてバンブ２０８と接続部２０
５のすべてがそれぞれ位置合わせされ、したがって、バ
ンブ２０８と回路基板２０４の接続部２０５を任意の方
法で接続可能となる。
また、第４図（ａ）、（ｂ）に示すように、バンブ２０
８は半導体素子２０２，２０２″の接続部２０３に形成
せず、回路基板２０４の接続部にバンブ２０８として形
成しても、同様の手法で接続することが可能なことは言
うまでもない。
以上のように接続部にバンブを設けることにより、回路
が形成されている電気回路保持部材へ電気回路部品を接
続及び／又は保持する際の平行度及びバンブと接続部と
を接続する際の平行度を、接続時にバンブが変形するこ
とで修正することができ、良好な接続が得られる。
（第３実施例） 第５図（ａ）、（ｂ）は第３実施例を表わす断面図であ
る。同図において、２０１は回路が形成されている電気
回路保持部材である回路基板、２０２は電気回路部品で
ある半導体素子、２０４は他の電気回路部品である回路
基板、２０９は回路基板、２１０は半導体素子、２１１
は半導体素子２１０の接続部、２１２は回路基板２０１
の接続部、２１３は回路基板２０１に接続及び／又は保
持した半導体素子２０２と回路基板２０４とを接続した
電気回路装置である。
第１実施例に示した方法により、電気回路装置２１３を
製作する。その際回路基板２０１には半導体素子２１０
と接続するための接続部２１２が半導体素子２０２を接
続及び／又は保持する面の反対の面に形成されている。
そこで、回路基板２０９に第１実施例と同様の方法で半
導体素子２１０を接続及び／又は保持し、接続部２１１
と接続部２１２が対向するようにし、回路基板２０９と
電気回路装置２１３とを位置合わせ後、半導体素子２１
０の接続部２１１と回路基板２０１の接続部２１２とを
任意の方法で接続する。
また、第６図（ａ）、（ｂ）に示すように、回路基板２
０４の半導体素子２０２と接続する面の反対側の面に接
続部２１３を設け、半導体素子２１０と接続することも
同様の方法で可能である。
また、第７図（ａ）、（ｂ）及び第８図に示すように、
回路基板２０９，２０４．２０１の間に電気的導電材２
１４により接続される部分を存在させれば、それぞれの
回路基板間を電気的に繋ぐことも可能である。
以上のように、回路が形成された電気回路保持部材に電
気回路部品を保持した後に、他の電気回路部品と接続す
ることによりできる電気回路装置は、回路が形成された
電気回路保持部材もしくは他の電気回路部品に、同様の
手法により、回路基板２０９や半導体素子２０１のよう
なさらに別の電気回路部品を積層することが、可能であ
り、高密度３次元実装を実現できる。
また、第９図に示すように、電気回路装置２１３上に回
路基板２０１を従来の実装技術によって実装することも
、回路基板２０１，２０４では可能であることは言うま
でもない。
（第４実施例） 第１０図（ａ）、（ｂ）は第４実施例を表わす断面図で
ある。同図において、２０１は回路基板、２０２は半導
体素子、２１５は回路基板、２１０は半導体素子、２１
１は半導体素子２１０の接続部、２０４は回路基板、２
０５は回路基板２０４の接続部である。
回路基板２０１に接続及び／又は保持された半導体素子
２０２を、第１実施例の方法により、回路基板２１５に
任意の方法で接続する。その後、回路基板２１５に半導
体素子２１０を、半導体素子２１０の接続部２１１と接
続する回路基板２０４の接続部２０５の位置関係が等し
くなるように位置決めした後に、接続及び／又は保持さ
せる。その後に、接続部２１１と接続部２０５が対向す
るように回路基板２１５又は回路基板２０４のいずれか
を反転させ、回路基板２１５と回路基板２０４を位置合
わせし、接続部２０５と接続部２１１とを任意の方法で
接続する。
また、第１１図（ａ）、（ｂ）に示すように、回路基板
２１６の形状を回路基板２０１と半導体素子２０２が接
続されている部分を逃がす形状にし、回路基板２１６に
半導体素子２１０を接続及び／又は保持し、各々の接続
部２０５と２１１とが対向するように、回路基板２０４
と回路基板２１６とを配置し、回路基板２０４と回路基
板２１６とを位置決め後、接続部２１１と接続部２０５
とを任意の方法で接続する。
以上のように、同一基板に半導体を接続及び／又は保持
する回路基板を分割して接続することにより、電気回路
部品のブロック化が可能となり、同一生産工程で多品種
の生産が可能となる。
また、第１２図（ａ）、（ｂ）に示すように、並列に接
続しても同様の効果が得られることは明らかである。
（第５実施例） 第１３図（ａ）、（ｂ）は第５実施例を表わす断面図で
ある。同図において、２０１は回路基板、２０２は半導
体素子、２０３は半導体素子２０２の接続部、２０４は
回路基板、２１７は半導体素子、２１８は半導体素子２
１７の接続部である。
回路基板２０１に半導体素子２０２を、回路基板２０４
に半導体素子２１７が接続及び／又は保持された電気回
路部品２１９の各々の接続部２１８と半導体素子２０２
の接続部２０３との位置関係が等しくなるように位置決
めした後に、接続及び／又は保持する。その後に、接続
部２０３と接続部２１８が対向するように回路基板２０
１と電気回路部品２１９とを配置し、回路基板２０１と
電気回路部品２１９を位置合決め後、接続部２０３と接
続部２１８とを任意の方法で接続する。
以上のように、半導体素子２０２を回路基板２０１に接
続及び／又は保持した後に、回路基板２０１と電気回路
部品２１９との位置合わせを行い接続することにより、
半導体素子同士という極めて高精度を要求される接続で
も簡単に接続が可能となる。
［発明の効果］ 本発明は、以上のように構成したので以下のような数々
の効果が得られる。
（請求項１） ■５ｕｒｆａｃｅ　Ｄｏｗｎ　Ｍｏｕｎｔされる電気回
路部品を回路が形成されている電気回路保持部材に接続
及び／又は保持した後に接続するため、−括で多数の電
気回路部品の位置決め、及び接続が可能となり、生産性
が大幅に向上する。
■回路が形成されている電気回路保持部材に保持される
電気回路部品を機能別に分けることにより機能ブロック
化し、これを用いることにより、同一工程で多品種の電
気回路装置が得られ、生産工程の汎用性は大幅に向上す
る。
■電気回路部品を回路が形成されている電気回路保持部
材に保持した後に他の電気回路部品と接続するため、電
気回路部品の大きさ、形状、また接続部の存在する場所
によらない、高密度な電気回路装置が得られ、設計及び
実装の自由度は大幅に向上する。
■回路が形成されている電気回路保持部材に熱伝導性の
良い材料を用いた場合には、電気回路部品から発生した
熱が電気回路保持部材を介して外部に放熱し得るために
放熱数の良好な電気回路装置が得られる。
■回路が形成されている電気回路保持部材に接続及び／
又は保持している面の反対側の面に同様に電気回路部品
接続することが可能であり、３次元高密度な電気回路装
置を得ることができる。
■電気回路装置の作成工程中及び作成後において、治具
等を使用して電気回路部品を保持する必要がなく、電気
回路装置の作成及び作成後の管理が容易である。
（請求項２） また、請求項２によれば、接続を金属化及び／又は合金
化により行うことによって、請求項１の効果に加え次の
効果が得られる。
■電気回路部品同士が強固（強度的に強く）かつ確実に
接続されるので、接続抵抗値は小さく、そのバラツキも
小さく、さらに機械的に強く、不良率の極めて低い電気
回路装置を得ることができる。
■電気回路部品相互の接触抵抗が、電気回路部品を接続
した場合に比べてより小さくなる。
なお、電気回路部品乃至他の電気回路部品を金属化及び
／又は合金化による接続以外の接続により行うと、金属
化及び／又は合金化時に生じる電気回路部品の熱による
劣化を防止することができる。
また、押圧による接続を行うと、用途によっては電気回
路部品を着脱自在にしておきたい場合があり、このよう
な場合にその電気回路部品を金属化及び／又は合金化に
よる接続以外の接続行えば、その要望に応じることが可
能となる。
【図面の簡単な説明】
第１図（ａ）、（ｂ）は第１実施例の接続前と接続後を
示す断面図、第２図は第１実施例の回路基板に保持され
た半導体素子を示す斜視図である。 第３図（ａ）、（ｂ）は第２実施例の接続前と接続後を
示す断面図、第４図（ａ）、（ｂ）は第２実施例の接続
前と接続後を示す断面図である。 第５図（ａ）、（ｂ）は第３実施例を示す接続前と接続
後の断面図、第６図（ａ）、（ｂ）は第３実施例の接続
前と接続後を示す断面図、第７図（ａ）、（ｂ）は第３
実施例の接続前と接続後を示す断面図、第８図は第３実
施例の接続後を示す断面図である。 第９図は第４実施例の接続後を示す断面図、第１０図（
ａ）、（ｂ）は第４実施例の接続前と接続後を示す断面
図、第１１図（ａ）、（ｂ）は第４実施例の接続前と接
続後を示す断面図、第１２図（ａ）、（ｂ）は第４実施
例の接続前と接続後を示す断面図である。 第１３図（ａ）、（ｂ）は第５実施例の接続前と接続後
を示す断面図である。 第１４図乃至第２１図は従来例を示し、第１５図を除き
断面図であり、第１５図は平面透視図である。 １、・・・リードフレーム、２・・・リードフレームの
素子搭載部、３・・・銀ペースト、４．４°。 ２０１．２１０，２１７・・・半導体素子、５゜５°、
２０３，２１１，２１８・・・半導体素子の接続部、６
・・・リードフレームの接続部、７・・・極細金属線、
８，２０．２１・・・樹脂、９・・・半導体装置、１０
・・・半導体素子の外周縁部、１１・・・リードフレー
ムの素子搭載部の外周縁部、１６・・・キャリアフィル
ム基板、１７・・・キャリアフィルム基板のインナーリ
ード部、３１・・・半田バンブ、３２゜５１．７５，７
５°、２０１，２０４，２０９゜２１５．２１６・・・
回路基板、３３，５２，７６゜７６’、２０５，２１２
・・・回路基板の接続部、５４・・・電気的接続部材の
接続部、６３・・・封止材、７０．７０’・・・金属材
、７１，７１°・・・絶縁膜、７２．７２°・・・絶縁
膜の露出面、７３，７３°・・・金属材の露出面、７７
・・・異方性導電膜の絶縁物質、７８・・・異方性導電
膜、７９・・・導電粒子、８１・・・エラスチックコネ
クタの絶縁物質、８２・・・エラスチックコネクタの金
属線、８３・・・エラスチックコネクタ、２０６・・・
接続部、２０７・・・半導体素子の接続部と回路基板の
接続部からなる接続体、２０８・・・バンブ、２１３．
２１９・・・電気回路装置、２１４・・・電気的導電体
。 第１４図 第１６図 ３１３１．５６ 第１８図 第２０図 第２１図

Claims (2)

    【特許請求の範囲】
  1. （１）少なくとも１以上の接続部を有し、該接続部ある
    いは該接続部以外の部分において、電気回路部品の少な
    くとも１以上の電気的接続部の存在する面以外の少なく
    とも１以上の面を接続及び／又は保持する回路が形成さ
    れている電気回路保持部材と； 少なくとも１以上の接続部を有し、該回路が形成されて
    いる電気回路保持部材に接続及び／又は保持されている
    少なくとも１以上の電気回路部品と； 少なくとも１以上の接続部を有し、該接続部において、
    該回路が形成されている電気回路保持部材に接続及び／
    又は保持されている該電気回路部品の該接続部が接続さ
    れている少なくとも１以上の他の電気回路部品と； を少なくとも有していることを特徴とする電気回路装置
    。
  2. （２）請求項１において、該電気回路部品と該他の電気
    回路部品との該接続は、金属化及び／又は合金化するこ
    とによりなされていることを特徴とする電気回路装置。
JP63133135A 1988-05-30 1988-05-30 電気回路装置 Pending JPH01302733A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63133135A JPH01302733A (ja) 1988-05-30 1988-05-30 電気回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63133135A JPH01302733A (ja) 1988-05-30 1988-05-30 電気回路装置

Publications (1)

Publication Number Publication Date
JPH01302733A true JPH01302733A (ja) 1989-12-06

Family

ID=15097588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63133135A Pending JPH01302733A (ja) 1988-05-30 1988-05-30 電気回路装置

Country Status (1)

Country Link
JP (1) JPH01302733A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6716665B2 (en) 2000-05-12 2004-04-06 Fujitsu Limited Method of mounting chip onto printed circuit board in shortened working time

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6716665B2 (en) 2000-05-12 2004-04-06 Fujitsu Limited Method of mounting chip onto printed circuit board in shortened working time

Similar Documents

Publication Publication Date Title
TWI300619B (en) Electronic device
JPH0249385A (ja) 電気的接続部材及びその製造方法
JPS63119552A (ja) Ｌｓｉチツプ
JP6854810B2 (ja) 半導体装置
US10269583B2 (en) Semiconductor die attachment with embedded stud bumps in attachment material
JPH01302733A (ja) 電気回路装置
JP2513783B2 (ja) 電気回路装置
JPH01302732A (ja) 電気回路装置
JPH01302828A (ja) 電気回路装置
JPH01302735A (ja) 電気回路装置
JPH01302734A (ja) 電気回路装置
JPH01302826A (ja) 電気回路装置
JPS63224242A (ja) 熱伝達装置
JPH01302825A (ja) 電気回路装置
JPH01214035A (ja) 電気回路装置
JP2556881B2 (ja) 電気回路装置
JPH04109569A (ja) 電気回路部材
JPH01214031A (ja) 電気回路装置
JPH01214030A (ja) 電気回路装置
JPH01214032A (ja) 電気回路装置
JPS63246835A (ja) 電気的接続部材及びそれを用いた電気回路部材
JPH01302833A (ja) 電気回路部材
JPS63246837A (ja) 電気回路部材
JP2609709B2 (ja) 半導体チップの実装方法
JPS63237537A (ja) 電気回路部材