JPH01302582A - 外部記憶制御装置 - Google Patents

外部記憶制御装置

Info

Publication number
JPH01302582A
JPH01302582A JP13157388A JP13157388A JPH01302582A JP H01302582 A JPH01302582 A JP H01302582A JP 13157388 A JP13157388 A JP 13157388A JP 13157388 A JP13157388 A JP 13157388A JP H01302582 A JPH01302582 A JP H01302582A
Authority
JP
Japan
Prior art keywords
external storage
data
control device
storage control
comparing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13157388A
Other languages
English (en)
Inventor
Masami Tomioka
富岡 政美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13157388A priority Critical patent/JPH01302582A/ja
Publication of JPH01302582A publication Critical patent/JPH01302582A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、外部記憶制御装置に関し、特tこ、外部記憶
装置の全エリアの正常性を確認することが可能な外部記
憶制1311装置に関する。
[従来の技術] 一般に、外部記憶制御装置は、システム制1llIII
装着の丁で外部記憶装置の制御や、試験診断を行なって
いる。
ところで、−小化の外部記憶装置について試験診断を行
なう場合、オンラインソフトの破壊を防止する必要があ
る。
このため、従来の外部記憶制御装置では、オンラインソ
フトのエリアを除く特定エリアについてのみリードライ
トを行なって試験診断をするに留まっていた。
[解決すべき問題点] 上述した従来の外部記憶制御装置は、−m化の外部記憶
装置について試験診断を行なう場合、オンラインソフト
の破壊を防止する必要」二、一部特定エリアのリードラ
イト試験のみを行なっていたため、オンラインソフトエ
リアの障害については、この診断試験によって障害を検
出することがてきないという問題点があった。
本発明は、上記問題点にかんがみてなされたもので、外
部記憶装置の全エリアの正常性を確認することが可能な
外部記憶制御装置の提供を目的とする。
[問題点の解決手段] 上記目的を達成するため、本発明の外部記憶制131I
装置は、外部から送信される比較データを受信する比較
データ受信回路と、外部記憶装置からの読み出しデータ
と上記比較データ受信回路で受信した比較データとを比
較するデータ比較回路とを備えた構成としである。
[実施例コ 以下、図面にもとづいて本発明の詳細な説明する。
第1図は、本発明の一実施例に係る外部記憶制御装置の
ブロック図である。
同図において、100はシステム監視装置、200はシ
ステム制御装置、300は外部記憶制御装置、400は
外部記憶装置である。
また、301はシステム監視装置から送信される比較デ
ータを受信する比較データ受信回路、302はこの比較
データと外部記憶装置400から読み出した読み出しデ
ータとを比較するデータ比較回路である。
なお、外部記憶制御装置300は、通常、システムXr
II+御装置200の下で外部記憶装置400の制御を
行なっており、試験診断時は、システム監視装置100
の指令に従って試験診断を行なう。
上記構成において、オンラインソフトを破壊することな
く外部記憶装置400の正常性を確認するには、次のよ
うにする。
まず、オンラインソフトのエリアについては、外部記憶
装置400のオンラインソフト部読み出しデータと、シ
ステム監視装置100からの転送データとを比較する。
すなわち、システム監視装置100から正常なデータを
送信して比較データ受信回路301で受信し、データ比
較回路302によって、比較データと外部記憶装置40
0から読み出した実際のデータとを比較する。
一方、オンラインソフト部位外のエリアについては、通
常のリードライト試験を行なう。
この結果、外部記憶装置の全エリアの正常性を確認する
ことができる。
このように本実施例は、従来の外部記憶制御装置に対し
、システム監視装置から送信される比較データと、外部
記憶装置から読み出した読み出しデータとを比較する機
能を備えている。
[発明の効果] 以上説明したように本発明は、従来の外部記憶制御装置
に、外部から転送されるデータと実際の読み出しデータ
との比較を行なうデータ比較機能を設けることにより、
外部記憶装置の全エリアの正常性を確認することが可能
な外部記憶制御all装置を提供できるという効果があ
る。
【図面の簡単な説明】
第1図は本発明の一実施例に係る外部記憶制御装置のブ
ロック図tある。 300:外部記憶制御装置 301:データ受信回路 302:データ比較回路

Claims (1)

    【特許請求の範囲】
  1. 外部記憶装置の制御を行なうとともに、その動作の正常
    性を確認する外部記憶制御装置において、外部から送信
    される比較データを受信する比較データ受信回路と、外
    部記憶装置からの読み出しデータと上記比較データ受信
    回路で受信した比較データとを比較するデータ比較回路
    とを具備することを特徴とする外部記憶制御装置。
JP13157388A 1988-05-31 1988-05-31 外部記憶制御装置 Pending JPH01302582A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13157388A JPH01302582A (ja) 1988-05-31 1988-05-31 外部記憶制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13157388A JPH01302582A (ja) 1988-05-31 1988-05-31 外部記憶制御装置

Publications (1)

Publication Number Publication Date
JPH01302582A true JPH01302582A (ja) 1989-12-06

Family

ID=15061214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13157388A Pending JPH01302582A (ja) 1988-05-31 1988-05-31 外部記憶制御装置

Country Status (1)

Country Link
JP (1) JPH01302582A (ja)

Similar Documents

Publication Publication Date Title
US4811347A (en) Apparatus and method for monitoring memory accesses and detecting memory errors
JPS6226734B2 (ja)
JPH01302582A (ja) 外部記憶制御装置
JPS6227831A (ja) 演算器チエツク回路
JP2752911B2 (ja) ポート接続確認方法
JPH03100836A (ja) 障害診断処理システム
JPH01155452A (ja) データ処理システムの接続確認方式
JP2710777B2 (ja) 中間制御装置のテスト回路
JPH03244054A (ja) 記憶保護方式
JP2645021B2 (ja) バス異常検査システム
JP2765659B2 (ja) データ処理装置の自己テスト方式
JP2685289B2 (ja) 書込許可信号チェック方式
JPH03175770A (ja) 並行データ試験方法
JPH0553934A (ja) バスライン監視方式
JPS59229651A (ja) システム開発装置
JPS6156818B2 (ja)
JPS63121949A (ja) デイスクキヤツシユ装置
JPS62229338A (ja) 情報処理装置の診断制御方式
JPS5729161A (en) Diagnostic system
JPS61151749A (ja) 情報処理装置
JPS6228839A (ja) デ−タ処理装置
JPS6121535A (ja) 診断・障害処理システム
JPS61117630A (ja) デ−タ処理装置の構成検査方法
JPS61264445A (ja) 二重化デ−タ取込み方式
JPS62212845A (ja) 情報処理装置