JPH01302409A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH01302409A JPH01302409A JP13348988A JP13348988A JPH01302409A JP H01302409 A JPH01302409 A JP H01302409A JP 13348988 A JP13348988 A JP 13348988A JP 13348988 A JP13348988 A JP 13348988A JP H01302409 A JPH01302409 A JP H01302409A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- change
- differential amplifier
- resistances
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子卓上計算機９時計、リモートコントロール
装置など液晶表示体を駆動する機能を内蔵したＣＭＯ５
ＬＳＩ等に用いられる電源回路に関する。
装置など液晶表示体を駆動する機能を内蔵したＣＭＯ５
ＬＳＩ等に用いられる電源回路に関する。
第２図はこの種の電源回路の従来例を示す構成図である
。
。
Ｐ型ＦＥＴ１は、ゲートがドレインに、ソースが電源端
子９にそれぞれ接続されている。Ｎ型ＦＥＴ２は、ゲー
トとドレインとがＰ型ＦＥＴＩのゲートに接続されてい
る。定電流源３は、一端がＮ型ＦＥＴ２のソースに、他
端が電源端子１０にそれぞれ接続されている。差動増幅
器４は、正、負電源供給端がそれぞれ電源端子９．１０
に、非反転入力端がＮ型ＦＥＴ２のソースにそれぞわ接
続されている。抵抗７は、一端が電源端子９に、他端が
差動増幅器４の反転入力端と出力端子８にそれぞれ接続
されている。Ｎ型ＦＥＴ５は、ゲートが差動増幅器４の
出力端に、ドレインが出力端子８に、ソースが′ｌ′「
源端子ＩＯにそれぞれ接続されている。
子９にそれぞれ接続されている。Ｎ型ＦＥＴ２は、ゲー
トとドレインとがＰ型ＦＥＴＩのゲートに接続されてい
る。定電流源３は、一端がＮ型ＦＥＴ２のソースに、他
端が電源端子１０にそれぞれ接続されている。差動増幅
器４は、正、負電源供給端がそれぞれ電源端子９．１０
に、非反転入力端がＮ型ＦＥＴ２のソースにそれぞわ接
続されている。抵抗７は、一端が電源端子９に、他端が
差動増幅器４の反転入力端と出力端子８にそれぞれ接続
されている。Ｎ型ＦＥＴ５は、ゲートが差動増幅器４の
出力端に、ドレインが出力端子８に、ソースが′ｌ′「
源端子ＩＯにそれぞれ接続されている。
第２図の従来例は電源の安定化および低消費電力対策と
して考えられたものであって、それぞれのゲートとドレ
インとを接続したＰ型およびＮ型のＦＥＴＩ、２を直列
接続し、直列接続したＦＥＴ１．２を介して電源端子９
より差動増幅器４の非反転入力端にバイアスを加え、反
転入力端に全帰還をかけている。
して考えられたものであって、それぞれのゲートとドレ
インとを接続したＰ型およびＮ型のＦＥＴＩ、２を直列
接続し、直列接続したＦＥＴ１．２を介して電源端子９
より差動増幅器４の非反転入力端にバイアスを加え、反
転入力端に全帰還をかけている。
上述した従来の電源回路は、ＦＥＴＩ、２の特性をその
まま出力しているため、電源回路の出力の７：、Ｘ度特
性もＦＥＴＩ、２の温度特性に依存しており、近年めざ
ましく普及した液晶表示体等に適用された場合、その表
示品質が駆動電圧、特にその７ム１度特性に対しては極
めて敏感であり、液晶表示体のしきい値電圧の温度特性
と合った駆動電圧が必要とされるのにかかわらず、その
温度特性がＦＥＴＩ、２の特性で一義的に決められてし
まい、液晶表示体の温度特性と整合をとることができな
いという欠点がある。
まま出力しているため、電源回路の出力の７：、Ｘ度特
性もＦＥＴＩ、２の温度特性に依存しており、近年めざ
ましく普及した液晶表示体等に適用された場合、その表
示品質が駆動電圧、特にその７ム１度特性に対しては極
めて敏感であり、液晶表示体のしきい値電圧の温度特性
と合った駆動電圧が必要とされるのにかかわらず、その
温度特性がＦＥＴＩ、２の特性で一義的に決められてし
まい、液晶表示体の温度特性と整合をとることができな
いという欠点がある。
本発明の電源回路は、
第１．第２の電源がそれぞれ供給される第１゜第２の電
源端子と、 出力端子と、 第１．第２の電源端子に接続されて、電源を供給される
差動増幅器と、 第１の導電型であってゲートとドレインとが接続された
第１のＦＥＴと、第２の導電型であってゲートとドレイ
ンとか接続された第２のＦＥＴとが直列接続され、第１
の電源から第１．第２のＦＥＴのしきい値電圧の和に該
当する基準バイアスを差動増幅器の非反転入力端に印加
するｖＴ和回路と、 一端が差動増幅器の非反転入力端に、他端が第２の電源
端子に接続され一定電流を流す定電流源と、 一端が第１の電源端子に、他端が差動増幅器の反転入力
端子にそれぞれ接続された第１の抵抗と、 一端が第１の抵抗の他端に、他端が出力端子にそれぞれ
接続された第２の抵抗と、 ゲートが差動増幅器の出力端に、チャネルの一端が出力
端に、チャネルの他端が第２の電源端子にそれぞれ接続
された第２の導電型である第３のＦＥＴとからなる。
源端子と、 出力端子と、 第１．第２の電源端子に接続されて、電源を供給される
差動増幅器と、 第１の導電型であってゲートとドレインとが接続された
第１のＦＥＴと、第２の導電型であってゲートとドレイ
ンとか接続された第２のＦＥＴとが直列接続され、第１
の電源から第１．第２のＦＥＴのしきい値電圧の和に該
当する基準バイアスを差動増幅器の非反転入力端に印加
するｖＴ和回路と、 一端が差動増幅器の非反転入力端に、他端が第２の電源
端子に接続され一定電流を流す定電流源と、 一端が第１の電源端子に、他端が差動増幅器の反転入力
端子にそれぞれ接続された第１の抵抗と、 一端が第１の抵抗の他端に、他端が出力端子にそれぞれ
接続された第２の抵抗と、 ゲートが差動増幅器の出力端に、チャネルの一端が出力
端に、チャネルの他端が第２の電源端子にそれぞれ接続
された第２の導電型である第３のＦＥＴとからなる。
第１．第２のＦＥＴからなる■ア和回路は定電流源によ
って流される電流により、基準がイアスの電圧値を変化
させるが、どの電圧値においても温度変化に対する電圧
変化量はほぼ一定であるから、結果的に基準バイアスの
対温度変化率は基準バイアスの電圧値に対応して変わる
ことになる。
って流される電流により、基準がイアスの電圧値を変化
させるが、どの電圧値においても温度変化に対する電圧
変化量はほぼ一定であるから、結果的に基準バイアスの
対温度変化率は基準バイアスの電圧値に対応して変わる
ことになる。
しかし、基準バイアスの電圧値が変化すれば出力電圧も
変化するので、変化した分を第１．第２の抵抗の比で調
整すれば所望の電圧値と温度変化率を存する出力電圧を
得ることができる。
変化するので、変化した分を第１．第２の抵抗の比で調
整すれば所望の電圧値と温度変化率を存する出力電圧を
得ることができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の電源回路の一実施例を示す構成図であ
る。
る。
本実施例は第２図の従来例のＮ型ＦＥＴ５のトレインを
抵抗６で、抵抗７と出力端子８との接続点に接続したも
のである。
抵抗６で、抵抗７と出力端子８との接続点に接続したも
のである。
本実施例の動作について説明する。
ＦＥＴＩ、２に電源端子９から電源が供給され、定電流
源３を経て電流が流れ、差動増幅器４の非反転入力端に
基準電圧が供給されている。ＦＥＴＩ、２に流れる電流
を変化させることで非反転入力端の電圧が変化するが。
源３を経て電流が流れ、差動増幅器４の非反転入力端に
基準電圧が供給されている。ＦＥＴＩ、２に流れる電流
を変化させることで非反転入力端の電圧が変化するが。
したがって、ＦＥＴ１．２に印加される電圧も変化する
。しかし、ＦＥＴＩ、２の温度変化に対する電圧変化量
は変わらないのでＦＥＴＩ、２に印加される電圧に対す
る変化率が変わる。一方、差動増幅器４は、反転および
非反転入力端子の電圧が等しくなる様に動作し、ｉ１１
述の基準電圧と、抵抗６、抵抗７の接続点の電圧が等し
くなる様にＦＥＴ５のゲート電圧を制御する。抵抗６．
７の抵抗値をそれぞれＲ６，Ｒ，とすると、差動増幅器
４の反転電圧が印加され、出力端子８の電圧は前述の基
準以上述べたように、定電流源３の電圧値および抵抗６
．７比を調整することで、電源回路の温度特性を可変で
きる。例えば、定電流源３の電流値を変化させると、直
列接続されたＦＥＴ１．２に印加される電圧は変化する
が、温度変化に対する電圧変化１ｉ１は電流値を変化さ
せる而とほとんど変わらない。したがって、ＦＥＴＩ、
２に印加される電圧の？Ｆａ度変比変化する変化率が変
わる。ＦＥＴ１．２に印加される１“「圧が変化すると
出力電圧も変化してしまうので、その変化を抵抗６．７
で１＃１整すれば所定の温度特性と電圧値を有する出力
電圧を得ることができる。
。しかし、ＦＥＴＩ、２の温度変化に対する電圧変化量
は変わらないのでＦＥＴＩ、２に印加される電圧に対す
る変化率が変わる。一方、差動増幅器４は、反転および
非反転入力端子の電圧が等しくなる様に動作し、ｉ１１
述の基準電圧と、抵抗６、抵抗７の接続点の電圧が等し
くなる様にＦＥＴ５のゲート電圧を制御する。抵抗６．
７の抵抗値をそれぞれＲ６，Ｒ，とすると、差動増幅器
４の反転電圧が印加され、出力端子８の電圧は前述の基
準以上述べたように、定電流源３の電圧値および抵抗６
．７比を調整することで、電源回路の温度特性を可変で
きる。例えば、定電流源３の電流値を変化させると、直
列接続されたＦＥＴ１．２に印加される電圧は変化する
が、温度変化に対する電圧変化１ｉ１は電流値を変化さ
せる而とほとんど変わらない。したがって、ＦＥＴＩ、
２に印加される電圧の？Ｆａ度変比変化する変化率が変
わる。ＦＥＴ１．２に印加される１“「圧が変化すると
出力電圧も変化してしまうので、その変化を抵抗６．７
で１＃１整すれば所定の温度特性と電圧値を有する出力
電圧を得ることができる。
以上説明したように本発明は、差動増幅器に対する出力
電圧の帰遍量を第１．第２の抵抗の比できめ、定電流源
の電流量と、第１．第２の抵抗の比とを変化させること
により、出力電圧の温度特性も変化させることかでき、
適用される装置の温度特性に整合させるのが容易にでき
るという効果がある。
電圧の帰遍量を第１．第２の抵抗の比できめ、定電流源
の電流量と、第１．第２の抵抗の比とを変化させること
により、出力電圧の温度特性も変化させることかでき、
適用される装置の温度特性に整合させるのが容易にでき
るという効果がある。
第１図は本発明の電源回路の一実施例を示す構成図、第
２図は従来例を示す構成図である。 １・・・・・・・・・Ｐ型ＦＥＴ。 ２．５・・・Ｎ型ＦＥＴ。 ３・・・・・・・・・定電流源、 ４・・・・・・・・・差動増幅器、 ６．７・・・抵抗、 ８・・・・・・・・・出力端子、 ９．１０−・・電源端子。 特許出願人 日本電気アイジ−マイコンシステム株式
会社 代 理 人 弁理士 内 原 晋Ｍ１図 第２図
２図は従来例を示す構成図である。 １・・・・・・・・・Ｐ型ＦＥＴ。 ２．５・・・Ｎ型ＦＥＴ。 ３・・・・・・・・・定電流源、 ４・・・・・・・・・差動増幅器、 ６．７・・・抵抗、 ８・・・・・・・・・出力端子、 ９．１０−・・電源端子。 特許出願人 日本電気アイジ−マイコンシステム株式
会社 代 理 人 弁理士 内 原 晋Ｍ１図 第２図
Claims (1)
- 【特許請求の範囲】 第１、第２の電源がそれぞれ供給される第１、第２の
電源端子と、 出力端子と、 第１、第２の電源端子に接続されて、電源を供給される
差動増幅器と、 第１の導電型であってゲートとドレインとが接続された
第１のＦＥＴと、第２の導電型であってゲートとドレイ
ンとが接続された第２のＦＥＴとが直列接続され、第１
の電源から第１、第２のＦＥＴのしきい値電圧の和に該
当する基準バイアスを差動増幅器の非反転入力端に印加
するＶ＿Ｔ和回路と、 一端が差動増幅器の非反転入力端に、他端が第２の電源
端子に接続され一定電流を流す定電流源と、 一端が第１の電源端子に、他端が差動増幅器の反転入力
端にそれぞれ接続された第１の抵抗と、一端が第１の抵
抗の他端に、他端が出力端子にそれぞれ接続された第２
の抵抗と、 ゲートが差動増幅器の出力端に、チャネルの一端が出力
端子に、チャネルの他端が第２の電源端子にそれぞれ接
続された第２の導電型である第３のＦＥＴとからなる電
源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13348988A JPH01302409A (ja) | 1988-05-30 | 1988-05-30 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13348988A JPH01302409A (ja) | 1988-05-30 | 1988-05-30 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01302409A true JPH01302409A (ja) | 1989-12-06 |
Family
ID=15105964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13348988A Pending JPH01302409A (ja) | 1988-05-30 | 1988-05-30 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01302409A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006008839A1 (de) * | 2006-02-25 | 2007-09-27 | Sitronic Gesellschaft für elektrotechnische Ausrüstung mbH. & Co. KG | Elektronische Einrichtung zur Regelung der Spannung über einer sich in High-Side befindlichen Last |
| WO2007112713A2 (de) * | 2006-04-05 | 2007-10-11 | sitronic Ges. für elektrotechnische Ausrüstung mbH & Co. KG | Regeleinrichtung zur regelung der spannung über einer sich in high-side befindlichen last |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525149A (en) * | 1978-08-10 | 1980-02-22 | Nec Corp | Electric power circuit |
| JPS62109114A (ja) * | 1985-11-08 | 1987-05-20 | Seiko Instr & Electronics Ltd | ボルテ−ジ．レギユレ−タ |
-
1988
- 1988-05-30 JP JP13348988A patent/JPH01302409A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525149A (en) * | 1978-08-10 | 1980-02-22 | Nec Corp | Electric power circuit |
| JPS62109114A (ja) * | 1985-11-08 | 1987-05-20 | Seiko Instr & Electronics Ltd | ボルテ−ジ．レギユレ−タ |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006008839A1 (de) * | 2006-02-25 | 2007-09-27 | Sitronic Gesellschaft für elektrotechnische Ausrüstung mbH. & Co. KG | Elektronische Einrichtung zur Regelung der Spannung über einer sich in High-Side befindlichen Last |
| DE102006008839B4 (de) * | 2006-02-25 | 2007-12-27 | Sitronic Gesellschaft für elektrotechnische Ausrüstung mbH. & Co. KG | Elektronische Einrichtung zur Regelung der Spannung über einer sich in High-Side befindlichen Last |
| US8050544B2 (en) | 2006-02-25 | 2011-11-01 | Sitronic Ges. Fuer Elektrotechnische Ausruestung Mbh & Co. Kg | Electronic device for regulating the voltage across a high-side load |
| WO2007112713A2 (de) * | 2006-04-05 | 2007-10-11 | sitronic Ges. für elektrotechnische Ausrüstung mbH & Co. KG | Regeleinrichtung zur regelung der spannung über einer sich in high-side befindlichen last |
| DE102006016338A1 (de) * | 2006-04-05 | 2007-10-18 | Sitronic Gesellschaft für elektrotechnische Ausrüstung mbH. & Co. KG | Regeleinrichtung zur Regelung der Spannung über einer sich in High-Side befindlichen Last |
| WO2007112713A3 (de) * | 2006-04-05 | 2008-02-28 | Sitronic Elektrotech Ausruest | Regeleinrichtung zur regelung der spannung über einer sich in high-side befindlichen last |
| US8143831B2 (en) | 2006-04-05 | 2012-03-27 | Sitronic Ges. Fuer Elektrotechnische Ausruestung Mbh & Co. Kg | Regulating device for regulating the voltage on a high-side load |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4570115A (en) | Voltage regulator for liquid crystal display | |
| US4727309A (en) | Current difference current source | |
| KR100193212B1 (ko) | 전력 mos 트랜지스터의 전류측정 회로 | |
| JPH07249949A (ja) | バンドギャップ電圧発生器、およびその感度を低減する方法 | |
| US4293782A (en) | Voltage detecting circuit | |
| JP2000507787A (ja) | 低インピーダンスｃｍｏｓ出力段および方法 | |
| JPH0535348A (ja) | 電流安定器 | |
| EP0880735B1 (en) | Cmos current mirror | |
| EP0621638A1 (en) | Integrated high voltage differential sensor using the inverse gain of high voltage transistors | |
| US4507572A (en) | Voltage sensing circuit | |
| JP2898527B2 (ja) | 温度補償電圧発生回路 | |
| US4322639A (en) | Voltage detection circuit | |
| US5126603A (en) | Circuit utilizes N-channel mos transistors having reduced area dimension for effectively detecting output current of a H-bridge circuit | |
| US3430076A (en) | Temperature compensated bias circuit | |
| US4045692A (en) | Solid state binary logic signal source for electronic timepiece or the like | |
| JP2953887B2 (ja) | ボルテージレギュレータ | |
| JPH01302409A (ja) | 電源回路 | |
| US5485123A (en) | Circuit configuration for adjusting the quadrature-axis current component of a push-pull output stage | |
| JPH04349708A (ja) | Ｍｏｓ抵抗回路 | |
| US6888401B1 (en) | Current mode current sense circuits and methods | |
| JP2646771B2 (ja) | 半導体集積回路 | |
| JPH02177724A (ja) | 出力バッファ回路 | |
| KR0153045B1 (ko) | 비데오 엔코더 | |
| JPH0217726A (ja) | 基準電圧発生回路 | |
| SU1659922A1 (ru) | Устройство дл управлени сопротивлением регулируемого резистивного элемента |