JPH01295168A - Analog meter driving circuit - Google Patents

Analog meter driving circuit

Info

Publication number
JPH01295168A
JPH01295168A JP12423988A JP12423988A JPH01295168A JP H01295168 A JPH01295168 A JP H01295168A JP 12423988 A JP12423988 A JP 12423988A JP 12423988 A JP12423988 A JP 12423988A JP H01295168 A JPH01295168 A JP H01295168A
Authority
JP
Japan
Prior art keywords
pulse
interval
analog
signal
analog meter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12423988A
Other languages
Japanese (ja)
Inventor
Katsuyuki Miyage
勝之 宮毛
Toru Mizuno
徹 水野
Masaji Nakatani
真路 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP12423988A priority Critical patent/JPH01295168A/en
Publication of JPH01295168A publication Critical patent/JPH01295168A/en
Pending legal-status Critical Current

Links

Landscapes

  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)

Abstract

PURPOSE:To follow smoothly up an increase in the interval of signal pulses by outputting a pulse frequency signal which is in inverse proportion to the sum of a last reference pulse interval and an expanded interval in every specific expansion period when one pulse element interval is wider than the last reference pulse interval. CONSTITUTION:A pulse signal is inputted to a controller 5 at time t1 while a vehicle speed is slowed down, and then counted pulse element intervals T1 (=t0-t1) are sent to the analog meter driving circuit ALU3 through a delay register 2 from a counter 1. The ALU3 outputs an analog signal voltage V1 which is in inverse proportion to the pulse element intervals T1 to a speedometer. Then a timer 9 starts operating at time t10 when a pulse element interval T2 being counted currently becomes equal to the reference pulse interval (=pulse element interval T1) set in the delay register 2, and an analog signal voltage V11 which is in inverse proportion to the current counted value (t11-t1) of the counter 1 is outputted at time t11 when the timer 9 turns off.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は入力されるパルス頻度をアナログ表示するアナ
ログメータ駆動回路に関する。本発明のアナログメータ
駆動回路はたとえば、タコメータやスピードメータなど
に適用することができる。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an analog meter drive circuit that displays an input pulse frequency in analog form. The analog meter drive circuit of the present invention can be applied to, for example, a tachometer or a speedometer.

[従来の技術〕 従来、パルス出力型式の車速センサからのパルス信号を
アナログ信号に変換してアナログ型式のスピードメータ
に出力するアナログメータ駆動回路が知られている。
[Prior Art] Conventionally, an analog meter drive circuit is known that converts a pulse signal from a pulse output type vehicle speed sensor into an analog signal and outputs the analog signal to an analog speed meter.

このアナログメータ駆動回路は、車速センサから車速に
反比例づ−るパルス素間隔をもつパルス信号を受け取り
、各パルス素間隔をデジタルに計測するパルス素間隔計
測手段と、直前のパルス素間隔に反比例するパルス頻度
信号をデジタル出力するパルス頻度演算手段と、パルス
頻度信号をD/−2= △変換してアナログスピードメータに出力するアナログ
信号出力手段とから構成されており、一般にマイクロコ
ンピュータ装置で構成されている。
This analog meter drive circuit receives a pulse signal having a pulse element interval inversely proportional to the vehicle speed from the vehicle speed sensor, and includes a pulse element interval measuring means for digitally measuring each pulse element interval, and a pulse element interval measuring means that digitally measures each pulse element interval, and a pulse element interval that is inversely proportional to the immediately preceding pulse element interval. It consists of a pulse frequency calculation means that digitally outputs a pulse frequency signal, and an analog signal output means that converts the pulse frequency signal into D/-2=△ and outputs it to an analog speedometer, and is generally composed of a microcomputer device. ing.

第9図にこのアナログメータ駆動回路の信号波形図を示
す。
FIG. 9 shows a signal waveform diagram of this analog meter drive circuit.

このアナログメータ駆動回路では、車速センサから受け
取った車速パルスの立上がりエツジto、t2及び立ち
下がりエツジt1に信号パルスが形成され、各パルス素
間隔T1、T2、T3が計測される。そしてtlからt
2の時間にはパルス素間隔T1の逆数に比例するアナロ
グ信号電圧v1がスピードメータに出力される。同様に
t2からt3の時間にはパルス素間隔T2の逆数に比例
するアナログ信号電圧v2がスピードメータに出力され
、以下同様にアナログ信号電圧がスピードメータ出力さ
れ、車速かアナログ表示される。なお第9図において、
車速が速くなる場合にはパルス素間隔が短くなり、車速
が遅くなる場合には、パルス素間隔は長(なる。
In this analog meter drive circuit, signal pulses are formed at the rising edge to, t2 and the falling edge t1 of the vehicle speed pulse received from the vehicle speed sensor, and the pulse elementary intervals T1, T2, T3 are measured. and from tl to t
At time 2, an analog signal voltage v1 proportional to the reciprocal of the pulse interval T1 is output to the speedometer. Similarly, from t2 to t3, an analog signal voltage v2 proportional to the reciprocal of the pulse element interval T2 is output to the speedometer, and thereafter analog signal voltages are similarly output to the speedometer to display the vehicle speed in analog form. In addition, in Figure 9,
When the vehicle speed increases, the pulse interval becomes shorter, and when the vehicle speed decreases, the pulse interval becomes longer.

[発明が解決しようとする課題] =  3 − しかしながら上記した従来のアナログメータ駆動回路は
、車速の急減速時において第9図の時点t2の前後に見
られるように、スピードメータへ出力されるアナログ信
号電圧がステップ状に大きく変化し、スピードメータの
針が不自然に動くという不具合があった。
[Problems to be Solved by the Invention] = 3 - However, the above-mentioned conventional analog meter drive circuit has problems with the analog output to the speedometer, as seen before and after time t2 in FIG. 9, when the vehicle speed suddenly decelerates. There was a problem in which the signal voltage changed significantly in a step-like manner, causing the speedometer needle to move unnaturally.

また、このような不具合は、前記したスピードメータ駆
動用のアナログメータ駆動回路だけでなく、パルス出力
型式のセンυから出力されるパルスの発生頻度(即ち直
前のパルス素間隔の逆数)をアナログ表示する他のアナ
ログメータ駆動回路においても存在した。
In addition, such a problem occurs not only in the analog meter drive circuit for driving the speedometer described above, but also in the analog display of the frequency of pulses output from the pulse output type sensor (i.e., the reciprocal of the previous pulse element interval). It also existed in other analog meter drive circuits.

本発明はこのような課題に鑑みなされたものであり、入
力されるパルス信号の頻度減少く即ちパルス素間隔の大
幅な拡延)に対してより自然に追従可能なアナログメー
タ駆動回路を提供することを目的とするものである。
The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide an analog meter drive circuit that can more naturally follow a decrease in the frequency of input pulse signals (that is, a significant expansion of the pulse unit interval). The purpose is to

[課題を解決するための手段] 本発明のアナログメータ駆動回路は、不定間隔で入力さ
れるパルス信号を受け取り、前記パルス信号の各パルス
間のパルス素間隔を計測するパルス素間隔計測手段と、
所定前に求められた1個または2個以上のパルス素間隔
より基準パルス間隔を求める基準パルス計測手段と、次
に入力される次回パルスが直前の基準パルス間隔に等し
い時間内に入力されなかったことにより、次回のパルス
素間隔が直前の基準パルス間隔よりも拡延していること
を検出するパルス素間隔拡延検出手段と、前記拡延を検
出しない期間には直前の基準パルス間隔に反比例し、か
つ前記拡延の検出期間には所定の拡延期間毎に直前の基
準パルス間隔と拡延された間隔の和に反比例するパルス
頻度信号をデジタル出力するパルス頻度演算手段と、パ
ルス頻度信号をアナログ信号に変換してアナログメータ
に出力するアナログ信号出力手段とからなることを特徴
とする。
[Means for Solving the Problems] The analog meter drive circuit of the present invention includes a pulse element interval measuring means that receives a pulse signal input at irregular intervals and measures the pulse element interval between each pulse of the pulse signal;
A reference pulse measuring means that calculates a reference pulse interval from one or more pulse elementary intervals obtained a predetermined time ago, and a next pulse to be input next is not input within a time equal to the previous reference pulse interval. The pulse element interval extension detection means detects that the next pulse element interval is wider than the immediately preceding reference pulse interval; During the spread detection period, the pulse frequency calculation means digitally outputs a pulse frequency signal that is inversely proportional to the sum of the immediately preceding reference pulse interval and the spread interval every predetermined spread period, and the pulse frequency calculation means converts the pulse frequency signal into an analog signal. and an analog signal output means for outputting the signal to the analog meter.

ここで、パルス素間隔は、隣接するパルス間のパルス周
期(即ち、パルス幅+パルス間隔)とすることができる
。またパルス素間隔は、入力されるパルス信号の形態に
よっては、パルス幅とバルス間隔の両方により構成する
こともできる。
Here, the pulse element interval can be the pulse period between adjacent pulses (ie, pulse width+pulse interval). Further, the pulse element interval can be configured by both the pulse width and the pulse interval depending on the form of the input pulse signal.

次回パルスは、入力されたパルス信号の次に入力される
パルスである。
The next pulse is a pulse that is input next to the input pulse signal.

次回のパルス素間隔とは、直前のパルスと次回のパルス
との間のパルス素間隔をいう。
The next pulse unit interval refers to the pulse unit interval between the immediately previous pulse and the next pulse.

基準パルス間隔は、以前のパルス素間隔から選択乃至合
成された拡延検出用のパルス間隔をいう。
The reference pulse interval refers to a pulse interval for spread detection that is selected or synthesized from previous pulse element intervals.

直前の基準パルス間隔は、選択乃至合成された最新の基
準パルス間隔をいう。
The most recent reference pulse interval refers to the latest selected or combined reference pulse interval.

[作用] 本発明のアナログメータ駆動回路において、パルス素間
隔計測手段は、入力されるパルス信号のパルス素間隔を
計測する。基準パルス計測手段は、前に入力された所定
の1個または2個以上のパルス素間隔から、パルス素間
隔の拡延検出用の基準パルス間隔を形成する。パルス素
間隔拡延検出手段は、次回パルスが直前の基準パルス間
隔(即ち現在設定されているパルス素間隔)に等しい時
間内に入力されなかったことを検出して、次回のパルス
素間隔(即ち現在計測中のパルス素間隔)が直前の基準
パルス間隔よりも拡延していることを検出する。パルス
頻度演算手段は、拡延の非検出期間には直前の基準パル
ス間隔に反比例し、かつ拡延の検出期間には所定の拡延
期間毎に直前の基準パルス間隔と拡延された間隔の和に
反比例するパルス頻度信号をデジタル出力する。アナロ
グ信号出力手段はパルス頻度信号をアナログ信号に変換
してアナログメータに出力する。
[Operation] In the analog meter drive circuit of the present invention, the pulse element interval measuring means measures the pulse element interval of the input pulse signal. The reference pulse measuring means forms a reference pulse interval for detecting expansion of the pulse element interval from a previously input predetermined one or more pulse element intervals. The pulse element interval extension detection means detects that the next pulse has not been input within a time equal to the immediately preceding reference pulse interval (i.e., the currently set pulse element interval), and extends the next pulse element interval (i.e., the current pulse element interval). It is detected that the pulse element interval (currently being measured) is wider than the immediately preceding reference pulse interval. The pulse frequency calculation means is inversely proportional to the immediately preceding reference pulse interval during the non-detection period of extension, and inversely proportional to the sum of the immediately preceding reference pulse interval and the extended interval for each predetermined extension period during the extension detection period. Digitally outputs the pulse frequency signal. The analog signal output means converts the pulse frequency signal into an analog signal and outputs it to the analog meter.

即ち、本発明のアナログメータ駆動回路では、次回のパ
ルス素間隔(即ち現在計測中のパルス素間隔)が直前の
基準パルス間隔(即ち現在設定されている基準パルス間
隔)より広い場合には、所定の拡延期間毎に直前の基準
パルス間隔と拡延された間隔の和に反比例するパルス頻
度信号をデジタル出力するので、得られるパルス頻度信
号及びそのD/A変換後のアナログ信号は、信号パルス
の間隔増加に対して清らかに追従することが可能となる
That is, in the analog meter drive circuit of the present invention, if the next pulse element interval (i.e., the pulse element interval currently being measured) is wider than the immediately preceding reference pulse interval (i.e., the currently set reference pulse interval), the predetermined pulse interval is A pulse frequency signal that is inversely proportional to the sum of the immediately preceding reference pulse interval and the expanded interval is digitally output for each expansion period of It becomes possible to follow the increase clearly.

[実施例] まず、本発明の一実施例のアナログメータ駆動回路を使
用する自動車用車速表示装置を第2図に示す。
[Embodiment] First, FIG. 2 shows a vehicle speed display device for an automobile using an analog meter drive circuit according to an embodiment of the present invention.

この装置は、自動車の車軸(図示せず)に連結されてそ
の回転を検出する車速センサ100と、車速センサ10
0から車速パルスを受け取りアナログメータ駆動回路1
0にパルス信号を出力するパルス成形用のパルスエツジ
検出回路103と、アナログ信号電圧を出力するアナロ
グメータ駆動回路10と、アナログメータを構成するス
ピードメータ200とから構成されている。
This device includes a vehicle speed sensor 100 connected to an axle (not shown) of an automobile to detect its rotation;
Analog meter drive circuit 1 that receives vehicle speed pulses from 0
It is comprised of a pulse edge detection circuit 103 for pulse shaping that outputs a pulse signal at 0, an analog meter drive circuit 10 that outputs an analog signal voltage, and a speed meter 200 that constitutes an analog meter.

車速センサ100は、前記車軸に連結され2対の磁極(
N、S、N、S)をもつ回転磁石部101と、回転磁石
部101に近接して配置され磁束変化により車速パルス
を発生するリードスイッチ102とから構成されており
、各磁極(N、S。
The vehicle speed sensor 100 is connected to the axle and has two pairs of magnetic poles (
It consists of a rotating magnet section 101 having a magnetic pole (N, S, N, .

N、S)がリードスイッチ102から離れるに期間(た
とえばT1、T3)に車速パルスを出力し、各磁極(N
、S、N、S)がリードスイッチ102に近接する期間
(たとえばT2)に車速パルスを出力しないように構成
されている。
When the magnetic poles (N, S) leave the reed switch 102, a vehicle speed pulse is output during a period (for example, T1, T3), and each magnetic pole (N
, S, N, S) is configured not to output a vehicle speed pulse during a period (for example, T2) when the reed switch 102 is close to the reed switch 102.

パルスエツジ検出回路103は、入力されるパルス信号
の立上がり及び立ち下がり即ち、パルスエツジを検出し
て鋭い信号パルスを出力する回路である。
The pulse edge detection circuit 103 is a circuit that detects the rising and falling edges of an input pulse signal, that is, the pulse edges, and outputs sharp signal pulses.

スピードメータ200は、交差コイル式または可動コイ
ル式のスピードメータであり、入力されるアナログ信号
電圧に比例する車速を表示する構成となっている。
The speedometer 200 is a cross-coil type or moving coil type speedometer, and is configured to display a vehicle speed proportional to an input analog signal voltage.

このアナログメータ駆動回路10の機能構成を第1図に
示す。
The functional configuration of this analog meter drive circuit 10 is shown in FIG.

このアナログメータ駆動回路10は、パルスエツジ検出
回路103(第2図参照)から不定間隔で入力されるパ
ルス信号を受け取りパルス信号の各パルス間のパルス素
間隔を計測するパルス素間隔計測手段と、1個または2
個以上のパルス素間隔より基準パルス間隔を求める基準
パルス計測手段と、次に入力される次回パルスが直前の
基準パルス間隔(最新の基準パルス間隔)に等しい時間
内に入力されなかったことにより、現在計測中である次
回のパルス素間隔が直前の基準パルス間隔よりも拡延し
ていることを検出するパルス素間隔拡延検出手段と、拡
延の非検出期間には直前の基準パルス間隔に反比例し、
かっ拡延の検出期間には所定の拡延期間毎に直前の基準
パルス間隔と拡延された間隔の和に反比例するパルス頻
度信号をデジタル出力するパルス頻度演算手段と、パル
ス頻度信号をアナログ信号に変換してアナログメータに
出力するアナログ信号出力手段として機能するマイクロ
コンピュータ装置により構成されている。
This analog meter drive circuit 10 includes a pulse element interval measuring means for receiving a pulse signal inputted at irregular intervals from a pulse edge detection circuit 103 (see FIG. 2) and measuring the pulse element interval between each pulse of the pulse signal; pieces or 2
A reference pulse measuring means that calculates a reference pulse interval from more than one pulse element interval; pulse element interval extension detection means for detecting that the next pulse element interval currently being measured is wider than the immediately preceding reference pulse interval;
During the spread detection period, the pulse frequency calculation means digitally outputs a pulse frequency signal that is inversely proportional to the sum of the immediately preceding reference pulse interval and the spread interval every predetermined spread period, and the pulse frequency calculation means converts the pulse frequency signal into an analog signal. The microcomputer device functions as an analog signal output means for outputting signals to an analog meter.

このアナログメータ駆動回路10及びパルスエツジ検出
回路103のブロック図を第3図に示す。
A block diagram of this analog meter drive circuit 10 and pulse edge detection circuit 103 is shown in FIG.

このアナログメータ駆動回路10は、データバスでデー
タ交換可能に接続されたカウンタ1と、遅延レジスタ2
と、演算論理回路(ALU>3と、出力インタフェース
4と、パルスエツジ検出回路103から出力されるパル
ス信号を受け取る内部制御用のコントローラ5と、カウ
ンタ1にクロックパルスを送るクロックジェネレータ6
と、コントローラ5に制御されて2m5ecの時間遅延
信−1〇  − 号を発生するタイマ9とから構成されている。
This analog meter drive circuit 10 includes a counter 1 and a delay register 2, which are connected so as to be able to exchange data via a data bus.
, an arithmetic logic circuit (ALU>3, an output interface 4 , a controller 5 for internal control that receives pulse signals output from the pulse edge detection circuit 103 , and a clock generator 6 that sends clock pulses to the counter 1
and a timer 9 which is controlled by the controller 5 and generates a time delay signal -10- of 2m5ec.

出力インタフェース4は、データバスを介してALtJ
3から送られるデジタル信号をアナログ信号電圧に変換
するD/A変換器(図示せず)、得たアナログ信号電圧
をサンプルホールドするサンプルホールド回路(図示せ
ず)、及びサンプルホールド回路から出力されるアナロ
グ信号電圧を電力増幅してスピードメータ100に出力
するドライバアンプ(図示せず)を内蔵している。
Output interface 4 connects ALtJ via the data bus.
A D/A converter (not shown) that converts the digital signal sent from 3 into an analog signal voltage, a sample hold circuit (not shown) that samples and holds the obtained analog signal voltage, and an output from the sample hold circuit. It has a built-in driver amplifier (not shown) that power amplifies the analog signal voltage and outputs it to the speedometer 100.

なお、出力インターフェイス4以外の他の各構成要素は
良く知られているので説明を省略する。
Note that each component other than the output interface 4 is well known, so a description thereof will be omitted.

このアナログメ〜り駆動回路10の動作を、第4図のフ
ローチャート、第5図の信号波形図により説明する。
The operation of this analog mail drive circuit 10 will be explained with reference to the flowchart of FIG. 4 and the signal waveform diagram of FIG. 5.

まず、初期設定しく5101)、パルスエツジ検出回路
103から信号パルスが入力したかどうかを調べ(S1
02)、入力すればカウンタ1の計数値(基準パルス間
隔Cm)を遅延レジスタ2に書込んだ後でカウンタ1を
リセットしく3103)、入力していなければ5102
に戻る。
First, initialization is performed (5101), and it is checked whether a signal pulse is input from the pulse edge detection circuit 103 (S1
02), if input, reset counter 1 after writing the count value of counter 1 (reference pulse interval Cm) to delay register 2 3103), if not input, 5102
Return to

8104で、基準パルス間隔CmをA l−U 3に内
蔵のレジスタ(図示せず)に出力する。この基準パルス
間隔Cmは、後のステップでパルス素間隔の拡延を検出
するために使用づるデータであり、本実施例では、遅延
レジスタ2に書込まれた計数値(即ち、直前のパルス素
間隔)を採用している。
At 8104, the reference pulse interval Cm is output to a register (not shown) built into A1-U 3. This reference pulse interval Cm is data used to detect the expansion of the pulse element interval in a later step, and in this embodiment, the count value written in the delay register 2 (i.e., the immediately preceding pulse element interval ) is adopted.

5105r、デジタル車速値Va=1/Cmを計算して
出力インタ−フェイス4に送り、出力インターフェイス
4は、内蔵の前記D/A変換器(図示せず)でデジタル
車速値■aをアナログ信号電圧に変換し、内蔵の前記サ
ンプルホールド回路(図示せず)で次のデジタル車速値
vaが入力されるまでアナログ信号電圧をサンプルホー
ルドし、内蔵の前記ドライバアンプ(図示せず)でこの
アナログ信号電圧を電ノコ増幅してスピードメータ10
0に出力する。
5105r, calculates a digital vehicle speed value Va=1/Cm and sends it to the output interface 4, which converts the digital vehicle speed value ■a into an analog signal voltage using the built-in D/A converter (not shown). The built-in sample and hold circuit (not shown) samples and holds the analog signal voltage until the next digital vehicle speed value va is input, and the built-in driver amplifier (not shown) converts the analog signal voltage to Amplify the electric saw and speedometer 10
Output to 0.

次の5106で、カウンタ1によりカウント中の次回パ
ルス素間隔Cnが、直前の基準パルス間隔Cmより大ぎ
いかどうかを判別し、On≦Cmであれば車速は低速化
していないので、エツジパルスが入力したかを確認しく
5107)、エツジパルスが入力していなければ510
6に戻る。また、エツジパルスが入力していれば810
3に戻り、新しいパルス素間隔を創始する。
In the next step 5106, it is determined whether the next pulse element interval Cn being counted by the counter 1 is greater than the previous reference pulse interval Cm. If On≦Cm, the vehicle speed has not slowed down, so the edge pulse is input. 5107) and 510 if Edge Pulse is not input.
Return to 6. Also, if Edge Pulse is input, 810
Return to step 3 and start a new pulse element interval.

5106でOn>Cmであれば車速は低速化しているの
で、予め2m5ecの遅延(拡延期間)をセットされた
タイマー9をスタートさせた(8108)後、エツジパ
ルスが入力したかを確認しく5109)、エツジパルス
が入力していれば5103に戻り、エツジパルスが入力
していなければタイマー9がオフしたかどうかを調べ(
S110)、タイマー9がオフしていなければ、510
9に戻る。5110で、タイマー9がオフしていれば、
デジタル車速値Vb=1/Cnを計算して出力インター
フェイス4に送る。出力インターフェイス4は5105
の場合と同様にデジタル車速値をアナログ信号電圧に変
換し、サンプルホールドし、電力増幅してスピードメー
タ100に出力し、その後で再び5106に戻り、以下
、次のエツジパルスが入力されるまで2m5ec毎に上
記動作を実行する。
If On>Cm in 5106, the vehicle speed has decreased, so after starting timer 9, which has been set with a 2m5ec delay (expansion period) in advance (8108), check if the edge pulse has been input (5109). If the edge pulse is being input, the process returns to 5103; if the edge pulse is not being input, it is checked whether the timer 9 has turned off (
S110), if timer 9 is not off, 510
Return to 9. If timer 9 is off at 5110,
A digital vehicle speed value Vb=1/Cn is calculated and sent to the output interface 4. Output interface 4 is 5105
As in the case of , the digital vehicle speed value is converted into an analog signal voltage, sampled and held, and the power is amplified and outputted to the speedometer 100. After that, the process returns to 5106 again, and thereafter every 2m5ec until the next edge pulse is input. Execute the above operation.

車速か低速化している場合の信号波形を第5図の信号波
形図により説明する。
Signal waveforms when the vehicle speed is decreasing will be explained with reference to the signal waveform diagram in FIG.

車速センサ100から車速パルスを受(プ取ったパルス
エツジ検出回路103は時点to、t1、t2にパルス
信号を出力覆る。時点t1においてコントローラ5にパ
ルス信号が入力すると、カウントされたパルス素間隔T
1 (=tO〜t1)がカウンタ1から遅延レジスタ2
を介してALU3に送られ、ALU3はパルス素間隔T
1に反比例するアナログ信号電圧V1(車速Va)をス
ピードメータ200に出力する。
The pulse edge detection circuit 103 that receives the vehicle speed pulse from the vehicle speed sensor 100 outputs pulse signals at time to, t1, and t2. When the pulse signal is input to the controller 5 at time t1, the counted pulse element interval T
1 (=tO~t1) from counter 1 to delay register 2
is sent to ALU3 via pulse element interval T.
An analog signal voltage V1 (vehicle speed Va) inversely proportional to 1 is output to the speedometer 200.

その後、現在カウント中のパルス素間隔T2が遅延レジ
スタ2に設定された基準パルス間隔Cmく−パルス素間
隔T1)に等しくなる時点t10で、タイマー9が作動
を開始し、タイマー9がオフする時点t11 (−t1
0+2m5ec)に、カウンタ1の現在の計数値Cn=
t11−t1=Cm+2m5ecに反比例するアナログ
信号電圧V11が出力される。また、タイマー9がオフ
する時点t12 (−tlO+4m5eC)に、カウン
タ1の現在の計数値Cn=t12−t1=Cm→−4m
5ecに反比例するアナログ信号電圧v12が出力され
る。以下同様にして1時点t13〜t14にアナログ信
号電圧V13〜V14が出力される。
Thereafter, at time t10 when the pulse element interval T2 currently being counted becomes equal to the reference pulse interval Cm - pulse element interval T1) set in the delay register 2, the timer 9 starts operating, and the timer 9 turns off. t11 (-t1
0+2m5ec), the current count value of counter 1 Cn=
An analog signal voltage V11 that is inversely proportional to t11-t1=Cm+2m5ec is output. Also, at time t12 (-tlO+4m5eC) when timer 9 turns off, the current count value of counter 1 Cn=t12-t1=Cm→-4m
An analog signal voltage v12 that is inversely proportional to 5ec is output. Thereafter, analog signal voltages V13 to V14 are output in the same manner at one time point t13 to t14.

その後、時点t2にパルス信号が入力すると、パルス素
間隔T2 (=t2−t1 )がカウンタ1から遅延レ
ジスタ2を介してALU3に送られ、遅延レジスタ2に
は基準パルス間隔としてパルス素間隔T2が設定され、
そしてパルス素間隔T2に反比例するデジタル信号電圧
v2が出力インターフェイス4から出力される。
After that, when a pulse signal is input at time t2, the pulse element interval T2 (= t2 - t1) is sent from the counter 1 to the ALU 3 via the delay register 2, and the pulse element interval T2 is stored in the delay register 2 as the reference pulse interval. set,
Then, a digital signal voltage v2 that is inversely proportional to the pulse element interval T2 is outputted from the output interface 4.

以上本実施例のアナログメータ駆動回路によれば、現在
計測している次回のパルス素間隔が直前のパルス間隔を
超過した場合に、2m5ec毎にカウンタ1の現在の計
数値に反比例するアナログ信号電圧を出力しているので
、スピードメータ200の針は従来より自然な動作が可
能となる。
As described above, according to the analog meter drive circuit of this embodiment, when the next pulse elementary interval currently being measured exceeds the immediately preceding pulse interval, the analog signal voltage is inversely proportional to the current count value of the counter 1 every 2 m5ec. , the needle of the speedometer 200 can move more naturally than before.

実施例2 − 15  = 本発明の他の実施例のアナログメータ駆動回路を第6図
のブロック回路図及び第7図のパルス波形図により説明
する。
Embodiment 2-15 = An analog meter drive circuit according to another embodiment of the present invention will be explained with reference to a block circuit diagram in FIG. 6 and a pulse waveform diagram in FIG. 7.

このアナログメータ駆動回路は、実施例1の装置と同様
に、カウンタ1、遅延レジスタ2、演算論理回路(AL
U)3、出力インタフェース4、コントローラ5、クロ
ックジェネレータ6、及びタイマ9とから構成されてい
る他、カウンタ1と遅延レジスタ2との間に計数値を遅
延するだめのバッファレジスタ7が付加されている点が
実施例1の装置と異なっている。
Similar to the device of the first embodiment, this analog meter drive circuit includes a counter 1, a delay register 2, an arithmetic logic circuit (AL
U) 3, it is composed of an output interface 4, a controller 5, a clock generator 6, and a timer 9, and a buffer register 7 for delaying the counted value is added between the counter 1 and the delay register 2. This device differs from the device of Example 1 in that

このバッファレジスタ7は、カウンタ1から計数値を受
け取るレジスタR1と、レジスタR1から計数値を受け
取るレジスタR2と、レジスタR2から計数値を受け取
るレジスタR3と、レジスタR3から計数値を受け取る
レジスタR4と、レジスタR4から計数値を受け取るレ
ジスタR5と、レジスタR5から計数値を受け取るレジ
スタR6と、レジスタR6から計数値を受け取り遅延レ
ジスタ2に計数値を出力するレジスタR7とからなる。
This buffer register 7 includes a register R1 that receives the counted value from the counter 1, a register R2 that receives the counted value from the register R1, a register R3 that receives the counted value from the register R2, and a register R4 that receives the counted value from the register R3. It consists of a register R5 that receives the counted value from the register R4, a register R6 that receives the counted value from the register R5, and a register R7 that receives the counted value from the register R6 and outputs the counted value to the delay register 2.

各レジスタR1〜R7はそれぞれシフトレジスタとして
動作するようにコントローラ5により制御され、パルス
信号がパルスエツジ検出回路103からコントローラ5
に入力する毎に、ルージス9段だけ各レジスタの計数値
はシフトされる。
Each of the registers R1 to R7 is controlled by the controller 5 to operate as a shift register, and the pulse signal is transmitted from the pulse edge detection circuit 103 to the controller 5.
Each time the register is input, the count value of each register is shifted by nine stages of Rouges.

第2図に示す車速センサ100は、第7図に示すように
、その1回転において4個の車速パルスを出力し、その
結果パルスエツジ検出回路103は車速センサ100が
1回転する間に車速パルスのパルス幅Ta及びパルス間
隔1’−bに対応するパルス素間隔で8個のパルス信号
を出力する。これらの8個のパルス信号により区分され
る各パルス素間隔T1〜T8が車速センサ100の1回
転周期を構成している。
The vehicle speed sensor 100 shown in FIG. 2 outputs four vehicle speed pulses during one rotation as shown in FIG. Eight pulse signals are output at pulse unit intervals corresponding to the pulse width Ta and the pulse interval 1'-b. Each pulse element interval T1 to T8 divided by these eight pulse signals constitutes one rotation period of the vehicle speed sensor 100.

従って、第6図の遅延レジスタ2に設定されている基準
パルス間隔Cmは、車速センサ100の1回転周期前の
パルス素間隔となり、5106における拡延の検出では
、蜆在カウント中のカウンタ1の計数値Cnが、この1
回転周期前のパルス素間隔と比較される。従って、車速
センサ100の各磁極(N、S、N、S)の幅や間隔の
ばらつきによるアナログメータの針の誤ったふれを防止
することができる。
Therefore, the reference pulse interval Cm set in the delay register 2 in FIG. The numerical value Cn is this 1
It is compared with the pulse element interval before the rotation period. Therefore, it is possible to prevent the needle of the analog meter from erroneously moving due to variations in the width and spacing of the magnetic poles (N, S, N, S) of the vehicle speed sensor 100.

その他、基準パルス間隔Cmとして、前記説明した直前
のパルス素間隔や1回転周期前のパルス素間隔の他に、
入力済みの隣接する複数のパルス素間隔の平均値などを
採用することも可能である。
In addition, as the reference pulse interval Cm, in addition to the immediately preceding pulse element interval and the pulse element interval one rotation period before, as described above,
It is also possible to employ the average value of a plurality of adjacent pulse unit intervals that have already been input.

実施例3 本実施例のアナログメータ駆動回路は、後述する係数K
を記憶するレジスタ(図示せず)をもつ他は実施例1の
アナログメータ駆動回路(第3図参照)と同じ構成をも
つ。
Example 3 The analog meter drive circuit of this example has a coefficient K, which will be described later.
This circuit has the same configuration as the analog meter drive circuit of the first embodiment (see FIG. 3), except that it has a register (not shown) for storing .

このアナログメータ駆動回路の動作は、そのフローチャ
ートである第8図に示すように、第4図のステップ51
11の後にステップ5112及び5113を追加した点
が第4図のフローチャートと異なっている。ただし、係
数には3101で1に設定される。
The operation of this analog meter drive circuit is as shown in the flowchart of FIG. 8, as shown in step 51 of FIG.
The difference from the flowchart in FIG. 4 is that steps 5112 and 5113 are added after step 11. However, the coefficient is set to 1 in 3101.

即ち、5112で基準パルス素間隔Cmに2m5eCx
Kを加算して基準パルス素間隔Cmとし、−18= 5113で係数Kに1を加算して新たなKとしている。
That is, at 5112, the reference pulse element interval Cm is set to 2m5eCx.
K is added to set the reference pulse element interval Cm, and 1 is added to the coefficient K at -18=5113 to set a new K.

更に、本実施例では5106において、現在カウント中
の次回パルス素間隔Cnと遅延レジスタ2に設定されて
いる直前の基準パルス間隔Cmとの差(Cn−Cm)を
求め、その差(Cn−Cm)が所定値Δ王より大きい場
合に8108に進み、そうでない場合に8107に進む
ようにしている。
Furthermore, in this embodiment, in 5106, the difference (Cn-Cm) between the next pulse element interval Cn currently being counted and the immediately preceding reference pulse interval Cm set in the delay register 2 is calculated, and the difference (Cn-Cm) is calculated. ) is larger than a predetermined value ΔK, the process proceeds to 8108, and otherwise the process proceeds to 8107.

ただし、Δ丁は各磁極(N、S、N、S)のばらつきに
よるパルス素間隔の多少の変動(通常走行速度における
)より多少広く設定されている。
However, .DELTA. is set to be somewhat wider than the slight variation (at normal running speed) in the pulse element interval due to variation in each magnetic pole (N, S, N, S).

従って、本実施例では、車速センサ100の各磁極(N
、5SNSS)のばらつきによるパルス素間隔の多少の
変動があっても、それらが差(Cn−Cm)より小さい
限り、スピードメータ200の針は変動しないようにす
ることができる。
Therefore, in this embodiment, each magnetic pole (N
, 5SNSS), the needle of the speedometer 200 can be prevented from changing as long as they are smaller than the difference (Cn-Cm).

[発明の効果] 以上説明したように本発明のアナログメータ駆動回路は
、現在計測途中の次回パルス素間隔が直前の基準パルス
間隔よりも拡延していることを検出するパルス素間隔拡
延検出手段と、前記拡延を検出しない期間には直前の前
記パルス素間隔に反比例し、かつ前記拡延の検出期間に
は基準パルス間隔と拡延期間の和に反比例するパルス頻
度信号をデジタル出力するパルス頻度演算手段とを具備
しているので、次回パルス素間隔が直前の基準パルス間
隔よりも拡延する場合に、前記拡延に応じたパルス頻度
信号をアナログメータに出力することができ、信号パル
スの頻度が低下する場合に滑らかなアナログ信号を出力
することができる。
[Effects of the Invention] As explained above, the analog meter drive circuit of the present invention includes a pulse element interval expansion detection means for detecting that the next pulse element interval currently being measured is wider than the immediately preceding reference pulse interval. , a pulse frequency calculating means for digitally outputting a pulse frequency signal that is inversely proportional to the immediately preceding pulse element interval during the period in which the expansion is not detected, and inversely proportional to the sum of the reference pulse interval and the expansion time during the expansion detection period; Therefore, when the next pulse element interval expands more than the previous reference pulse interval, a pulse frequency signal corresponding to the expansion can be output to the analog meter, and when the frequency of signal pulses decreases. A smooth analog signal can be output.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のアナログメータ駆動回路1
0の機能構成を示す機能ブロック図、第2図はこのアナ
ログメータ駆動回路を使用する自動車用車速表示装置の
ブロック図、第3図は第1図のアナログメータ駆動回路
のブロック回路図、第4図は第3図のアナログメータ駆
動回路の動作を示すフローチャート、第5図は第1図の
装置の信号波形図、第6図は本発明の他の実施例のアナ
ログメータ駆動回路のブロック回路図、第7図は第6図
のアナログメータ駆動回路の信号波形図である。第8図
は本発明の第3実施例のアナログメータ駆動回路の動作
を示すフローチャート、第9図は従来のアナログメータ
駆動回路の信号波形図である。 1・・・カウンタ1(アナログメータ駆動回路)2・・
・遅延レジスタ(アナログメータ駆動回路)3・・・A
LU (アナログメータ駆動回路)4・・・出力インタ
ーフェイス(アナログメータ駆動回路) 5・・・コントローラ(アナログメータ駆動回路)9・
・・タイマ(アナログメータ駆動回路)10・・・マイ
クロコンピュータ(アナログメータ駆動回路) 100・・・車速センサ 200・・・スピードメータ(アナログメータ)特許出
願人  日本電装株式会社
FIG. 1 shows an analog meter drive circuit 1 according to an embodiment of the present invention.
FIG. 2 is a block diagram of an automobile speed display device using this analog meter drive circuit, FIG. 3 is a block circuit diagram of the analog meter drive circuit of FIG. 1, and FIG. 3 is a flowchart showing the operation of the analog meter drive circuit of FIG. 3, FIG. 5 is a signal waveform diagram of the device of FIG. 1, and FIG. 6 is a block circuit diagram of the analog meter drive circuit of another embodiment of the present invention. , FIG. 7 is a signal waveform diagram of the analog meter drive circuit of FIG. 6. FIG. 8 is a flowchart showing the operation of the analog meter drive circuit according to the third embodiment of the present invention, and FIG. 9 is a signal waveform diagram of the conventional analog meter drive circuit. 1... Counter 1 (analog meter drive circuit) 2...
・Delay register (analog meter drive circuit) 3...A
LU (analog meter drive circuit) 4... Output interface (analog meter drive circuit) 5... Controller (analog meter drive circuit) 9.
...Timer (analog meter drive circuit) 10...Microcomputer (analog meter drive circuit) 100...Vehicle speed sensor 200...Speedmeter (analog meter) Patent applicant Nippondenso Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] (1)不定間隔で入力されるパルス信号を受け取り、前
記パルス信号の各パルス間のパルス素間隔を計測するパ
ルス素間隔計測手段と、 所定前に求められた1個または2個以上のパルス素間隔
より基準パルス間隔を求める基準パルス計測手段と、 次に入力される次回パルスが直前の基準パルス間隔に等
しい時間内に入力されなかつたことにより、次回のパル
ス素間隔が直前の基準パルス間隔よりも拡延しているこ
とを検出するパルス素間隔拡延検出手段と、 前記拡延を検出しない期間には直前の基準パルス間隔に
反比例し、かつ前記拡延の検出期間には所定の拡延期間
毎に直前の基準パルス間隔と拡延された間隔の和に反比
例するパルス頻度信号をデジタル出力するパルス頻度演
算手段と、 パルス頻度信号をアナログ信号に変換してアナログメー
タに出力するアナログ信号出力手段とからなることを特
徴とするアナログメータ駆動回路。
(1) A pulse element interval measuring means that receives a pulse signal input at irregular intervals and measures the pulse element interval between each pulse of the pulse signal, and one or more pulse elements determined in advance. A reference pulse measuring means that calculates a reference pulse interval from the interval; and the next pulse to be inputted next time is not input within a time equal to the immediately preceding reference pulse interval, so that the next pulse elementary interval is less than the immediately preceding reference pulse interval. pulse element interval expansion detection means for detecting that the pulse interval has expanded; The pulse frequency calculation means digitally outputs a pulse frequency signal that is inversely proportional to the sum of the reference pulse interval and the extended interval, and the analog signal output means converts the pulse frequency signal into an analog signal and outputs it to the analog meter. Features an analog meter drive circuit.
JP12423988A 1988-05-20 1988-05-20 Analog meter driving circuit Pending JPH01295168A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12423988A JPH01295168A (en) 1988-05-20 1988-05-20 Analog meter driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12423988A JPH01295168A (en) 1988-05-20 1988-05-20 Analog meter driving circuit

Publications (1)

Publication Number Publication Date
JPH01295168A true JPH01295168A (en) 1989-11-28

Family

ID=14880411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12423988A Pending JPH01295168A (en) 1988-05-20 1988-05-20 Analog meter driving circuit

Country Status (1)

Country Link
JP (1) JPH01295168A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04310870A (en) * 1991-04-09 1992-11-02 Rohm Co Ltd Meter driving apparatus
JPH04350564A (en) * 1991-05-28 1992-12-04 Zexel Corp Computing method for pulse generation period
JP2006058222A (en) * 2004-08-23 2006-03-02 Ebara Ballard Corp Method and apparatus for sensing flow rate
JP2009092394A (en) * 2007-10-04 2009-04-30 Ebara Ballard Corp Method and device for detecting flow rate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6350064B2 (en) * 1980-03-18 1988-10-06 Toyota Motor Co Ltd

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6350064B2 (en) * 1980-03-18 1988-10-06 Toyota Motor Co Ltd

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04310870A (en) * 1991-04-09 1992-11-02 Rohm Co Ltd Meter driving apparatus
JPH04350564A (en) * 1991-05-28 1992-12-04 Zexel Corp Computing method for pulse generation period
JP2006058222A (en) * 2004-08-23 2006-03-02 Ebara Ballard Corp Method and apparatus for sensing flow rate
JP2009092394A (en) * 2007-10-04 2009-04-30 Ebara Ballard Corp Method and device for detecting flow rate

Similar Documents

Publication Publication Date Title
US8089270B2 (en) Magnetic field detector having a variable threshold
JPH01295168A (en) Analog meter driving circuit
JPH02165055A (en) Speed detector
JP3223884B2 (en) Duty ratio determination circuit and duty ratio determination method
EP1428737B1 (en) Wheel speed calculation method and apparatus
JPH04346069A (en) Speed signal generating circuit
JP3248143B2 (en) Digital AC servo device
JP2513050B2 (en) Rotation speed detector
JP2778314B2 (en) Indicating instrument
KR100760867B1 (en) A calculation system of a vehicle speed
KR20010009550A (en) An apparatus the method of signal analysis for microcomputer
JP3072820B2 (en) Vehicle speed detection device
JPH0329749Y2 (en)
JPS6023695Y2 (en) Vehicle speed display device
JPH10255489A (en) Microcomputer
KR19980054686A (en) Speed detection method and apparatus in motor
JP2878748B2 (en) Flowmeter
JPH05232162A (en) Measuring circuit
JPH0714901Y2 (en) Engine rotation signal processor
JPS648766B2 (en)
JPS6078A (en) Peak value holding meter circuit
RU2190857C1 (en) Device measuring acceleration
JP2840406B2 (en) Error signal generator
JPS6015172Y2 (en) Automotive digital display tachometer
JPH03295469A (en) Vehicle speed detecting device