JPH01294300A

JPH01294300A - マスクｒｏｍ書込みデータの識別方法

Info

Publication number: JPH01294300A
Application number: JP63125453A
Authority: JP
Inventors: Yasuaki Suzuki; 鈴木　保明
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-05-23
Filing date: 1988-05-23
Publication date: 1989-11-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（概要）イオン打込み（Ｉ　ｏｎ　　ｌ　ｗｐｌａｎｔａｔｉｏ
ｎ　）のマスクＲＯＭの書込みデータの識別方法に関し
、パッケージ前後にかかわらず、特別のウェハ・プロセ
スの工程を必要とぜず、筒中かつ確実に書込みデータの
識別ができるようにすることを目的とし、イオン打込みによるデータの書込み用ＭＯＳトランジス
タと、入力信号線との間に、ＭＯＳトランジスタの通常
の動作電圧以上のしきい値電圧の和が得られるように複
数個のＭＯＳトランジスタを直列に接続し、入力信号線
に前記通常の動作電圧以上の電圧を印加して入力信号線
が導通するか否かを知ることにより、前記データの書込
み用ＭＯＳトランジスタの書込みデータの識別を行なう
ようｔＡ或する。

〔産業上の利用分野〕

本発明は、イオン打込み（Ｉ　ｏｎ　　Ｉ　１ｐｌａｎ
ｔａｔｉ−ｏｎ）のマスクＲＯＭの表込みデータの識別
方法に関する。

イオン打込みによるデータの書込み（以下、単にＩ・■
書込みという）のマスクＲＯＭを製造する場合、ウェハ
・プロセス時にはマスク自体に識別用の番号等の情報が
付加されているので、書込みデータの識別は容易にでき
る。これに対し、ウェハ試験、出荷試験、あるいはユー
ザにおける受入れ試験時に、書込みデータの異なる２つ
以上のパターンが混入した場合には、書込みデータを識
別するのが容易でない。従って、簡単かつ確実に１込み
データを識別できる方法が望まれている。

〔従来の技術〕

■・Ｉｌ！込みの場合、■・■を行なった部分とそうで
ない部分の違いは、目視しても判からない。

そのため、従来では、ウェハ・プロセス上でマスクを一
枚追加してユーザ対応の数字等を印刷し、目視できるよ
うにしている。

〔発明が解決しようとする課題〕

しかしながら、このような従来の方法では、ウェハ・プ
ロセスの工Ｐが増加してしまうので、コスト及び時間の
点から好ましいものではなく、またパッケージ後は目視
することができないという問題点があった。

従って、本発明はこのような問題点を解決し、パッケー
ジ＠侵にかかわらず、特別のウェハ・プロセスの二［程
を必要とせず、簡単かつ確実に書込みデータを識別でき
るようにすることを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図である。

イオン打込みによるデータのお込み用ＭＯＳトランジス
タ１０と、入力信号線１２との間に、ＭＯＳトランジス
タの通常の動作電圧（０〜５Ｖ程度）ｌＸ上のしきい値
電圧の和が得られるように複数個のＭＯＳトランジスタ
１１が直列に接続されている。書込みデータの識別等、
入力信号線１２に前記通常の動作電圧以上の電圧を印加
して入力信号線１２が導通するか否かを知ることにより
、データ書込み用ＭＯＳトランジスタ１０の書込みデー
タの識別を行なう。

〔作用〕

例えば、データ書込み用ＭＯＳトランジスタ１０はＩ・
■書込みにより、ノーマリ・オンであるとする。この状
態で入力信号線１２に複数個のＭＯＳトランジスタ１１
のしきい１直電圧の和以上の電圧を印加すると、複数個
のＭＯＳ　トランジスタ１１は導通し、入力信号線１２
と接地間に電流が流れる。

これに対し、データ書込み用ＭＯＳトランジスタ１０は
Ｉ・Ｉｌｌ込みされておらず、ノーマリ・オンであると
する。この場合には、複数個のＭＯＳトランジスタ１１
のしきい値電圧の和以上の電圧を印加しても、入力信号
線１２と接地間には電流が流れてない。

従って、入力信号線１２の導通、非導通により、データ
書込み用ＭＯＳトランジスタ１０の力込みデータの識別
を行なうことができる。

〔実施例〕

以下、本発明の実施例を図面を参照して詳細に説明する
。

第２図はζ本発明の一実施例の回路図である。

本実施例は、５価の原子を■・■するマスクＲＯＭに関
する。＃１〜＃ｎはｎ個のＮ−ＭＯＳトランジスタ（Ｅ
ｎｈａｎｃｅｍｅｎｔ　　Ｔｒａｎｓｉｓｔｏｒ　）で
、図示するように直列に接続されている。＃１〜＃ｎ−
１のＮ−ＭＯＳトランジスタは、第１図の複数個のＭＯ
Ｓトランジスタ１１に相当し、＃ｎのＮ・ＭｏＳトラン
ジスタはデータ書込み用ＭＯＳトランジスタ１０に相当
する。＃１〜＃ｎ−１の各Ｎ−ＭＯＳトランジスタのゲ
ートとドレインは接続されている。＃ｎのＮ−ＭＯＳト
ランジスタのゲートはンースに接続されている。

＃１〜＃ｎの各Ｎ−ＭＯＳトランジスタは■・Ｉ書込み
工程前ではノーマリ・オフである。＃ｎのＮ−ＭＯＳト
ランジスタには、５価の原子（例えばリン、砒素）によ
るＩ・■書込みと同一工程で打込める。この打込みによ
って、＃ｎのＮ−ＭＯＳトランジスタはデプレッション
・トランジスタになり、ノーマリ・オンとなる。従って
、０点に＃１〜＃ｎ−１の各しきい値電ＪＩＶｔｈをｎ
−１倍した電圧（Ｖｔｈｘ　（ｎ−１）　　（Ｖ）　）
以上の電圧を印加すると、電流が流れる。逆に、Ｉ−１
書込み時に＃ｎのＮ−ＭＯＳトランジスタに５価の原子
を打込まなければ、０点にＶｔｈｘ（ｎ−１）（Ｖ）以
上の電圧を印加しても導通しない。

上記Ｖｔｈｘ　（ｎ−１）　　（Ｖ）　（１）電圧は、
ＭＯＳトランジスタの通常の動作電圧０〜５７以上に設
定する必要がある。これは、通常の動作電圧で＃１へ一
＃　ｎ　−１のＮ−ＭＯＳトランジスタが動作しないよ
うにするためである。

第３図は、本発明の別の実施例の回路図である。

本実施例は、３価の原子をＩ・■するマスクＲＯＭの例
である。第３図中、＃１〜＃ｎ−１のＮ・ＭＯＳトラン
ジスタは、第２図中の＃１〜＃ｎ−１のＮ−ＭＯＳトラ
ンジスタと同一である。すなわち、各Ｎ−ＭＯＳトラン
ジスタのゲートとドレインは相互に接続され、ノーマリ
・オフである。

＃ｎのＮ−ＭＯＳトランジスタは第１図のデータ書込み
ＭＯＳトランジスタ１０に相当し、そのゲートはドレイ
ンに接続されている。＃ｎのＮ−ＭＯＳトランジスタに
３価の原子（例えばボロン。

ガリウムやインジウム）を１・Ｉするとの点にＶｔｈｘ
　（ｎ−１）　（Ｖ）以上の電圧を印加しても導通しな
い。これに対し、＃ｎのＮ−ＭＯＳトランジスタに３価
の原子をＩ・■しなければ、０点にＶｔｈｘ　（ｎ）　
　（Ｖ）以上の電圧を印加すると導通する。尚、本実施
例でも第２図に示す実施例と同様に、Ｖｔｈｘ　（ｎ）
　　〔ｖ）（７）電圧は、ＭＯＳトランジスタの通常の
動作電圧０〜５■以上に設定する必要がある。

以上、第２図及び第３図の各実施例の１・■打込みによ
る識別状態をまとめると、表−１のとおりである。

表−１第４図は、本発明の適用例のブロック図である。

同図において、２０はＭｏ３・ＩＣデバイス、１３ａと
１３ｂは入力ビン、１４ａと１４ｂはパッド、１５ａと
１５ｂは保護回路、１６ａと１６ｂは内部回路、１７ａ
と１７ｂは第２図又は第３図に示す本回路である。第４
図中、０点は第２図又は第３図中の０点と同一である。

本回路１７ａ。

１７ｂはそれぞれ入力ビン１３ａ、１３ｂに１対１に対
応して設けられている。通常Ｍｏ３−ＩＣデバイスの入
力ビンには、０〜５ｖの振幅の信号が入る。この信号は
静電気対策用の保護回路１５ａ。

１５ｂを通り、内部回路１６ａ、１６ｂへと伝搬してい
く。本回路１７８．１７ｂはそれぞれ保護回路１５ａ、
１５ｂの後に接続されている。

Ｍｏ３−ＩＣデバイスの入力インピーダンスは１Ｘ１０
Ｉ２−ＩＸＩＯＩ５（Ω〕と高く、入力に電圧を加えて
も電流は流れない。本回路１７ａ。

１７ｂにおいて、例えばＮ−Ｍｏ５トランジスタのしき
い値電圧ｖｔｈを’　ｉ、ｏｖ、直列数ｎを１０とする
と、０点の電位、すなわち入力ビン１３ａ。

１３ｂ１．：印加ｔルミＪ）−を１　（Ｖ）　Ｘ　（１
０−１’）＝９　（Ｖ）又はｌ　（Ｖ）Ｘ１０＝１０　
（Ｖ）以上に設定すればそれぞれ、５価の■・１打込み
あり、及び３価の１−１打込みなしの場合、導通状態が
得られる。これに対し、５涌のｉ１打込みなし及び３（
ａｉのＩ−１打込みありの場合には、９〔７３以上の１
１圧を入力ビン１３ａ、１３ｂに印加しても導通しない
。このように、Ｉ−１打込みの有無、換言すれば１込み
データの有無が入力ビン１３ａ。

１３ｂの導通、非導通を知ることにより判る。尚、本回
路１７ａ、１７ｂを保５回路１５ａ、１５ｂの後に接続
しているため、入力ビン１３ａ、１３ｂに静電気が入っ
ても、本回路１７ａ、１７ｂは保護される。

以上説明したように、本回路１つで導通の有無により、
“１′′と“０”の２種の状態、すなわち２進の表現を
１ピツトで表わされる。従って、Ｎ本の入力ビンを有す
るマスクＲＯＭでは２Ｎの表現（識別）ができる（例え
ば、Ｎ＝１０では１０２４゜２０では１　、０４８．５
７６　）。

〔発明の効果〕

以上説明したように、本発明によれば、パッケージ前後
にかかわらず、特別のウェハ・プロセスの工程を必要と
せず、簡単かつ確実に書込みデータの識別を行なうこと
ができる。

本発明はハイ入力インピーダンスの回路に適用でき、マ
スクＲＯＭのアドレスビン、ＷＥ（ライト・イネーブル
）ビン、ＧＥ（チップ・イネーブル）ビン等の入力部分
に適用できる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一実施例の回路図、第３図は本発明の別の実施例の回路図、及び第４図は本
発明の適用例の回路図である。図において、１０はデータ書込み用’ＭＯＳトランジスタ、１１は複
数個のＭＯＳ　ｌ−ランジスタ、１２は入力信号線を示す。代　理　人　弁理士　伊　東　忠　彦ター　１・ｅヅ ′＋茫刈のＦＦ、理ブロツ２図窮１図４２　？）　　　　　　　　　４２区半焼押目の良ｍ合＋１．Ｆ’）プロ９２図嘉ｉ図

Claims

【特許請求の範囲】

イオン打込みによるデータの書込み用ＭＯＳトランジス
タ（１０）と、入力信号線（１２）との間に、ＭＯＳト
ランジスタの通常の動作電圧以上のしきい値電圧の和が
得られるように複数個のＭＯＳトランジスタ（１１）を
直列に接続し、入力信号線（１２）に前記通常の動作電
圧以上の電圧を印加して入力信号線（１２）が導通する
か否かを知ることにより、前記データのお込み用ＭＯＳ
トランジスタ（１０）の書込みデータの識別を行なうこ
とを特徴とするマスクＲＯＭ書込みデータの識別方法。