JPH01293540A - 半導体装置におけるバンプの形成方法 - Google Patents

半導体装置におけるバンプの形成方法

Info

Publication number
JPH01293540A
JPH01293540A JP12376588A JP12376588A JPH01293540A JP H01293540 A JPH01293540 A JP H01293540A JP 12376588 A JP12376588 A JP 12376588A JP 12376588 A JP12376588 A JP 12376588A JP H01293540 A JPH01293540 A JP H01293540A
Authority
JP
Japan
Prior art keywords
resist
bonding pad
film
bump
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12376588A
Other languages
English (en)
Inventor
Toshimichi Iwamori
岩森 俊道
Yasushi Sakata
靖 坂田
Hitoshi Kojima
均 小島
Takamaro Yamashita
隆麿 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP12376588A priority Critical patent/JPH01293540A/ja
Publication of JPH01293540A publication Critical patent/JPH01293540A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野1 本発明は、半導体装置本体と外部引出電極とを電気的に
接続させるためのボンディング技術に係わり、特に、半
導体基板の表面に設けられたボンディングパッド上に配
置され、一端側が上記外部引出電極に接続される配線部
材の他端側を取付けるバンプの形成方法に関するもので
ある。
[従来の技術] 半導体装置としては、例えば、第5図に示すようにp型
基板(a>と、この基板(a)の表面にリン(P)、ひ
素(As)等を注入して形成されたn″領域na)  
(na)と、上記基板(a)面上に電気絶縁B(is)
を介し形成されたソース電極(st)、ゲート電極(g
t) 、ドレイン電極(dt)等で構成されるMO8型
半導体装置や、第6図に示すようにp型基板(a)と、
この基板(a)に形成されたn+領領域na)〜(na
) 、p+領領域pa)〜(pa)と、上記基板(a)
面上に電気絶縁層(is)を介し形成されたベース電極
(bt)、エミッタ電極(et)、及びコレクタ電極(
ct)等テ構成されるバイポーラ型半導体装置等が一般
に知られている。
ところで、上記半導体装置を実装する場合、半導体装置
の内部回路とこの半導体装置の外側に設けられる外部回
路とを電気的に接続する必要があり、このボンディング
法として、従来以下のような方法が採られている。
すなわち、この方法は熱圧着ボンディング法と称される
もので、第7図に示すように基板<a)表面にアルミニ
ウム(Aj)等の導電材料で構成されその基端側が半導
体素子(b)〜(b)群の各種N極(1)〜(1)等に
接続されたボンディングパッド(bp)〜(bp)を形
成すると共に、このボンディングパッド(bp)〜(b
p)上へ第8図(A)〜(D)に示すようなワイヤボン
ディングマシーン(C)により金属ワイヤ(W)の一端
をボンディングし、かつ、その他端側を外部引出電極(
ot)へ接続させて、第9図に示すように半導体装置の
内部回路とその外側に設けられた外部回路とを電気的に
接続する方法である。尚、ボンディングパッド(bp)
〜(bp)以外の部位は絶縁性酸化11(d)により区
画されている。
しかしながら、この熱圧着ボンディング法は1のボンデ
ィングパッド(bp)毎にワイヤ(W)を接続する方法
なので、I!極数の多い半導体装置においてはボンディ
ング工程に時間がかかる欠点があり、かつ、ボンディン
グパッド(bp)とワイヤ(W)との接続強度にばらつ
きが生じ易くてその信頼性に劣る欠点があった。
そこで、上記諸欠点を解消する目的で、第10図(A)
〜(B)に示すようにボンディングパッド(bp)〜(
bp)上に突起電極であるバンブ(e)〜(e)を形成
し、このバンブ(e)〜(e)に第11図に示すように
配線部材である銅等金風泊(f)を連続的に融着させて
ボンディングを行うフリップチップ方式と称される方法
が開発されている。そして、この方法においては1のボ
ンディングパッド(bp)毎にワイヤ(W)を接続する
熱圧着ボンディング法に較べ、上記金属油(f)を複数
のバンブ(e)〜(e)上へ同時に融着させることがで
きるため、そのボンディング工程に要する時間が短くな
ると共に、接続強度もばらつかなくなる利点を有するも
のであった。
[発明が解決しようとする課題] ところで、上記フリップチップ方式における従来のバン
ブの形成方法は以下のように行なわれていた。
すなわち、第12図(A)に示すようにボンディングパ
ッド(bp)を露出させた基板(a)面に対してスパッ
タリング処理を施し、第12図(B)に示すように上記
基板(a)全面に、順次T i −W合金とAUとを着
膜させる。
次いで、第12図(C)に示すように上記ボンディング
パッド(bp)の形成部位を除き基板(a)面上にフォ
トレジスト(h)を形成した後、Auメツキ処理を施し
て第12図(D)に示すようなキノコ状の金属膜〈+>
を形成する。
そして、第12図(E)に示すように上記フォトレジス
ト(h)を除去すると共に、化学エツチング法により上
記金属膜(i)王政外のT i −W合金とAu!I!
Iを除去した後、熱処理を施して第12図(F)に示す
ようなバンブ(e)を形成するものである。
しかしながら、このメツキ法によりバンブ(e)を形成
した場合、着膜金属は厚み方向と同時に幅方向へも成長
するため、ボンディングパッド(bp)よりバンブ(e
)の寸法が大きくなってしまう欠点があり、装置の小型
化に適さないといった問題点があると共に、工程が多く
、かつメツキ処理といった繁雑な工程を要するため製造
コストが嵩むといった問題点があった。
一方、他のバンブの形成方法として転写法による方法が
知られている。すなわちこの方法は、予めバンプ用金属
片を転写シート上に形成しておき、この転写シートをそ
の金属片側を基板側へ向けて密着し、その金属片を所定
のボンディングパッド上へ転写し、かつ融着させる方法
である。
しかし、この方法においても上記金属片とボンディング
パッドとの位置合せが不良の場合、ボンディングパッド
からはみ出て金属片が配置されることとなりその接着強
度が悪くなると共に、その歩留も悪くなるといった問題
点があり、しがも、転写シートの位置合せ誤差を考慮し
てボンディングパッドを金属片より大きく設定する必要
があるため、上記メツキ法と同様装置の小型化に適さな
い問題点があった。
[課題を解決するための手段] 本発明は以上の問題点に着目してなされたもので、その
課題とするところは、工程数が少なく、かつ、所定のボ
ンディングパッド上にバンプを確実に形成できる方法を
提供することにある。
すなわち本発明は、半導体基板の表面に設けられたボン
ディングパッド上に配設され、−g側が外部引出電極に
接続される配線部材の他端側を取付けるバンプの形成方
法を前提とし、 上記ボンディングパッドの配設部位のみを露出させて半
導体基板上にレジストを形成するレジスト形成工程と、 上記ボンディングパッドが露出するレジストの開口部内
、並びにレジスト上に乾式@膜法により金屑を着膜させ
て金属膜を形成する金属膜形成工程と、 上記半導体基板からレジストを剥離させてこのレジスト
とその上面に形成された金属膜とを除去するレジスト剥
離工程、 とを具備することを特徴とするものである。
このような技術的手段において上記レジスト形成工程に
おけるレジスト材料としては、そのレジストのボンディ
ングパッドが配設されている部位を開口する必要上フォ
トレジスト材料がよい。尚、ポジ型、ネガ型は問わない
。また、形成するレジストの厚みに応じてバンプの高さ
寸法が決定されるため、ある程度厚みのあるレジストを
形成することが望ましい。この形成方法としては、例え
ば、以下に述べるような方法を採ることができる。すな
わち、基板全面に厚膜の第一フォトレジストを形成する
と共に、この第一フォトレジスト膜上にスピン・オン・
グラス(SOG)法にてS i O2により構成される
酸素不透過性の中間膜を形成した後、この中間膜上に薄
膜の第二フォトレジスト膜を形成する。次いで、ガラス
・マスクを解して露光処理を施し、ボンディングパッド
に対応する部位の第二フォトレジスト膜と中間膜とを選
択的に除去した後、横方向のエツチングが少ないリアク
ティブ・イオン・エツチング(RIE)法により露出す
る第一フォトレジスト膜を除去して厚膜のレジスト層を
形成することができる。尚、上記RIE法によるエツチ
ング処理を施した後、更に、上記中間膜を溶解しないエ
ツチング材を使用した等方性ドライエツチング処理を施
して、第一フォトレジスト膜の露出部分を若干エツチン
グするとよい。すなわち、このような処理を施すと、第
一フォトレジスト膜の露出部分がエツチングされて上記
中間膜の端縁が突出するようになり、次の金y4Il!
J形成工程にてボンディングパッド上に金属膜を形成し
た際、この金属膜の側面と第一7オドレジスト膜の露出
口との間に空間が形成されて上記金属膜と第一フォトレ
ジスト膜とが非接触となるためレジストの剥離処理が容
易となる利点があるためである。但し、上記の方法以外
にも適する方法があるのは言うまでもなく、この方法に
より本発明が限定されると解してはならない。また、上
記レジストについては、基板に半導体素子群を形成した
り、各種電極を形成する場合に設けたレジストが存在す
るならば、そのレジストを兼用しても当然のことながら
よい。その後、このレジストパターンをマスクとして保
護膜に°ボンディングパッドを開口する。
次ぎに、上記レジストの開口部内、並びにレジスト上に
金属膜を形成する乾式着膜法としては、真空蒸着法やス
パッタリング法等が適用でき、また、その金屑としては
アルミニウム(Aj+>、銅(Cu)、金(AU)等が
利用できる。
また、上記基板からレジストを剥離させる手段としては
、レジストを溶解、若しくは膨潤させてその接着強度を
低減させる方法で、これに適する材料としては適用する
レジスト材により若干異なるが、アセトン、トリクロル
エチレン等の有機溶剤が利用できる。
尚、このバンプに金属油等の配線部材を接続させる方法
は、従来法をそのまま適用することができる。また、こ
の技術的手段の適用範囲については特に制限がなく、例
えば、MO8型半導体装置にも、あるいはバイポーラ型
半導体装置にも当然のことながら適用できる。
[作用] 上述したような技術的手段によれば、乾式着膜法にてレ
ジストの開口部内に金属を着膜させることにより、バン
プ形成用金属膜をボンディングパッド上に確実に形成で
きるため、次工程のレジスト剥離工程により所定のボン
ディングパッド上に位置ずれを起こすこと無く確実にバ
ンプを形成することができる。
[実施例] 以下、本発明の実施例について図面を参照して詳細に説
明する。
◎第一実施例 第1図はこの実施例によって形成されたバンプ(1)の
斜視図を示すもので、まず、第2図(A)に示すように
半導体素子(図示せず)群が形成された基板(2)上に
アルミニウム製のボンディングパッド(3)を配設し、
次いで、基板表面を酸化処理して絶縁性酸化膜(4)を
形成した復、スピンナ装置により第一7オドレジスト材
料(東京応化社製ポジ型レジスト材料 商品名0FPR
−800)を約1〜2μm程度塗布して第一フオドレジ
スト膜、(5)を形成する。次いで、SOG法により上
記第一フォトレジスト族(5)面上にスピンナーにより
S i O2で構成される酸素不透過性の中間膜(6)
を形成し、その面上にスピンナ装置により第二フォトレ
ジスト材料(東京応化社製ポジ型レジスト材料 商品名
TSHR−8700)を約0.5μm程度塗布して第二
フォトレジストgl(7)を形成する。
そして、第2図(B)に示すようにガラス・マスク(8
)を介しアライナ装置により上記基板(2)面上に紫外
線のパターン露光を約30ミリ秒間施し、第二フォトレ
ジスト膜(7)の照射部位を現像材にて溶解可能な性質
に変質させた後、第2図(C)に示すように上記第ニア
オドレジスト1(7)の変質部位°とその下面側の中間
!*(6)を現像材(東京応化社製ノンメタルデベロッ
パー商品名NHD−3)により溶解除去する。
次いで、第2図(D)に示すように酸素ガスを用いたR
IE法により露出する第一フォトレジスト族(5)を除
去した後、第2図(E)に示すように露出する絶縁性酸
化gi(4)をRIE法によるCF4+H2ガス系によ
りエツチングして除去し、第2図(F)に示すようにポ
ンディングパット(3)を露出させる。
次に、上記レジストI!!1(5)の形成された基板(
2)面上に真空蒸着法によりアルミニウム(A I )
を着膜させて、第2図(G)に示すように上記ボンディ
ングパッド(3)面上とレジスト膜(5)面上に金属膜
(10)を形成した後、上記第一フォトレジスト(5)
を溶解するアセトンにて基板(2)からレジストII!
I(5)とその上面に形成された金属wA(10)を剥
離し、第2図()」)に示すようなバンプ(1)を形成
した。
このように、この実施例の方法においては従来のメツキ
法でバンプを形成する方法と較べて工程数が少なく、容
易にバンプを形成できる長所を有していると共に、バン
プの形状をボンディングパッドに合せられるためその小
型化が図れる長所を有しており、一方、従来の転写法と
比較しても所定のボンディングパッド上に確実にバンプ
を形成できる利点を有している。
◎第二実施例 この実施例は、第一実施例におけるレジスト膜(5)の
剥離工程を簡便化させたものである。すなわち、第3図
に示すように金属膜形成工程にて形成した金属膜(10
)の側面がレジスト膜(5)の内面と接触してレジスト
膜(5)が基板(2)から剥離し難くなる場合があるた
め、それを改良した方法である。
第4図(A)に示すように、ボンディングパッド(3)
の形成部位に相当するレジスト膜(5)を除去して開口
部(9)を形成した後、露出する絶縁性酸化膜(4)を
緩衝フッ酸溶液(バッフ?−ドHF)によりエツチング
して除去し、まず、第4図(B)に示すようにボンディ
ングパッド(3)を露出させる。
次に、酸素プラズマを用いた等方性ドライエツチング処
理を施し、第4図(C)に示すように第一7オドレジス
ト1S(5)の露出部分、すなわち内壁面(20)をエ
ツチングして上記中間gl(6)の端縁を突出させる。
そして、この状態でもってアルミニウムの真空蒸着処理
を施すと、上記ボンディングパッド(3)上に設けられ
る金属DI(10)の側面と第一7オドレジストIII
(5)の露出面との間に空間(21)が形成されること
となる。
従って、第一フォトレジスト膜(5)の内壁面(20)
と金[III(10)の側面とが非接触状態となるため
、上記第一実施例と較べて次工程におけるレジストの剥
離処理を容易にさせる利点がある方法である。
[発明の効果] 本発明は以上のように、乾式着膜法にてレジストの開口
部内に金属を@膜させることにより、バンプ形成用金R
WAをボンディングパッド上に確実に形成できるため、
次工程のレジスト除去工程により所定のボンディングパ
ッド上に位置ずれを起こすこと無く確実にバンプを形成
することがが可能となる。
従って、容易に、かつ、高精度でもって所定のバンプが
形成できる効果を有していると共に、半導体装置の小型
化を更に促進できる効果を有している。
【図面の簡単な説明】
第1図〜第4図は本発明の実施例を示しており、第1図
は実施例の方法によって形成されたバンプの斜視図、第
2図(A)〜(H)は第一実施例に係る方法の工程説明
図、また、第3図は工程途上において金属膜とレジスト
膜とが接着した状態を示す断面図、第4図(A)〜(D
)は第二実施例に係る方法の部分工程を示した工程説明
図を夫々示し、また第5図及び第6図は半導体装置の概
略部分断面図、第7図はボンディングパッドの斜視図、
第8図(A)〜(D)は熱圧着ボンディング法の工程説
明図、第9図はボンディング後のボンディングパッドの
斜視図、第10図(A>は従来法により形成されたバン
プの斜視図、第10図(B)は第10図(A)のB−B
面断面図、第11図は上記バンプに金属油を融着する方
法の説明図、第12図(A)〜(F)はメツキ法により
バンプを形成する工程説明図である。 [符号説明] (1)・・・バンプ (2)・・・基板 (3)・・・ボンディングパッド (5)・・・第一フォトレジスト膜 (10)・・・金属膜 特 許 出 願 人 富士ゼロックス株式会社代  理
  人  弁理士  中  村  智  廣 (外3名
)1:バンプ 3:ボンディングパッド 第2図 5:第一フォトレジスト膜 第2図 第2図  ゛ lO:金属膜 第2図 第3図 第4図 第4図 第5図 第6図 第7図 第8図 (A)       CB) (C”)        (D) 第9図 第10図(A) 第1o図(B) 第11図 第12図

Claims (1)

  1. 【特許請求の範囲】  半導体基板の表面に設けられたボンディングパッド上
    に配設され、一端側が外部引出電極に接続される配線部
    材の他端側を取付けるバンプの形成方法において、 上記ボンディングパッドの配設部位のみを露出させて半
    導体基板上にレジストを形成するレジスト形成工程と、 上記ボンディングパッドが露出するレジストの開口部内
    、並びにレジスト上に乾式着膜法により金属を着膜させ
    て金属膜を形成する金属膜形成工程と、 上記半導体基板からレジストを剥離させてこのレジスト
    とその上面に形成された金属膜とを除去するレジスト剥
    離工程、 とを具備することを特徴とする半導体装置におけるバン
    プの形成方法。
JP12376588A 1988-05-23 1988-05-23 半導体装置におけるバンプの形成方法 Pending JPH01293540A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12376588A JPH01293540A (ja) 1988-05-23 1988-05-23 半導体装置におけるバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12376588A JPH01293540A (ja) 1988-05-23 1988-05-23 半導体装置におけるバンプの形成方法

Publications (1)

Publication Number Publication Date
JPH01293540A true JPH01293540A (ja) 1989-11-27

Family

ID=14868726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12376588A Pending JPH01293540A (ja) 1988-05-23 1988-05-23 半導体装置におけるバンプの形成方法

Country Status (1)

Country Link
JP (1) JPH01293540A (ja)

Similar Documents

Publication Publication Date Title
US6664129B2 (en) Integrated circuits and methods for their fabrication
US7265440B2 (en) Methods and apparatus for packaging integrated circuit devices
EP1564810B1 (en) Semiconductor device and manufacturing method thereof
US7479398B2 (en) Methods and apparatus for packaging integrated circuit devices
KR100575591B1 (ko) 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
KR20030084707A (ko) 반도체 장치 및 그 제조 방법
USRE49286E1 (en) Method of making flip chip
WO2021217718A1 (zh) 阵列基板及其制造方法、显示装置
US7557017B2 (en) Method of manufacturing semiconductor device with two-step etching of layer
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
JPH07201864A (ja) 突起電極形成方法
JPH01315163A (ja) 半導体集積回路装置の製造方法
JP4063277B2 (ja) 半導体装置の製造方法
WO1999036958A1 (en) Semiconductor device and method of production thereof and semiconductor mounting structure and method
JP3877700B2 (ja) 半導体装置及びその製造方法
JPH01293540A (ja) 半導体装置におけるバンプの形成方法
JP2751242B2 (ja) 半導体装置の製造方法
JP4119740B2 (ja) 半導体装置の製造方法
JP2010016395A (ja) 半導体装置の製造方法
JPH03198342A (ja) 半導体装置の製造方法
JPH01293539A (ja) 半導体装置におけるバンプの形成方法
JP2001028371A (ja) 半導体装置及びその製造方法
JP2874184B2 (ja) 半導体装置の製造方法
JP2001035854A (ja) 膜の形成方法および電極あるいは配線の形成方法