JPH01293539A - Forming method for bump of semiconductor device - Google Patents

Forming method for bump of semiconductor device

Info

Publication number
JPH01293539A
JPH01293539A JP63123763A JP12376388A JPH01293539A JP H01293539 A JPH01293539 A JP H01293539A JP 63123763 A JP63123763 A JP 63123763A JP 12376388 A JP12376388 A JP 12376388A JP H01293539 A JPH01293539 A JP H01293539A
Authority
JP
Japan
Prior art keywords
resist
resin material
bump
bonding pad
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63123763A
Other languages
Japanese (ja)
Inventor
Toshimichi Iwamori
岩森 俊道
Yasushi Sakata
靖 坂田
Hitoshi Kojima
均 小島
Takamaro Yamashita
隆麿 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP63123763A priority Critical patent/JPH01293539A/en
Publication of JPH01293539A publication Critical patent/JPH01293539A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE:To obtain a method for effectively forming a bump on a predetermined bonding pad with a less number of steps by filling a resin material mixed with heat resistant substance in the opening of a resist in which the pad is exposed, removing the resist, and then sintering the substance by baking. CONSTITUTION:When a bump 1 disposed on a bonding pad 3 provided on the surface of a semiconductor substrate 2 for attaching the other end of a wiring member connected at its one end to an extraction electrode is formed, only the arranging position of the pad 3 is exposed to form a resist 5, a resin material mixed with heat resistant conductive substance is filled in the opening of the resist 5 in which the pad 3 is exposed, and a resin material layer 10 is formed on the pad 3. Then, after the layer 10 is removed and the resist 5 is removed, the layer 10 is baked, the substance is sintered to form the bump 1. For example, as the resin material, epoxy resin paste containing silver is employed and then baked at 200-300 deg.C, and the silver is sintered.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置本体と外部引出電極とを電気的に
接続させるためのボンディング技術に係わり、特に、半
導体基板の表面に設けられたボンディングパッド上に配
置され、一端側が上記外部引出電極に接続される配線部
材の他端側を取付けるバンプの形成方法に関するもので
ある。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a bonding technique for electrically connecting a semiconductor device main body and an external extraction electrode, and particularly relates to a bonding technique provided on the surface of a semiconductor substrate. The present invention relates to a method for forming a bump for attaching the other end of a wiring member which is placed on a pad and whose one end is connected to the external extraction electrode.

[従来の技術] 半導体装置としては、例えば、第3図に示すようにp型
基板(a)と、この基板(a)の表面にリン(P)、ひ
素(As)等を注入して形成されたn+領領域na) 
 (na)と、上記基板(a)面上に電気絶縁層(is
)を介し形成されたソース’、1f極(St)、ゲート
電極((It) 、ドレイン電極(dt)等で構成され
るMO8型半導体装置や、第4図に示すようにp型基板
(a)と、この基板(a)に形成されたn+領領域na
)〜(na) 、p+領領域pa)〜(pa)と、上記
基板(a)面上に電気絶縁層(iS)を介し形成された
ベース電極(bt)、エミッタ電極(eB、及びコレク
タ電極(at)等で構成されるバイポーラ型半導体装置
等が一般に知られている。
[Prior Art] As shown in FIG. 3, a semiconductor device is formed, for example, by using a p-type substrate (a) and implanting phosphorus (P), arsenic (As), etc. into the surface of this substrate (a). n+ region na)
(na) and an electrically insulating layer (is) on the surface of the substrate (a).
), a source electrode (St), a gate electrode (It), a drain electrode (dt), etc. are formed through an MO8 type semiconductor device, and a p-type substrate (a ) and the n+ region na formed on this substrate (a).
) to (na), p+ regions pa) to (pa), a base electrode (bt), an emitter electrode (eB), and a collector electrode formed on the surface of the substrate (a) via an electrical insulating layer (iS). Bipolar semiconductor devices configured with (at) and the like are generally known.

ところで、上記半導体装置を実装する場合、半導体装置
の内部回路とこの半導体装置の外側に設けられる外部回
路とを電気的に接続する必要があり、このボンディング
法として、従来以下のような方法が採られている。
By the way, when mounting the above-mentioned semiconductor device, it is necessary to electrically connect the internal circuit of the semiconductor device and the external circuit provided outside the semiconductor device, and the following bonding method has conventionally been adopted. It is being

すなわち、この方法は熱圧着ボンディング法と称される
もので、第5図に示すように基板(a)表面にアルミニ
ウム<AI>等の導電材料で構成されその基端側が半導
体素子(b)〜(b)群の各種電極(1)〜(1)等に
接続されたボンディングパッド(bp)〜(bp)を形
成すると共に、このボンディングパッド(bp)〜(b
p)上へ第6図(A)〜(D)に示すようなワイヤボン
ディングマシーン(C)により金属ワイヤ(W)の一端
をボンディングし、かつ、その他端側を外部引出電ff
1(Ot)へ接続させて、第7図に示すように半導体装
置の内部回路とその外側に設けられた外部回路とを電気
的に接続する方法である。尚、ボンディングパッド(b
p)〜(bp)以外の部位は絶縁性酸化膜(d)により
区画されている。
That is, this method is called a thermocompression bonding method, and as shown in FIG. Bonding pads (bp) to (bp) connected to various electrodes (1) to (1), etc. of group (b) are formed, and the bonding pads (bp) to (b
p) Bond one end of the metal wire (W) upward using a wire bonding machine (C) as shown in FIGS. 6(A) to (D), and connect the other end to an externally drawn voltage ff
1 (Ot) to electrically connect the internal circuit of the semiconductor device and the external circuit provided outside the semiconductor device, as shown in FIG. In addition, the bonding pad (b
Portions other than p) to (bp) are partitioned by an insulating oxide film (d).

しかしながら、この熱圧着ボンディング法は1のボンデ
ィングパッド(bp)毎にワイヤ(W)を接続する方法
なので、電極数の多い半導体装置においてはボンディン
グ工程に時間がかかる欠点があり、かつ、ボンディング
パッド(bp)とワイヤ(W)との接続強度にばらつき
が生じ易くてその信頼性に劣る欠点があった。
However, since this thermocompression bonding method connects a wire (W) to each bonding pad (bp), it has the disadvantage that the bonding process takes a long time in semiconductor devices with a large number of electrodes. There is a drawback that the connection strength between the wire (W) and the wire (W) tends to vary, resulting in poor reliability.

そこで、上記諸欠点を解消する目的で、第8図(A)〜
(B)に示すようにボンディングパッド(bp)〜(b
p)上に突起電極であるバンプ(e)〜(e)を形成し
、このバンプ(e)〜(e)に第9図に示すように配線
部材である銅等金属泊(f)を連続的に融着させてボン
ディングを行うフリップチップ方式と称される方法が開
発されている。そして、この方法においては1のボンデ
ィングパッド(bp)毎にワイヤ(W)を接続する熱圧
着ボンディング法に較べ、上記金属油(f)を複数のバ
ンプ(e)〜(e)上へ同時に融着させることができる
ため、そのボンディング工程に要する時間が短くなると
共に、接続強度もばらつかなくなる利点を有するもので
あった。
Therefore, in order to eliminate the above-mentioned drawbacks, we have developed the
As shown in (B), bonding pads (bp) to (b
Bumps (e) to (e), which are protruding electrodes, are formed on the top of p), and metal foils such as copper (f), which are wiring members, are continuously connected to these bumps (e) to (e) as shown in Fig. 9. A method called the flip-chip method has been developed in which bonding is performed by fusion bonding. In this method, the metal oil (f) is melted onto the plurality of bumps (e) to (e) at the same time, compared to the thermocompression bonding method in which a wire (W) is connected to each bonding pad (bp). Since the bonding process can be bonded, the time required for the bonding process is shortened, and the bonding strength also has the advantage of being uniform.

[発明が解決しようとする課題] ところで、上記フリップチップ方式における従来のバン
プの形成方法は以下のように行なわれていた。
[Problems to be Solved by the Invention] By the way, the conventional method for forming bumps in the above-mentioned flip-chip method was performed as follows.

すなわち、第10図(A)に示すようにボンディングパ
ッド(bp)を露出させた基板(a)面に対してスパッ
タリング処理を施し、第10図(B)に示すように上記
基板(a>全面に、順次Ti −W合金と△Uとを着膜
させる。
That is, as shown in FIG. 10(A), a sputtering process is performed on the surface of the substrate (a) on which the bonding pad (bp) is exposed, and as shown in FIG. 10(B), Then, Ti--W alloy and ΔU are sequentially deposited.

次いで、第10図(C)に示すように上記ボンディング
パッド(bp)の形成部位を除き基板(a)面上にフォ
トレジスト(h)を形成した後、Auメツキ処理を施し
て第10図(D)に示すようなキノコ状の金属11!J
(i)を形成する。
Next, as shown in FIG. 10(C), a photoresist (h) is formed on the surface of the substrate (a) except for the area where the bonding pad (bp) is formed, and then Au plating is performed to form a photoresist (h) as shown in FIG. 10(C). Mushroom-shaped metal 11 as shown in D)! J
Form (i).

そして、第10図(E)に示すように上記フォトレジス
1−(h)を除去すると共に、化学エツチング法により
上記金属膜(1)王政外のTi−W合金とAu膜を除去
した後、熱処理を施して第10図(F)に示すようなバ
ンプ(e)を形成するものである。
Then, as shown in FIG. 10(E), the photoresist 1-(h) is removed, and the Ti-W alloy and Au film outside the metal film (1) are removed by chemical etching. A heat treatment is performed to form bumps (e) as shown in FIG. 10(F).

しかしながら、このメツキ法によりバンプ(e)を形成
した場合、@膜金属は厚み方向と同時に幅方向へも成長
するため、ボンディングパッド(bp)よりバンプ(e
)の寸法が大きくなってしまう欠点があり、装置の小型
化に適さないといった問題点があると共に、工程が多く
、かつメツキ処理といった繁雑な工程を要するため製造
コストが嵩むといった問題点があった。
However, when the bump (e) is formed by this plating method, the @ film metal grows in the width direction as well as in the thickness direction, so the bump (e) grows more than the bonding pad (bp).
), which has the disadvantage of increasing the size of the device, making it unsuitable for downsizing the device.In addition, there are problems in that there are many steps and complicated steps such as plating are required, which increases manufacturing costs. .

一方、他のバンプの形成方法として転写法による方法が
知られている。すなわちこの方法は、予めバンプ用金属
片を転写シーミル上に形成しておき、この転写シートを
その金属片側を基板側へ向けて密着し、その金属片を所
定のボンディングパッド上へ転写し、かつ融着させる方
法である。
On the other hand, a transfer method is known as another method for forming bumps. That is, in this method, a metal piece for a bump is formed on a transfer seamill in advance, this transfer sheet is closely attached with one side of the metal facing toward the substrate, the metal piece is transferred onto a predetermined bonding pad, and This is a method of fusing.

しかし、この方法においても上記金属片とボンディング
パッドとの位置合せが不良の場合、ボンディングパッド
からはみ出て金属片が配置されることとなりその接着強
度が悪くなると共に、その歩留も悪くなるといった問題
点があり、しかも、転写シートの位置合せ誤差を考慮し
てボンディングパッドを金属片より大きく設定する必要
があるため、上記メツキ法と同様装置の小型化に適さな
い問題点があった。。
However, even with this method, if the alignment between the metal piece and the bonding pad is poor, the metal piece will be placed protruding from the bonding pad, resulting in poor adhesive strength and poor yield. In addition, it is necessary to set the bonding pad larger than the metal piece in consideration of the positioning error of the transfer sheet, which has the same problem as the plating method described above that it is not suitable for miniaturizing the device. .

〔課題を解決するための手段1 本発明は以上の問題点に着目してなされたもので、その
課題とするところは、工程数が少なく、かつ、所定のボ
ンディングパッド上にバンプを確実に形成できる方法を
提供することにある。
[Means for Solving the Problems 1] The present invention has been made in view of the above-mentioned problems, and its object is to reduce the number of steps and reliably form bumps on predetermined bonding pads. The goal is to provide a way to do so.

すなわち本発明は、半導体基板の表面に設けられたボン
ディングパッド上に配設され、一端側が外部引出電極に
接続される配線部材の他端側を取付けるバンプの形成方
法を前提とし、 上記ボンディングパッドの配設部位のみを露出させてレ
ジストを形成するレジスト形成工程と、上記ボンディン
グパッドが露出するレジストの開口部内に耐熱性の導電
性物質が混入された樹脂材料を充填し、ボンディングパ
ッド上に樹脂材料層を形成する樹脂材料充填工程と、 上記樹脂材料層を除きレジストを除去するレジスト除去
工程と、 上記樹脂材料層を焼成処理し耐熱性の導電性物質を焼結
させてバンプを形成する焼成処理工程、とを具備するこ
とを特徴とするものである。
That is, the present invention is based on a method for forming a bump which is disposed on a bonding pad provided on the surface of a semiconductor substrate, and which attaches the other end of a wiring member whose one end is connected to an external extraction electrode. A resist forming process in which a resist is formed by exposing only the bonding pad, and a resin material mixed with a heat-resistant conductive substance is filled into the opening of the resist where the bonding pad is exposed, and the resin material is placed on the bonding pad. A resin material filling step to form a layer, a resist removal step to remove the resist except for the resin material layer, and a firing treatment to sinter the resin material layer and sinter a heat-resistant conductive substance to form bumps. The method is characterized by comprising the following steps.

このような技術的手段において上記レジスト形成工程に
おけるレジスト材料としては、そのレジストのボンディ
ングパッドが配設されている部位を開口する必要上フォ
トレジスト材料がよい。尚、ポジ型、ネガ型は問わない
。また、形成するレジストの厚みに応じてバンプの高さ
寸法が決定されるため、ある程度厚みのあるレジストを
形成することが望ましい。この形成方法としては、例え
ば、以Fに述べるような方法を採ることができる。すな
わち、基板全面に厚膜の第一フォトレジストを形成する
と共に、この第一7オドレジスト膜上にスピン・オン・
グラス(SOG)法にてSio2により構成される酸素
不透過性の中間膜を形成した後、この中間膜上に薄膜の
第二フォトレジスト膜を形成する。次いで、ガラス・マ
スクを介して露光処理を施し、ボンディングパッドに対
応する部位の第二フォトレジスト膜と中間膜とを選択的
に除去した後、横方向のエツチングが少ないリアクティ
ブ・イオン・エツチング(RIE)法により露出する第
一フォトレジスト膜を除去して厚膜のレジスト層を形成
することができる。但し、この方法以外にも適する方法
があるのは言うまでもなく、この方法により本発明が限
定されると解してはならない。また、このレジストにつ
いては基板に半導体素子群を形成したり、各種電極を形
成する場合に設けたレジストが存在するならばそのレジ
ストを兼用しても当然のことながらよい。その侵、この
レジストパターンをマスクとして保護躾にボンディング
パッドを開口する。
In such a technical means, a photoresist material is preferable as the resist material in the resist forming step since it is necessary to open the portion of the resist where the bonding pad is provided. Note that it does not matter whether it is a positive type or a negative type. Further, since the height of the bump is determined depending on the thickness of the resist to be formed, it is desirable to form a resist with a certain thickness. As this forming method, for example, a method as described in F below can be adopted. That is, a thick first photoresist film is formed on the entire surface of the substrate, and a spin-on photoresist film is formed on this first seventh photoresist film.
After forming an oxygen-impermeable intermediate film made of Sio2 by the SOG method, a thin second photoresist film is formed on this intermediate film. Next, an exposure process is performed through a glass mask to selectively remove the second photoresist film and the intermediate film in the portions corresponding to the bonding pads, and then reactive ion etching (reactive ion etching) with less lateral etching is performed. A thick resist layer can be formed by removing the exposed first photoresist film by the RIE method. However, it goes without saying that there are other suitable methods than this method, and the present invention should not be construed as being limited to this method. Further, as for this resist, if there is a resist provided when forming a group of semiconductor elements on a substrate or forming various electrodes, it goes without saying that the resist may also be used. After that, a bonding pad is opened in a protective manner using this resist pattern as a mask.

次ぎに、上記レジストの開口部内に充填させる樹脂材料
としては、耐熱性の導電性物質、例えば、銀、パラジウ
ム(Pd)等の金属が混入された樹脂材料であり、この
樹脂としては所謂、銀ベースト等がある。また、樹脂材
料を上記開口部内へ充填させる方法については、例えば
、以下に示すような方法が利用できる。すなわち、耐熱
性の導電性物質が混入された樹脂物質をペースト化し、
これをスクリーン中欄法等の手段でもって開口部内へ注
入すると共に、ラッピングして余分な樹脂物質を除去し
充填する方法である。
Next, the resin material to be filled into the openings of the resist is a resin material mixed with a heat-resistant conductive substance, for example, a metal such as silver or palladium (Pd). There are basest etc. Further, as a method for filling the resin material into the opening, for example, the following method can be used. That is, a resin material mixed with a heat-resistant conductive material is made into a paste,
This is a method of injecting this into the opening by means such as a screen middle column method, and lapping to remove excess resin material and filling.

次いで、上記樹脂材料を低温で仮焼成させた侵、レジス
ト膜を除去する。この場合、適用した樹脂材料の種類に
より仮焼成を省略することが可能である。そして、上記
樹脂材料を高温でもって焼成処理し所定のバンプを形成
する方法である。
Next, the resin material is pre-baked at a low temperature and the resist film is removed. In this case, temporary firing can be omitted depending on the type of resin material used. This is a method in which the resin material is fired at a high temperature to form predetermined bumps.

尚、このバンプに金底泊等の配線部材を接続させる方法
は、従来法をそのまま適用することができる。また、こ
の技術的手段の適用範囲については特に制限がなく、例
えば、MO8型半導体装置にも、あるいはバイポーラ型
半導体装置にも当然のことながら適用できる。
Note that the conventional method can be applied as is to connect a wiring member such as a gold plate to this bump. Further, there is no particular restriction on the scope of application of this technical means, and it is naturally applicable to, for example, MO8 type semiconductor devices or bipolar type semiconductor devices.

[作用] 上述したような技術的手段によれば、耐熱性の導電性物
質が混入された樹脂材料をレジストの開口部内に充填す
ることにより、バンプ形成用樹脂材料層をボンディング
パッド上に確実に形成できるため、次工程のレジスト除
去工程、並びに焼成工程により所定のボンディングパッ
ド上に位置ずれを起こすこと無く確実にバンプを形成す
ることができる。
[Operation] According to the technical means described above, by filling the openings of the resist with a resin material mixed with a heat-resistant conductive substance, the bump-forming resin material layer is reliably placed on the bonding pad. Therefore, bumps can be reliably formed on predetermined bonding pads without causing any positional shift during the next resist removal process and baking process.

[実施例] 以下、本発明の実施例について図面を参照して詳細に説
明する。
[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図はこの実施例によって形成されたバンプ(1)の
斜視図を示すもので、まず、第2図(A)に示すように
半導体素子(図示せず)群が形成された基板(2)上に
アルミニウム製のボンディングパッド(3)を配設し、
次いで、基板表面を酸化処理して絶縁性酸化膜(4)を
形成した後、スピンナ装置により第一7オドレジスト材
料(東京応化社製ポジ型レジスト材料 商品名0FPR
−800)を約1〜2μm程度塗布して第一フォトレジ
ストIt!(5)を形成する。次いで、SOG法により
上記第一7オドレジスト膜(5)面上に5in2で構成
される酸素不透過性の中間膜(6)を形成し、その面上
にスピンナ装置により第ニアオドレジスト材料(東京応
化社製ポジ型レジスト材料 商品名TSHR−8700
)を約0.5μm程度塗布して第二フォトレジスト!I
!(7)を形成する。
FIG. 1 shows a perspective view of a bump (1) formed according to this embodiment. First, as shown in FIG. ) on which an aluminum bonding pad (3) is placed.
Next, after oxidizing the substrate surface to form an insulating oxide film (4), a spinner device is used to apply No. 7 odd resist material (positive resist material manufactured by Tokyo Ohka Co., Ltd., trade name 0FPR).
-800) to a thickness of about 1 to 2 μm, and the first photoresist It! (5) is formed. Next, an oxygen-impermeable intermediate film (6) composed of 5 in 2 is formed on the surface of the first seventh odd resist film (5) by the SOG method, and a near odd resist material (Tokyo) is formed on the surface using a spinner device. Positive resist material manufactured by Ohkasha Product name TSHR-8700
) to a thickness of about 0.5 μm and apply the second photoresist! I
! (7) is formed.

そして、第2図(B)に示すようにガラス・マスク(8
)を介しアライナ装置により上記基板(2)面上に紫外
線のパターン露光を約30ミリ秒間施し、第ニアオドレ
ジスト膜(7)の照射部偉を現像材にて溶解可能な性質
に変質させた後、第2図(C)に示すように上記第二フ
ォトレジスト膜(7)の変質部位とその下面側の中間膜
(6)を現像材(東京応化社製ノンメタルデベロッパー
商品名8140−3 )により溶解除去する。
Then, as shown in Figure 2(B), a glass mask (8
), pattern exposure of ultraviolet rays was applied to the surface of the substrate (2) for about 30 milliseconds using an aligner device, and the irradiated portions of the near photoresist film (7) were changed into a property that could be dissolved by a developing material. After that, as shown in FIG. 2(C), the altered portion of the second photoresist film (7) and the intermediate film (6) on the lower surface thereof are treated with a developing material (Nonmetal Developer trade name 8140-3 manufactured by Tokyo Ohka Co., Ltd.). Dissolve and remove.

次いで、第2図(D)に示すように酸素ガスを用いたR
IE法により露出する第一フォトレジスト膜(5)を除
去した後、第2図(E)に示すように露出する絶縁性酸
化11(4)を緩衝フッ酸溶液(バッフ?−ドHF)に
よりエツチングして除去し、第2図(F)に示すように
ボンディングバット(3)を露出させる。
Next, as shown in FIG. 2(D), R
After removing the exposed first photoresist film (5) by the IE method, the exposed insulating oxide 11 (4) is removed using a buffered hydrofluoric acid solution (buffered HF) as shown in FIG. 2(E). It is etched and removed to expose the bonding butt (3) as shown in FIG. 2(F).

そして、第2図(G)〜(H)に示すように、上記基板
(2)面上に銀を含んだエポキシ樹脂ペースト(10)
をスクリーン中欄法によりコートして第一フォトレジス
ト膜(5)の開口部(9)内に上記ペースト(10)を
注入すると共に、表面を研磨剤にてラッピングして第一
7オドレジスト膜(5)面上のペースト(10)を除去
する。
Then, as shown in FIGS. 2(G) to (H), an epoxy resin paste (10) containing silver is placed on the surface of the substrate (2).
The paste (10) is injected into the opening (9) of the first photoresist film (5) using a screen middle column method, and the surface is lapped with an abrasive to form the first seventh photoresist film ( 5) Remove the paste (10) on the surface.

次いで、上記ペースト(10)を約150℃程度でもっ
て仮焼成した後この基板をアルカリ溶液に浸1白して上
記第一フォトレジスト、lIW (5)を剥離し、次い
で200〜300℃でもって本焼成して第2図(1)に
示すようなバンプ(1)を形成した。
Next, after pre-baking the paste (10) at about 150°C, the substrate was immersed in an alkaline solution to peel off the first photoresist, IIW (5), and then heated at 200-300°C. Main firing was performed to form bumps (1) as shown in FIG. 2 (1).

このように、この実施例の方法においては従来のメツキ
法でバンプを形成する方法と較べて工程数が少なく、容
易にバンプを形成できる長所を有していると共に、バン
プの形状をボンディングパッドに合せられるためその小
型化が図れる長所を有しており、一方、従来の転写法と
比較しても所定のボンディングパッド上に確実にバンプ
を形成できる利点を有している。
As described above, the method of this embodiment has the advantage that the number of steps is smaller than the conventional method of forming bumps using the plating method, and bumps can be easily formed. This method has the advantage of being able to be miniaturized because it can be combined with the other bonding pads, and also has the advantage of being able to reliably form bumps on predetermined bonding pads, compared to conventional transfer methods.

[発明の効果] 本発明は以上のように、耐熱性の導電性物質が混入され
た樹脂材料をレジストの開口部内に充填することにより
、バンプ形成用樹脂材料層をボンディングパッド上に確
実に形成できるため、次工程のレジスト除去工程、並び
に焼成工程により所定のボンディングパッド上に位置ず
れを起こすこと無く確実にバンプを形成することが可能
となる。
[Effects of the Invention] As described above, the present invention reliably forms a bump-forming resin material layer on a bonding pad by filling the openings of a resist with a resin material mixed with a heat-resistant conductive substance. Therefore, it becomes possible to reliably form a bump on a predetermined bonding pad without causing positional shift in the next resist removal step and baking step.

従って、容易に、かつ、高精度でもって所定のバンプが
形成できる効果を有していると共に、半導体装置の小型
化を更に促進できる効果を有している。
Therefore, the present invention has the effect that a predetermined bump can be formed easily and with high precision, and also has the effect of further promoting miniaturization of semiconductor devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第2図は本発明の実施例を示しており、第1図
は実施例の方法によって形成されたバンプの斜視図、第
2図(A)〜(1)はこの実施例の方法の工程説明図を
夫々示し、また第3図及び第4図は半導体装置の概略部
分断面図、第5図はボンディングパッドの斜視図、第6
図(A)〜(D)は熱圧着ボンディング法の工程説明図
、第7図はボンディング後のボンディングパッドの斜視
図、第8図(A)は従来法により形成されたバンプの斜
視図、第88(B)は第8図(A)のB−B面断面図、
第9図は上記バンプに金属油を融着する方法の説明図、
第10図(A)〜(F)はメツキ法によりバンプを形成
する工程説明図である。 [符号説明コ (1)・・・バンプ (2)“・・・基板 (3)・・・ボンディングパッド (5)・・・第一フォトレジスト膜 (10)・・・ペースト 特 許 出 願 人 富士ゼロックス株式会社代  理
  人  弁理士  中  村  智  廣 (外3名
)第1図 第2図 5:第一フォトレジスト膜 第2図 第2図 第3図 第5図 第6図 (A)        CB) (C)          (D) 第7図 第8図(A) 第8図(8) 第9図
1 and 2 show an embodiment of the present invention, FIG. 1 is a perspective view of a bump formed by the method of the embodiment, and FIGS. 3 and 4 are schematic partial sectional views of a semiconductor device, FIG. 5 is a perspective view of a bonding pad, and FIG.
Figures (A) to (D) are process explanatory diagrams of the thermocompression bonding method, Figure 7 is a perspective view of the bonding pad after bonding, Figure 8 (A) is a perspective view of the bump formed by the conventional method, and Figure 8 (A) is a perspective view of the bump formed by the conventional method. 88(B) is a sectional view taken along line B-B in FIG. 8(A);
FIG. 9 is an explanatory diagram of a method of fusing metal oil to the bumps,
FIGS. 10(A) to 10(F) are explanatory views of the process of forming bumps by the plating method. [Description of symbols (1)... Bump (2) "... Substrate (3)... Bonding pad (5)... First photoresist film (10)... Paste patent applicant Fuji Xerox Co., Ltd. Representative Patent Attorney Tomohiro Nakamura (3 others) Figure 1 Figure 2 Figure 5: First photoresist film Figure 2 Figure 3 Figure 5 Figure 6 (A) CB ) (C) (D) Figure 7 Figure 8 (A) Figure 8 (8) Figure 9

Claims (1)

【特許請求の範囲】  半導体基板の表面に設けられたボンディングパッド上
に配設され、一端側が外部引出電極に接続される配線部
材の他端側を取付けるバンプの形成方法において、 上記ボンディングパッドの配設部位のみを露出させてレ
ジストを形成するレジスト形成工程と、上記ボンディン
グパッドが露出するレジストの開口部内に耐熱性の導電
性物質が混入された樹脂材料を充填し、ボンディングパ
ッド上に樹脂材料層を形成する樹脂材料充填工程と、 上記樹脂材料層を除きレジストを除去するレジスト除去
工程と、 上記樹脂材料層を焼成処理し耐熱性の導電性物質を焼結
させてバンプを形成する焼成処理工程、とを具備するこ
とを特徴とする半導体装置におけるバンプの形成方法。
[Scope of Claims] A method for forming a bump which is disposed on a bonding pad provided on a surface of a semiconductor substrate and which attaches the other end of a wiring member whose one end is connected to an external extraction electrode, A resist forming process in which a resist is formed by exposing only the bonding pad, and a resin material mixed with a heat-resistant conductive substance is filled into the opening of the resist where the bonding pad is exposed, and a resin material layer is formed on the bonding pad. A resist removal step of removing the resist except for the resin material layer; A firing treatment step of firing the resin material layer and sintering a heat-resistant conductive substance to form bumps. A method for forming bumps in a semiconductor device, comprising the steps of:
JP63123763A 1988-05-23 1988-05-23 Forming method for bump of semiconductor device Pending JPH01293539A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63123763A JPH01293539A (en) 1988-05-23 1988-05-23 Forming method for bump of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63123763A JPH01293539A (en) 1988-05-23 1988-05-23 Forming method for bump of semiconductor device

Publications (1)

Publication Number Publication Date
JPH01293539A true JPH01293539A (en) 1989-11-27

Family

ID=14868675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63123763A Pending JPH01293539A (en) 1988-05-23 1988-05-23 Forming method for bump of semiconductor device

Country Status (1)

Country Link
JP (1) JPH01293539A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112212A (en) * 1992-09-25 1994-04-22 Rohm Co Ltd Forming method for bump electrode of electronic parts
EP0609861A2 (en) * 1993-02-02 1994-08-10 Matsushita Electric Industrial Co., Ltd. Ceramic substrate and manufacturing method thereof
US20160064350A1 (en) * 2012-02-09 2016-03-03 Robert Bosch Gmbh Connection arrangement of an electric and/or electronic component

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112212A (en) * 1992-09-25 1994-04-22 Rohm Co Ltd Forming method for bump electrode of electronic parts
EP0609861A2 (en) * 1993-02-02 1994-08-10 Matsushita Electric Industrial Co., Ltd. Ceramic substrate and manufacturing method thereof
EP0609861A3 (en) * 1993-02-02 1995-01-04 Matsushita Electric Ind Co Ltd Ceramic substrate and manufacturing method thereof.
US5525402A (en) * 1993-02-02 1996-06-11 Matsushita Electric Industrial Co., Ltd. Ceramic substrate and manufacturing method thereof
US5547530A (en) * 1993-02-02 1996-08-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a ceramic substrate
US20160064350A1 (en) * 2012-02-09 2016-03-03 Robert Bosch Gmbh Connection arrangement of an electric and/or electronic component

Similar Documents

Publication Publication Date Title
US5137845A (en) Method of forming metal contact pads and terminals on semiconductor chips
JP3888854B2 (en) Manufacturing method of semiconductor integrated circuit
US6806176B2 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
TW588440B (en) Pad-rerouting for integrated circuit chips
JPH07201864A (en) Projection electrode formation method
JP2004335660A (en) Semiconductor device, its manufacturing method, wiring board, and its manufacturing method
JP4135390B2 (en) Semiconductor device and manufacturing method thereof
JP3435403B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, SEMICONDUCTOR DEVICE MOUNTING STRUCTURE AND MOUNTING METHOD
JP3502056B2 (en) Semiconductor device and laminated structure using the same
JP2830351B2 (en) Semiconductor device connection method
JPH01293539A (en) Forming method for bump of semiconductor device
JP2004235420A (en) Electronic device, manufacturing method thereof, circuit board, manufacturing method thereof, electronic device, and manufacturing method thereof
JP3568869B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP3457926B2 (en) Semiconductor device and manufacturing method thereof
JP4123018B2 (en) Manufacturing method of semiconductor device
JPH0494131A (en) Bump structure of semiconductor device and its manufacture
JPH11204519A (en) Semiconductor device and its manufacture
JP2001135662A (en) Semiconductor element and method for manufacturing semiconductor device
JPH0766207A (en) Surface mount device, manufacture thereof, and soldering method
JPWO2008032566A1 (en) Semiconductor device and manufacturing method thereof
JP3298570B2 (en) Method for manufacturing semiconductor device
JP2751242B2 (en) Method for manufacturing semiconductor device
JP3877691B2 (en) Semiconductor device
JP3666649B2 (en) Semiconductor integrated circuit device