JPH01283966A - 絶縁ゲート型バイポーラトランジスタの製造方法 - Google Patents
絶縁ゲート型バイポーラトランジスタの製造方法Info
- Publication number
- JPH01283966A JPH01283966A JP11416688A JP11416688A JPH01283966A JP H01283966 A JPH01283966 A JP H01283966A JP 11416688 A JP11416688 A JP 11416688A JP 11416688 A JP11416688 A JP 11416688A JP H01283966 A JPH01283966 A JP H01283966A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- base layer
- source
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000001154 acute effect Effects 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 88
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 244000292604 Salvia columbariae Species 0.000 description 1
- 235000012377 Salvia columbariae var. columbariae Nutrition 0.000 description 1
- 235000001498 Salvia hispanica Nutrition 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 235000014167 chia Nutrition 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、第一導電形の半導体素体の表面層に第二導電
形のベース層を形成し、その中に半導体素体上に絶縁膜
を介して形成したゲート電極をマスクとして不純物導入
によリソース層を形成する絶縁ゲート型バイポーラトラ
ンジスタの製造方法に関する。
形のベース層を形成し、その中に半導体素体上に絶縁膜
を介して形成したゲート電極をマスクとして不純物導入
によリソース層を形成する絶縁ゲート型バイポーラトラ
ンジスタの製造方法に関する。
近年、電力用スイッチング素子として導電変調を利用し
たＭＯ３電界効果トランジスタ、いわゆる絶縁ゲート型
バイポーラトランジスタが注目されている。この絶縁ゲ
ート型バイポーラトランジスタはＭＯ５電界効果トラン
ジスタと同様に入力インピーダンスが高く、またバイポ
ーラトランジスタと同様にオン抵抗を低くすることがで
きる。
たＭＯ３電界効果トランジスタ、いわゆる絶縁ゲート型
バイポーラトランジスタが注目されている。この絶縁ゲ
ート型バイポーラトランジスタはＭＯ５電界効果トラン
ジスタと同様に入力インピーダンスが高く、またバイポ
ーラトランジスタと同様にオン抵抗を低くすることがで
きる。
第２図はその基本的な構造を示し、ｐ゛基板１の上に、
例えばエピタキシャル法で低不純物濃度のｎ−層２が形
成され、このｎ−層２の表面層にｐベースＮ３、さらに
その表面層にソースＮ４が形成されている。ｐベース層
３のｎ−層２とソース層４ではさまれた表面部分はチャ
ネル領域５となる部分で、その上にゲート絶縁膜６を介
してゲート電極７が形成される。そして、ソースＮ４上
にはゲート電極の上を′ｆｌＩｒｇ１する絶縁膜ｌＯの
開口部でベース層３と同時に接触するソース電極８が、
またｐ３基板１の裏面にはドレイン電極９が設けられて
いる。
例えばエピタキシャル法で低不純物濃度のｎ−層２が形
成され、このｎ−層２の表面層にｐベースＮ３、さらに
その表面層にソースＮ４が形成されている。ｐベース層
３のｎ−層２とソース層４ではさまれた表面部分はチャ
ネル領域５となる部分で、その上にゲート絶縁膜６を介
してゲート電極７が形成される。そして、ソースＮ４上
にはゲート電極の上を′ｆｌＩｒｇ１する絶縁膜ｌＯの
開口部でベース層３と同時に接触するソース電極８が、
またｐ３基板１の裏面にはドレイン電極９が設けられて
いる。
このような絶縁ゲート型バイポーラトランジスタでは、
ゲート・ソース間の電圧印加によリソース層４からチャ
ネル領域５を通ってｎ−Ｊｉ２に注入される電子電流に
対して、ｐ゛基板ｌからｎ−層２へ正孔の注入が起こり
、この結果ｎ−層２において導電変調が起こる。ｎ−層
２に注入された正孔電流は、ｐベース層３のソース層４
直下を通ってソース電極８へ抜ける。ソース電極８はｐ
ベース層３とｎ９ソ一ス層４を短絡しているので、ｐ゛
層１ｎ−層２．９層３．ｎ゛層４らなる４１１！のサイ
リスタ動作を阻止し、ゲート・ソース間電圧をゼロにす
ることで素子をターンオフできる。
ゲート・ソース間の電圧印加によリソース層４からチャ
ネル領域５を通ってｎ−Ｊｉ２に注入される電子電流に
対して、ｐ゛基板ｌからｎ−層２へ正孔の注入が起こり
、この結果ｎ−層２において導電変調が起こる。ｎ−層
２に注入された正孔電流は、ｐベース層３のソース層４
直下を通ってソース電極８へ抜ける。ソース電極８はｐ
ベース層３とｎ９ソ一ス層４を短絡しているので、ｐ゛
層１ｎ−層２．９層３．ｎ゛層４らなる４１１！のサイ
リスタ動作を阻止し、ゲート・ソース間電圧をゼロにす
ることで素子をターンオフできる。
この絶縁ゲート型バイポーラトランジスタは、従来の電
力用たて型ＭＯ３ＦＥＴとドレイン領域裏面に逆の導電
型のｐ゛層１設けて導電変調を起こしている点が異なる
。
力用たて型ＭＯ３ＦＥＴとドレイン領域裏面に逆の導電
型のｐ゛層１設けて導電変調を起こしている点が異なる
。
この絶縁ゲート型バイポーラトランジスタにおいて、素
子を流れる電流密度が大きくなると、ソース層４の下の
横方向抵抗による電圧降下が大きくなる。そして、ｐベ
ース層３とｎ゛層４間の接合が順バイアスされると前記
の４層がサイリスク動作を起こし、ゲート・ソース間電
圧を零にしても素子がターンオフしないラフチアノブ状
態になる。この問題を解決するためには、ｐベース層３
の不純物濃度を高くして、ｎ゛ソースＮ４直下抵抗を低
くすることが有効であるが、同時にソース層４とｎ−層
２の間のｐベース１３からなるチャネル領域５の不純物
濃度も高くなるので、ゲート閾電圧が高くなってしまう
欠点があった。
子を流れる電流密度が大きくなると、ソース層４の下の
横方向抵抗による電圧降下が大きくなる。そして、ｐベ
ース層３とｎ゛層４間の接合が順バイアスされると前記
の４層がサイリスク動作を起こし、ゲート・ソース間電
圧を零にしても素子がターンオフしないラフチアノブ状
態になる。この問題を解決するためには、ｐベース層３
の不純物濃度を高くして、ｎ゛ソースＮ４直下抵抗を低
くすることが有効であるが、同時にソース層４とｎ−層
２の間のｐベース１３からなるチャネル領域５の不純物
濃度も高くなるので、ゲート閾電圧が高くなってしまう
欠点があった。
本発明の課題は、上記の欠点を除いてチャネル領域の不
純物濃度を高くすることなしに大電流密度になってもラ
ッチング状態にならない絶縁ゲート型バイポーラトラン
ジスタを提供することにある。
純物濃度を高くすることなしに大電流密度になってもラ
ッチング状態にならない絶縁ゲート型バイポーラトラン
ジスタを提供することにある。
上記の課題の解決のために、他面側に第二導電形の層を
有する低不純物濃度の第一導電形の半導体素体の一面側
の表面層に形成された第二導電形のベース層と、そのベ
ース層の表面層において素体の前記低不純物濃度の第一
導電形層との間にチャネル領域をはさむ第一導電形のソ
ース層と、そのチャネル領域上にゲート絶縁膜を介して
位置するゲート電極と、チャネル領域外の前記ベース層
領域および前記ソース層に接触するソース電極と、基板
他面の前記第二導電形層に接触するドレイン電極とを有
する絶縁ゲート型バイポーラトランジスタの製造の際に
、予め半導体素体上に絶縁膜を介してゲート電極を形成
後、ゲート電極をマスクとして不純物を導入し、ゲート
電極の直下まで広がるベース層を形成し、次いでゲート
電極端部の上面を基板面に対し３０′″以下の鋭角をも
つように縁に向かって傾斜させたのち、イオン注入法に
よリソース層を形成するものとする。
有する低不純物濃度の第一導電形の半導体素体の一面側
の表面層に形成された第二導電形のベース層と、そのベ
ース層の表面層において素体の前記低不純物濃度の第一
導電形層との間にチャネル領域をはさむ第一導電形のソ
ース層と、そのチャネル領域上にゲート絶縁膜を介して
位置するゲート電極と、チャネル領域外の前記ベース層
領域および前記ソース層に接触するソース電極と、基板
他面の前記第二導電形層に接触するドレイン電極とを有
する絶縁ゲート型バイポーラトランジスタの製造の際に
、予め半導体素体上に絶縁膜を介してゲート電極を形成
後、ゲート電極をマスクとして不純物を導入し、ゲート
電極の直下まで広がるベース層を形成し、次いでゲート
電極端部の上面を基板面に対し３０′″以下の鋭角をも
つように縁に向かって傾斜させたのち、イオン注入法に
よリソース層を形成するものとする。
ゲート電極をマスクにして半導体素体に不純物を注入し
、ドライブ拡散によってゲート電極の直下まで広げたベ
ース層の不純物濃度は、最初に打込まれたゲート電極の
存在しない部分の下からゲート電極の下でベース層周縁
に向かって次第に低くなる０次にゲート電極の端部をく
さび形にし、くさび形部分の直下にもイオンが注入され
るようにすることにより、ソース層がベース層の不純物
濃度の高い部分に形成され、チャネル領域はベース層の
低不純物濃度の部分のみに残るからゲート閾電圧は高く
なり、それに比してベース層の他の部分は不純物濃度が
高いのでラッチングが起きにくくなる。
、ドライブ拡散によってゲート電極の直下まで広げたベ
ース層の不純物濃度は、最初に打込まれたゲート電極の
存在しない部分の下からゲート電極の下でベース層周縁
に向かって次第に低くなる０次にゲート電極の端部をく
さび形にし、くさび形部分の直下にもイオンが注入され
るようにすることにより、ソース層がベース層の不純物
濃度の高い部分に形成され、チャネル領域はベース層の
低不純物濃度の部分のみに残るからゲート閾電圧は高く
なり、それに比してベース層の他の部分は不純物濃度が
高いのでラッチングが起きにくくなる。
第１図ｆａ）〜ｆｆｌは本発明の一実施例を示し、第２
図と共通の部分には同一の符号が付されている。
図と共通の部分には同一の符号が付されている。
先ずｐ゛基板１の上に低不純物濃度のｎ−Ｊｉ２を形成
しく図ａ）、ｎ−Ｎ２の表面にゲート酸化膜６をさらに
その上に多結晶Ｓｉ層７０を形成する （図ｂ）。
しく図ａ）、ｎ−Ｎ２の表面にゲート酸化膜６をさらに
その上に多結晶Ｓｉ層７０を形成する （図ｂ）。
多結晶シリコン層７０を、加工してゲート電極石７１の
パターンにした後、このゲート電極層をマスクにしてほ
う素イオンを注入し、ドライブ拡散によりｐベース層３
を形成する Ｃ図ｃ）、次いで、ゲート電極層７１の端
部をテーパエツチングにより３０＠以下の頂角を持つく
さび形に加工してゲート電極７とし、これとレジスト膜
１１とをマスクとしてイオン注入法でｎ゛ソース層４形
成する （図ｄ）。このときのりんイオンの注入の加速
電圧を高くすることで、ソース層４をゲート電極７のく
さび状部直下まで伸ばすことができる。このあと、素子
上面にＰＳＧで絶縁膜１０を形成し、接触孔１２を設け
（図θ）、その接触孔でｐベース層３およびソース層４
に接触するソース電極８を、また裏面のｐ′″基板１に
接触するドレイン電極９を形成して完成する （図ｆ）
、ゲート閾電圧は、チャネル領域５の中で不純物濃度の
最扁値に依存するが、ｐベース層３はゲート電極層７１
をマスクとして注入されたほう素の拡散に形成されるの
で、チャネル領域５の不純物濃度の最高となる部分はｎ
゛ソース層４の境界に接する部分である。従って、ｎ゛
ソース層４チャネル領域５の方向に伸ばして形成するこ
とでｐベース層３のソース層４との境界に接する部分の
不純物濃度を低くすることができる。
パターンにした後、このゲート電極層をマスクにしてほ
う素イオンを注入し、ドライブ拡散によりｐベース層３
を形成する Ｃ図ｃ）、次いで、ゲート電極層７１の端
部をテーパエツチングにより３０＠以下の頂角を持つく
さび形に加工してゲート電極７とし、これとレジスト膜
１１とをマスクとしてイオン注入法でｎ゛ソース層４形
成する （図ｄ）。このときのりんイオンの注入の加速
電圧を高くすることで、ソース層４をゲート電極７のく
さび状部直下まで伸ばすことができる。このあと、素子
上面にＰＳＧで絶縁膜１０を形成し、接触孔１２を設け
（図θ）、その接触孔でｐベース層３およびソース層４
に接触するソース電極８を、また裏面のｐ′″基板１に
接触するドレイン電極９を形成して完成する （図ｆ）
、ゲート閾電圧は、チャネル領域５の中で不純物濃度の
最扁値に依存するが、ｐベース層３はゲート電極層７１
をマスクとして注入されたほう素の拡散に形成されるの
で、チャネル領域５の不純物濃度の最高となる部分はｎ
゛ソース層４の境界に接する部分である。従って、ｎ゛
ソース層４チャネル領域５の方向に伸ばして形成するこ
とでｐベース層３のソース層４との境界に接する部分の
不純物濃度を低くすることができる。
ゲート閾電圧を従来の素子と同等にするならば、ｐベー
ス層３の不純物濃度を従来より高くすることができるの
でランチングを起こりにくくすることができる。ただし
、ゲート型８ｉ７のくさび形部の頂角を３０″より大き
くするとこのような効果は生じにくい、第３図は第２図
の工程で製造されたｋｎゲート型バイポーラトランジス
タを第２図と同じ大きさで示したものである。なお、ｐ
ベース層３をイオン注入法でなく、ゲート電極層７１を
マスクにしての不純物拡散法で形成した場合も本発明を
適用できる。
ス層３の不純物濃度を従来より高くすることができるの
でランチングを起こりにくくすることができる。ただし
、ゲート型８ｉ７のくさび形部の頂角を３０″より大き
くするとこのような効果は生じにくい、第３図は第２図
の工程で製造されたｋｎゲート型バイポーラトランジス
タを第２図と同じ大きさで示したものである。なお、ｐ
ベース層３をイオン注入法でなく、ゲート電極層７１を
マスクにしての不純物拡散法で形成した場合も本発明を
適用できる。
本発明によれば、ゲート電極層をマスクにして不純物を
導入し、拡散によりゲート電極層下に入りこむベース層
を形成後、ゲート電極層を加工して端部をくさび状にし
、そのゲート電極をマスクにしてソース層をくさび状部
分の下まで伸ばすことにより、ベース層中のチャネル領
域の最高不純物濃度をもつソース層に接する部分の濃度
を低下させることができる。それ故、このベース層の他
の部分の不純物濃度を高くすることが可能になるので、
ゲート閾電圧が高くなることなく、ラッチングの起こり
にくい絶縁ゲート型バイポーラトランジスタを得ること
ができる。
導入し、拡散によりゲート電極層下に入りこむベース層
を形成後、ゲート電極層を加工して端部をくさび状にし
、そのゲート電極をマスクにしてソース層をくさび状部
分の下まで伸ばすことにより、ベース層中のチャネル領
域の最高不純物濃度をもつソース層に接する部分の濃度
を低下させることができる。それ故、このベース層の他
の部分の不純物濃度を高くすることが可能になるので、
ゲート閾電圧が高くなることなく、ラッチングの起こり
にくい絶縁ゲート型バイポーラトランジスタを得ること
ができる。
第１図は本発明の一実施例の製造工程を順次示す断面図
、第２図は従来の絶縁ゲート型バイポーラトランジスタ
の要部断面図、第３図は第１図の工程により製造された
絶縁ゲート型バイポーラトランジスタの第２図に対応す
る要部断面図である。 ｌａｐ”基板、２：ｎ−層、３：ｐベース層、４：ｎ゛
ソース層５：チャネル領域、６：ゲート酸化膜、７：ゲ
ート電極、７０：多結晶Ｓｉ層、８：ソース電極、９ニ
ドレイン電極。 ＋！、 、、；。 第２図
、第２図は従来の絶縁ゲート型バイポーラトランジスタ
の要部断面図、第３図は第１図の工程により製造された
絶縁ゲート型バイポーラトランジスタの第２図に対応す
る要部断面図である。 ｌａｐ”基板、２：ｎ−層、３：ｐベース層、４：ｎ゛
ソース層５：チャネル領域、６：ゲート酸化膜、７：ゲ
ート電極、７０：多結晶Ｓｉ層、８：ソース電極、９ニ
ドレイン電極。 ＋！、 、、；。 第２図
Claims (1)
- １）他面側に第二導電形の層を有する低不純物濃度の第
一導電形の半導体素体の一面側の表面層に形成された第
二導電形のベース層と、該ベース層の表面層において素
体の前記低不純物濃度の第一導電形層との間にチャネル
領域をはさむ第一導電形のソース層と、該チャネル領域
上にゲート絶縁膜を介して位置するゲート電極と、前記
チャネル領域外の前記ベース層領域および前記ソース層
に接触するソース電極と、基板他面の前記第一導電形層
に接触するドレイン電極とを有する絶縁ゲート型バイポ
ーラトランジスタの製造の際に、予め半導体素体上に絶
縁膜を介してゲート電極を形成後、ゲート電極をマスク
として不純物を導入し、ゲート電極の直下まで広がるベ
ース層を形成し、次いで前記ゲート電極の端部の上面を
基板面に対し３０゜以下の鋭角をもつように縁に向かっ
て傾斜させたのち、イオン注入法によリソース層を形成
することを特徴とする絶縁ゲート型バイポーラトランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11416688A JPH01283966A (ja) | 1988-05-11 | 1988-05-11 | 絶縁ゲート型バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11416688A JPH01283966A (ja) | 1988-05-11 | 1988-05-11 | 絶縁ゲート型バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01283966A true JPH01283966A (ja) | 1989-11-15 |
Family
ID=14630822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11416688A Pending JPH01283966A (ja) | 1988-05-11 | 1988-05-11 | 絶縁ゲート型バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01283966A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0567623A1 (en) * | 1991-11-12 | 1993-11-03 | Harris Corporation | Power fet having reduced threshold voltage |
-
1988
- 1988-05-11 JP JP11416688A patent/JPH01283966A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0567623A1 (en) * | 1991-11-12 | 1993-11-03 | Harris Corporation | Power fet having reduced threshold voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3081739B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| JPS60196974A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH01253966A (ja) | 縦型電界効果トランジスタ | |
| JPH04146674A (ja) | 半導体装置及びその製造方法 | |
| EP0424710B1 (en) | Thyristor and method of manufacturing the same | |
| JPH0457111B2 (ja) | ||
| US4809047A (en) | Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short | |
| JP3281847B2 (ja) | 半導体装置の製造方法 | |
| JPH0846200A (ja) | 集積化構造のｍｏｓ技術高速電力装置及びその製造方法 | |
| JPH05315620A (ja) | 半導体装置およびその製造法 | |
| JPH02239670A (ja) | 半導体装置 | |
| EP0202477A2 (en) | Method of forming an electrical short circuit between adjoining regions in an insulated gate semiconductor device | |
| JPH01272163A (ja) | 半導体装置の製造方法 | |
| JP2000068372A (ja) | 半導体デバイス及びその製造方法 | |
| JP2712359B2 (ja) | 半導体装置の製造方法 | |
| EP0776048A2 (en) | MOS gated device base region with high breakdown resistance | |
| JPH0529628A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH01283966A (ja) | 絶縁ゲート型バイポーラトランジスタの製造方法 | |
| JP3371836B2 (ja) | 半導体装置 | |
| KR920007826B1 (ko) | Mos형 반도체소자의 제조방법 | |
| JPH0555583A (ja) | 絶縁ゲート型バイポーラトランジスタの製造方法 | |
| JP2001274383A (ja) | 半導体装置及びその製造方法 | |
| JP2005507563A (ja) | 絶縁層上の電界効果トランジスタ、およびその製造方法 | |
| JPS6225456A (ja) | 縦形半導体装置及びその製造方法 | |
| JP2916158B2 (ja) | 導電変調型ｍｏｓｆｅｔ |