JPH01279291A

JPH01279291A - 表示制御回路

Info

Publication number: JPH01279291A
Application number: JP63107581A
Authority: JP
Inventors: Hidemi Murata; 村田　英巳; Kazuyoshi Sudo; 須藤　一義
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-05-02
Filing date: 1988-05-02
Publication date: 1989-11-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕ビットマツプ方式を採用する単色表示装置における表示
制御回路に関し、陰陽画面切換え時における画面表示上の違和感を除去し
、書換え処理速度の向上を図ることを目的とし、ピントマツプ方式を採用し輝度差による強調表示機能と
陰陽画面切換機能を有する単色表示装置における表示制
御回路であって、表示画面の輝度差およびその領域等の
輝度情報を格納する第１のビットマツプメモリと、輝度
差とは無関係に表示すべきパターンを格納する第２のビ
ットマツプメモリと、陰陽画面の切換指示を受けパター
ンを反転させる一時記憶反転手段と、前記一時記憶反転
手段により切り換えられた表示パターンと前記第１のビ
ットマツプメモリから出力された輝度情報に基づいて各
輝度毎に表示パターンを振り分ける陰陽切換制御手段と
を備え、陰陽画面切換え時に前記第１および第２のビッ
トマツプメモリの書換えをせず、前記一時記憶反転手段
および陰陽切換制御手段により、表示読出し時に切換表
示するように構成する。

［産業上の利用分野］本発明は表示制御回路に関し、特にビットマツプ方式を
採用し、輝度差による強調表示機能と陰陽画面切換機能
を有する単色表示装置における表示制御回路に関する。

ピントマツプ方式とは、表示画面の各点に対応した画像
メモリを有し、そのメモリに各々のドツトの表示／不表
示の情報を書き込むことにより任意の文字、記号２図形
等の表示を可能とする表示方式である。例えば、ＣＲＴ
表示装置の場合では、通常、縦４００ドツトで横６４０
ドツト程度で構成され、各点の表示／不表示を１ビツト
の０Ｎ１０ＦＦで表示すると４００　Ｘ　６４０・２５
６０００ビツト、即ち、３２ＫＢのメモリ容量を要し、
このビットマツプメモリとしてビデオＲＡＭ等を用いて
文字１図形等の情報を書き込むことにより表示を可能と
する。

〔従来の技術及び発明が解決しようとする課題〕従来、
単色表示装置には画像情報を記憶するために、通常輝度
の情報を格納する通常輝度用ピントマツプメモリと、高
輝度の情報を格納する高輝度用ビットマツプメモリとを
備える。これらのビットマツプメモリには入力画像情報
の輝度に対応した表示パターンを選択的に書き込み、表
示時において適宜、通常輝度あるいは高輝度に切り換え
て表示している。この場合に、ユーザの使い勝手によっ
ては表示画面の全体を陰陽切り換えることがある。

このように画面全体の陰陽表示を切り換える時に、上述
の各ビットマツプメモリの出力を反転させることになる
が、切換え時において、通常算度用ビットマツプメモリ
の出力と高輝度用ビットマツプメモリの出力が両方とも
ＯＮすることになり輝度差の識別が困難となることがあ
る。このような問題に対処するために、従来、陰陽画面
の切換え以前に両方のビットマツプメモリを一旦消去し
、再度切換え後の表示画面に対応した内容でビットマツ
プメモリに書き込み、再度表示を行っている。

そのため、陰陽画面の切換え時に生じる画面の消去、書
換え等による表示画面の違和感があり、さらに書換え作
業による性能低下を来している。

本発明の目的は、上述の問題点に鑑み、表示画面の陰陽
切換え時に生じる表示画面の違和感を除去し、かつ書換
え作業の処理速度の向上を図ることにある。

〔課題を解決するための手段及び作用〕第１図は本発明
の原理ブロック図である。図において、１は輝度差を設
けたいパターン及び領域を示すパターンを格納する第１
のビットマツプメモリ、２は輝度差に無関係に表示すべ
きパターンを格納する第２のビットマツプメモリである
。３は第１のビットマツプメモリから読み出されたパタ
ーンの陰陽画面の切換え指示を受け、パターンを反転さ
せるための一時記憶反転手段、４は前記一時記憶反転手
段により切り換えられた表示パターンと第１のビットマ
ツプメモリから出力された輝度情報により各輝度毎に表
示パターンを振り分ける陰陽切換制御手段である。

このような構成において、外部からの陰陽反転指示Ｓに
よって第１および第２のビットマ・ツブメモリを書き換
えることなく陰陽切換制御手段４により切換表示（Ｆ、
Ｇ）することにより、書換え作業の処理速度の向上と表
示画面の違和感を除去することができる。

〔実施例］第２図は本発明に係る表示制御回路の一実施例回路図で
ある。２１は高輝度領域と通常輝度領域の識別情報を格
納する第１のビットマツプメモリ、２２は輝度差に無関
係に表示すべきパターンを格納する第２のビットマツプ
メモリ、２３は陰陽画面切換え情報を格納するレジスタ
、２４は陰陽画面の切換制御を行うための制御回路であ
る。制′４１１回路２４は、第２のビットマツプメモリ
２２から読み出された表示パターンをレジスタ２３から
指定された情報により反転制御するＥＯＲゲート２４１
と、第１のビットマツプメモリ２１から読み出された輝
度情報を基に通常輝度領域を取り出すためのインバータ
２４２と、高輝度ビデオ情報を取り出すためのＡＮＤゲ
ート２４３と、通常輝度ビデオ情報を取り出すためのＡ
ＮＤゲート２４４とからなる。

このような構成において、第３図（ａ）〜（ｉ）に基づ
いて表示パターンの処理の変化を説明する。信号Ｓは外
部回路から与えられる制御信号であって、狂度情報バク
ーン、表示パターン、陰陽画面切換え情報等を含む信号
である。ここで、第３図（Ｃ）に示す表示内容は陰画画
面表示を示しており、Ａ。

Ｃは高輝度、Ｂ、Ｄは通常輝度である。第３図（Ｃ）の
如き表示を行うためにはビットマツプメモリ２２には第
３図（ａ）に示す内容を書き込む必要がある。第３図（
ａ）において”ｂ″はブランクを示しており、“Ａ”は
陰画表示、”Ｃ″は陽画表示、各点線の領域は文字表示
領域を示している。第３図（ｂ）はビットマツプメモリ
２１に書き込むべき内容を示しており、各領域は高輝度
領域を示し、他の領域については通常輝度領域を示して
いる。第３図（ａ）との対応では左側の領域が、“Ａ”
に対応し、真中が“Ｃ″に対応し、右側が“ｂ”に対応
する。

レジスタ２３からの信号Ｃは陰陽画面切換え信号を示し
、“０”のとき陰画、“ビのとき陽画を示す。第２のビ
ットマツプメモリ２２からの信号Ｂは、第３図（ａ）の
パターンを示しており、ＥＯＲゲート２４１に入力され
る。従って、信号Ｃと信号Ｂとの間でＥＲＯ論理がとら
れる。即ち、いずれか一方が“１”もしくは“０”のと
き“１”を出力する。この場合、信号Ｃは“０”のため
、ＥＯＲゲート２４１の出力信号Ｅは信号Ｂに対応して
“ｌ”又は“０”が出力される。

信号ＥはＡＮＤゲート２４３．２４４に入力され、第１
のビットマツプメモリ２１からの読出し信号りとの間で
ＡＮＤ論理がとられる。信号りはインバータ２４２で反
転されてＡＮＤゲート２４４に入力されるので、高輝度
表示の場合にはＡＮＤゲート２４３から、通常輝度表示
の場合にはＡＮＤゲニト２４４から、それぞれ高輝度ビ
デオ信号Ｆと通常輝度ビデオ信号Ｇを得る。第３図（ｄ
）は高輝度ビデオ信号Ｆによる高輝度表示であり、第３
図（ｅ）は通常輝度ビデオ信号Ｇによる通常輝度表示で
ある。

第３図（樽は陽画画面表示の場合の表示内容であり、陰
画画面表示と異なる点は、信号Ｃが“１″となるため、
ＥＯＲゲート２４１の出力信号Ｅが第３図（ａ）の状態
から第３図げ）の状態に変わり、信号Ｆが第３図（ｄ）
の状態から第３図（５）の状態に変わり、信号Ｇが第３
図（ｅ）の状態から第３図（ｉ）の状態に変わることに
より第３図（ｇ）の陽画表示を得ることである。

第４図は本発明の表示制御回路を適用したシステム構成
図である。図において、４１はホストシステムを構成す
るコンピュータ（ＣＰＵ）　、４２〜４７はビデオデー
タ制御系であって、４２はＣＲＴ制御回路、４３はシリ
アルアクセスメモリ（ＳＡＭ）出力制御回路、４４はデ
ュアルポートメモリ、４５はデコーダ回路、４６はビデ
オ合成回路、４７はレジスタである。

このような構成において、本発明はホストシステムから
のアドレスおよびデータＳ１と制御信号Ｓ２によりＣＲ
Ｔへのデータをビデオデータ制御系で制御するものであ
るが、まず、ＣＰＵがらアドレスおよびデータＳ１　と
制御信号Ｓ２がＣＲＴ制御回路４２に入力され、制御回
路４２はデュアルポートメモリ４４に対してリード／ラ
イト信号（Ｒ／Ｗ）　と、ＳＡＭ出力制御回路４３に対
して水平同期信号Ｅと垂直同期信号Ｆを出力する。デュ
アルポートメモリ４４は、輝度情報を格納するアトリビ
ュートメモリ４４ａと表示パターンを格納する表示パタ
ーンメモリ４４ｂにより構成される。前者のメモリは第
２図に示す第１のビットマツプメモＩＪ　２１に対応し
、後者のメモリは第２のビットマツプメモリ２２に対応
する。ＳＡＭ出力制御回路４３は水平同期信号Ｅと垂直
同期信号Ｆに基づいてデュアルポートメモリ４４に対し
てＳＡＭ出力イネーブル信号Ｇを出力する。デュアルポ
ートメモリ４４はイネーブル信号Ｇを受けると表示パタ
ーンデータＨと輝度情報１をビデオ合成回路４６に出力
する。デコーダ回路４５はＣＰＵからのアドレスＳ１を
受け、レジスタ４７への陰陽画面切換え情報の書込みを
有効とし、陰陽画面切換え情報を信号にとして出力する
。ビデオ合成回路４６には第２図に示す制御回路２４を
含んでおり、これらの信号Ｈ，１，Ｊ、Ｋにより輝度情
報を含んだビデオデータをＣＲＴへ出力する。レジスタ
４７は第２図のレジスタ２３に対応するものである。

〔発明の効果〕

陰陽画面切換え時において、従来は一度画面を消去しそ
の後ピントマツプメモリを書換えていたが、本発明では
ビットマツプメモリの書換えは行わず、レジスタの反転
指示等により表示読出し時に切換表示するので、表示切
換え時の違和感が除去されかつ書換え処理速度の向上を
図ることができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の表示制御回路の一実施例回路図、第３図（ａ）〜（ｉ）は表示パターンの変化を説明する
図、および第４図は本発明を適用したシステム構成図である。（符号の説明）２１　、２２・・・ビットマツプメモリ、２３・・・・
・・レジスタ、２４・・・・・・陰陽切換制御回路、４４・・・・・・デュアルポートメモリ、４６・・・・
・・ビデオ合成回路、４７・・・・・・レジスタ。本発明の原理ブロック図第１回本発明の表示制御回路の一実施例回路図第２回（ａ）（Ｃ）表示パターンの変化を説明する図第３０（ｄ）（ｆ）表示パターンの変化を説明する図第３囚（ｇ）（ｈ）表示・ぞターンの変化を説明する図第３回

Claims

【特許請求の範囲】１、ビットマップ方式を採用し輝度差による強調表示機
能と陰陽画面切換機能を有する単色表示装置における表
示制御回路であって、表示画面の輝度差およびその領域等の輝度情報を格納す
る第１のビットマップメモリ（１）と、輝度差とは無関
係に表示すべきパターンを格納する第２のビットマップ
メモリ（２）と、陰陽画面の切換指示（Ｓ）を受けパターンを反転させる
一時記憶反転手段（３）と、前記一時記憶反転手段（３）により切り換えられた表示
パターンと前記第１のビットマップメモリから出力され
た輝度情報に基づいて各輝度毎に表示パターンを振り分
ける陰陽切換制御手段（４）とを備え、陰陽画面切換え時に前記第１および第２のビットマップ
メモリの書換えをせず、前記一時記憶反転手段および陰
陽切換制御手段により、表示読出し時に切換表示するこ
とを特徴とする表示制御回路。