JPH01271875A - ベクトル演算制御方式 - Google Patents
ベクトル演算制御方式Info
- Publication number
- JPH01271875A JPH01271875A JP10082988A JP10082988A JPH01271875A JP H01271875 A JPH01271875 A JP H01271875A JP 10082988 A JP10082988 A JP 10082988A JP 10082988 A JP10082988 A JP 10082988A JP H01271875 A JPH01271875 A JP H01271875A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- mask
- data
- bit
- mask data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013598 vector Substances 0.000 title claims abstract description 107
- 238000000034 method Methods 0.000 claims description 7
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 238000007796 conventional method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はベクトル演算制御方式に関し、特にマスク機能
を有するベクトル演算の制御方式に関する。
を有するベクトル演算の制御方式に関する。
［従来の技術］
科学技術計算ではベクトルデータを扱う場合が非常に多
いため、スーパーコンピュータなどには大量のベクトル
データに対する演算を１命令で高速に実行するためのベ
クトル演算命令が用意されている。そしてこのようなベ
クトル演算命令は、一般にＦＯＲＴＲＡＮで記述された
プログラムの最深Ｄｏループにおいて使用される。また
、プログラムの最深ＤｏループがＩＦ文を含む場合には
、以下に述べるベクトルマスクデータを使用することに
はりベクトル演算命令による実行が可能となる。
いため、スーパーコンピュータなどには大量のベクトル
データに対する演算を１命令で高速に実行するためのベ
クトル演算命令が用意されている。そしてこのようなベ
クトル演算命令は、一般にＦＯＲＴＲＡＮで記述された
プログラムの最深Ｄｏループにおいて使用される。また
、プログラムの最深ＤｏループがＩＦ文を含む場合には
、以下に述べるベクトルマスクデータを使用することに
はりベクトル演算命令による実行が可能となる。
第３図はＦＯＲＴＲＡＮで記述されたプログラムの最深
Ｄｏループの一例を示す図である。このＤＯループをベ
クトル演算命令により実行する場合には、ベクトルＸ
（Ｉ） とベクトルＹ （Ｉ）の要素毎の比較が行なわ
れ、比較の結果により１要素に対して１ビットのベクト
ルマスクデータが作成される。即ちベクトルＸ （１）
とベクトルＹ（Ｉ）の対応する要素が一致したときは“
’ｌ”、不一致のときは０′°がマスクデータとして発
生される。次に、ベクトルＡ（１）＊ベクトルＢ（１’
）のマスク制御付ベクトル演算命令が実行されるが、こ
のとき対応するベクトルマスクデータが′１″゛である
ような要素のみがベクトルＣ（１）に格納され、°０°
゛であるような要素はベクトルＣ（１）には格納されな
いように制御される。こうすることにより第３図のＤｏ
ループをベクトル演算命令により実行することができる
。第５図はこのようすを図示したもので、要素Ｘ。と要
素ｙ。、要素ｘ３と要素ｙ３のみが一致することから要
素０と要素１に対応するベクトルマスクデータのビット
のみが“１°゛となり、要素ａ。と要素す。、要素ａ３
と要素ｂ３の演算のみが実行され、他の要素ＣＩ＋０２
＋ ０４は同図の斜線部に示すようにマスクされて変
更は行なわれない。
Ｄｏループの一例を示す図である。このＤＯループをベ
クトル演算命令により実行する場合には、ベクトルＸ
（Ｉ） とベクトルＹ （Ｉ）の要素毎の比較が行なわ
れ、比較の結果により１要素に対して１ビットのベクト
ルマスクデータが作成される。即ちベクトルＸ （１）
とベクトルＹ（Ｉ）の対応する要素が一致したときは“
’ｌ”、不一致のときは０′°がマスクデータとして発
生される。次に、ベクトルＡ（１）＊ベクトルＢ（１’
）のマスク制御付ベクトル演算命令が実行されるが、こ
のとき対応するベクトルマスクデータが′１″゛である
ような要素のみがベクトルＣ（１）に格納され、°０°
゛であるような要素はベクトルＣ（１）には格納されな
いように制御される。こうすることにより第３図のＤｏ
ループをベクトル演算命令により実行することができる
。第５図はこのようすを図示したもので、要素Ｘ。と要
素ｙ。、要素ｘ３と要素ｙ３のみが一致することから要
素０と要素１に対応するベクトルマスクデータのビット
のみが“１°゛となり、要素ａ。と要素す。、要素ａ３
と要素ｂ３の演算のみが実行され、他の要素ＣＩ＋０２
＋ ０４は同図の斜線部に示すようにマスクされて変
更は行なわれない。
次に、第４図に示すようなりＯループを実行する場合を
考える。この場合も第３図のＤｏループと同様にベクト
ルＸ （Ｉ） 、 Ｙ （Ｉ）を比較することによりベ
クトルマスクデータが作成され、次のマスク制御付ベク
トル演算命令により参照される。
考える。この場合も第３図のＤｏループと同様にベクト
ルＸ （Ｉ） 、 Ｙ （Ｉ）を比較することによりベ
クトルマスクデータが作成され、次のマスク制御付ベク
トル演算命令により参照される。
この場合、Ａ （Ｉ） ＊ Ｂ （Ｉ）のマスク制御付
ベクトル演算命令を実行するときは第３図のＤＯループ
と同様にベクトルマスクデータの対応するビットが１゛
′であるような要素の演算のみが実行されるが、ベクト
ルＤ（１）＊ベクトルＥ （Ｉ）のマスク制御付ベクト
ル演算命令を実行するときは前記のＡ（Ｉ） ＊ Ｂ（
Ｉ） （７）演算とは逆ニヘクト／ｌ／Ｘ（Ｉ） とベ
クトルＹ （１）が不一致の要素に対する演算のみを実
行する必要があるため、前記のベクトルマス汐データを
そのまま使用することはできない。
ベクトル演算命令を実行するときは第３図のＤＯループ
と同様にベクトルマスクデータの対応するビットが１゛
′であるような要素の演算のみが実行されるが、ベクト
ルＤ（１）＊ベクトルＥ （Ｉ）のマスク制御付ベクト
ル演算命令を実行するときは前記のＡ（Ｉ） ＊ Ｂ（
Ｉ） （７）演算とは逆ニヘクト／ｌ／Ｘ（Ｉ） とベ
クトルＹ （１）が不一致の要素に対する演算のみを実
行する必要があるため、前記のベクトルマス汐データを
そのまま使用することはできない。
そこで、従来のベクトル演算装置においては、Ｄ （１
） ＊ Ｅｌ）（ｒ）のマスク制御付ベクトル演算命令
を実行する前にソフトウェアによりベクトルマスクデー
タを反転するか、あるいは再度Ｘ （Ｉ）とＹ （１）
からベクトルマスクデータを作成し直して反転されたベ
クトルマスクデータで生成していた。第５図はこのよう
すを図示したもので、ベクトルＡ （１） 、 Ｂ（Ｉ
）（１）の要素ａ０〜ａ４．ｂｏ〜ｂｏについては第５
図と同様にして求めたベクトルマスクデータ（マスク０
）を用いて演算し、ベクトルＤ （１） 、 Ｅ （Ｉ
）の要素ｄｏ ”ｄ４．ｅｏ 〜ｅ４については前述の
ようにしてマスクＯを反転したベクトルマスクデータ（
マスク１）を作成し、要素ｄ、と要素ｅ＋、要素ｄ２と
要素ｅ２゜要素ｄ４と要素ｅ４のみの演算を行ない、他
の要素ｆ。、ｆ３は同図の斜線部に示すようにマスクし
て変更を行なわせないようにするものである。
） ＊ Ｅｌ）（ｒ）のマスク制御付ベクトル演算命令
を実行する前にソフトウェアによりベクトルマスクデー
タを反転するか、あるいは再度Ｘ （Ｉ）とＹ （１）
からベクトルマスクデータを作成し直して反転されたベ
クトルマスクデータで生成していた。第５図はこのよう
すを図示したもので、ベクトルＡ （１） 、 Ｂ（Ｉ
）（１）の要素ａ０〜ａ４．ｂｏ〜ｂｏについては第５
図と同様にして求めたベクトルマスクデータ（マスク０
）を用いて演算し、ベクトルＤ （１） 、 Ｅ （Ｉ
）の要素ｄｏ ”ｄ４．ｅｏ 〜ｅ４については前述の
ようにしてマスクＯを反転したベクトルマスクデータ（
マスク１）を作成し、要素ｄ、と要素ｅ＋、要素ｄ２と
要素ｅ２゜要素ｄ４と要素ｅ４のみの演算を行ない、他
の要素ｆ。、ｆ３は同図の斜線部に示すようにマスクし
て変更を行なわせないようにするものである。
上述した従来のベクトル演算装置は、第４図に示したよ
うなりＱループをベクトル演算命令により実行する場合
には、ＩＦ文が成立する場合と不成立の場合とで同一の
ベクトルマスクデータを使用することができず、マスク
データの作り直しが必要であるが、ソフトウェアにより
ベクトルマスクデータを反転するには、先ずマスクデー
タのビット数を認識し、そして全てのマスクビットを反
転しなければならないので多くの時間を要し、再度ベク
トルｘ （Ｉ） 、 ｙ （１）からベクトルマスクデ
ータを作り直す場合も同様に多くの時間を要するので、
演算実行性能が低下するという欠点がある。
うなりＱループをベクトル演算命令により実行する場合
には、ＩＦ文が成立する場合と不成立の場合とで同一の
ベクトルマスクデータを使用することができず、マスク
データの作り直しが必要であるが、ソフトウェアにより
ベクトルマスクデータを反転するには、先ずマスクデー
タのビット数を認識し、そして全てのマスクビットを反
転しなければならないので多くの時間を要し、再度ベク
トルｘ （Ｉ） 、 ｙ （１）からベクトルマスクデ
ータを作り直す場合も同様に多くの時間を要するので、
演算実行性能が低下するという欠点がある。
本発明のベクトル演算制御方式は、ベクトルマスク生成
命令が、各要素ごとに２ビットずつのベクトルマスクデ
ータを生成し、前記２ビットずつのベクトルマスクデー
タのうち上位の１ビットには指定されたマスク生成条件
に従って作成されたベクトルマスクデータの各ビットを
セットし、下位の１ビットにはそのベクトルマスクデー
タの各ビットの反転ｙ−夕をセットするようにし、マス
り制御イ」ヘクトル命令において、演算処理時に使用す
るベクトルマスクデータとして前記上位のビットにセッ
トされたデータと前記下位のビットにセットされた反転
データのいずれを使用するかを指定するものである。
命令が、各要素ごとに２ビットずつのベクトルマスクデ
ータを生成し、前記２ビットずつのベクトルマスクデー
タのうち上位の１ビットには指定されたマスク生成条件
に従って作成されたベクトルマスクデータの各ビットを
セットし、下位の１ビットにはそのベクトルマスクデー
タの各ビットの反転ｙ−夕をセットするようにし、マス
り制御イ」ヘクトル命令において、演算処理時に使用す
るベクトルマスクデータとして前記上位のビットにセッ
トされたデータと前記下位のビットにセットされた反転
データのいずれを使用するかを指定するものである。
［作用１
したがって、ＩＦ文が成立する場合と不成立の場合の両
方でベクトルデータが必要である場合に、従来のソフト
ウェアによるベクトルマスクデータの反転あるいはベク
トル生成命令によるベクトルマスクデータの作り直しを
行なう方式に比べてベクトル演算を高速化できる。
方でベクトルデータが必要である場合に、従来のソフト
ウェアによるベクトルマスクデータの反転あるいはベク
トル生成命令によるベクトルマスクデータの作り直しを
行なう方式に比べてベクトル演算を高速化できる。
［実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のベクトル演算制御方式が適用されたベ
クトル演算装置の一実施例のブロック図である。
クトル演算装置の一実施例のブロック図である。
ベクトルマスク生成命令は、以下に述べるように実行さ
れる。ベクトルマスクデータを作成するだめの条件とな
る配列要素は、主記憶１から読出されてオペランドレジ
スタ２およびオペランドレジスタ３にセットされる。オ
ペランドレジスタ２および３のデータは比較器４により
比較され、その結果に従って１ビットのマスクビットが
生成される。この生成されたマスクビットと、そのビッ
トをインバータ６により反転したビットがマスクレジス
タ５の最下位の２ビットに格納される。マスクレジスタ
５は生成されたマスクビットが最下位の２ビットに格納
されるときに、以前のデータが左へ２ビットシフトされ
るように構成されているため、全ての要素の比較が終了
した時点では生成されたベクトルマスクデータはマスク
レジスタ５に格納されている。このようにして生成され
たベクトルマスクデータは、主記憶１に格納される。
れる。ベクトルマスクデータを作成するだめの条件とな
る配列要素は、主記憶１から読出されてオペランドレジ
スタ２およびオペランドレジスタ３にセットされる。オ
ペランドレジスタ２および３のデータは比較器４により
比較され、その結果に従って１ビットのマスクビットが
生成される。この生成されたマスクビットと、そのビッ
トをインバータ６により反転したビットがマスクレジス
タ５の最下位の２ビットに格納される。マスクレジスタ
５は生成されたマスクビットが最下位の２ビットに格納
されるときに、以前のデータが左へ２ビットシフトされ
るように構成されているため、全ての要素の比較が終了
した時点では生成されたベクトルマスクデータはマスク
レジスタ５に格納されている。このようにして生成され
たベクトルマスクデータは、主記憶１に格納される。
ベクトルマスク生成命令により主記憶１上にベクトルマ
スクデータが用意されると、次にマスク制御付ベクトル
命令が実行される。マスク制御付主記憶１からの続出し
が行なわれ、読出されたベクトルマスクデータを参照し
ながら主記憶１から要素の読出しが行なわれる。ベクト
ルマスクデータの読出しを行なう際に命令レジスタ７に
格納されている命令語の特定ビット（Ｓビット）により
左シフタ８が制御される。すなわちＳビットが” ｏ
”のときは読出されたベクトルマスクデータをそのまま
マスクオペランドレジスタ９に格納し、Ｓビットが１″
のときは読出されたベクトルマスクデータを左シフタ８
により１ビット左にシフトしてマスクオペランドレジス
タ９に格納する。このようにすることにより、８ビット
が“１゛のときにはマスクオペランドレジスタ９の最上
位ビットに、反転されたベクトルマスクデータの先頭ビ
ットが位置するようにてきる。マスクオペランドレジス
タ９に格納されたベクトルマスクデータは最上位ビット
から順次とり出されて演算制御回路１０へ送られる。こ
のとき１ビットがとり出されると同時にマスクオペラン
ドレジスタ９の内容が左へ２ビットシフトされる。こう
してマスクオペランドレジスタ９の最上位ビットからは
、前述のベクトルマスクデータのうちの反転されてない
ビットかあるいは反転されたビットのいずれか一方のみ
が順次とり出されて演算制御回路１０へ送られることに
なる。このようにして演算制御回路１０へ送られたベク
トルマスクデータに従って主記憶１から要素が読出され
、オペランドレジスタ２および３にセットされる。これ
らのレジスタ２．３にセットされた要素間の演算は演算
制御回路１０の制御のもとてベクトル演算回路１１によ
り実行され、その結果はりザルトレジスタ１２に格納さ
れたのち、主記憶１の所定のロケーションに格納される
。ここで、ベクトル演算回路１１による演算は、マスク
されていない要素に対してのみ実行されることは言うま
でもない。
スクデータが用意されると、次にマスク制御付ベクトル
命令が実行される。マスク制御付主記憶１からの続出し
が行なわれ、読出されたベクトルマスクデータを参照し
ながら主記憶１から要素の読出しが行なわれる。ベクト
ルマスクデータの読出しを行なう際に命令レジスタ７に
格納されている命令語の特定ビット（Ｓビット）により
左シフタ８が制御される。すなわちＳビットが” ｏ
”のときは読出されたベクトルマスクデータをそのまま
マスクオペランドレジスタ９に格納し、Ｓビットが１″
のときは読出されたベクトルマスクデータを左シフタ８
により１ビット左にシフトしてマスクオペランドレジス
タ９に格納する。このようにすることにより、８ビット
が“１゛のときにはマスクオペランドレジスタ９の最上
位ビットに、反転されたベクトルマスクデータの先頭ビ
ットが位置するようにてきる。マスクオペランドレジス
タ９に格納されたベクトルマスクデータは最上位ビット
から順次とり出されて演算制御回路１０へ送られる。こ
のとき１ビットがとり出されると同時にマスクオペラン
ドレジスタ９の内容が左へ２ビットシフトされる。こう
してマスクオペランドレジスタ９の最上位ビットからは
、前述のベクトルマスクデータのうちの反転されてない
ビットかあるいは反転されたビットのいずれか一方のみ
が順次とり出されて演算制御回路１０へ送られることに
なる。このようにして演算制御回路１０へ送られたベク
トルマスクデータに従って主記憶１から要素が読出され
、オペランドレジスタ２および３にセットされる。これ
らのレジスタ２．３にセットされた要素間の演算は演算
制御回路１０の制御のもとてベクトル演算回路１１によ
り実行され、その結果はりザルトレジスタ１２に格納さ
れたのち、主記憶１の所定のロケーションに格納される
。ここで、ベクトル演算回路１１による演算は、マスク
されていない要素に対してのみ実行されることは言うま
でもない。
第２図は、第４図のプログラムを本実施例により実行す
る場合の動作説明図である。
る場合の動作説明図である。
［発明の効果］
以上説明したように本発明は、ベクトルマスク生成命令
により各要素ごとに２ビットずつのべりトルマスクデー
タを生成し、その上位の１ビットには指定されたマスク
生成条件に従って作成されたベクトルマスクデータの各
ビットをセットし、下位の１ビットにはそのベクトルマ
スクデータの各ビットの反転データをセットするように
して、マスク制御付ベクトル命令において演算処理時に
使用するベクトルマスクデータとして上記上位のビット
位置にセットされたデータと下位のビット位置にセット
された反転データのいずれを使用するかを指定すること
により、ＩＦ文が成立する場合と不成立の場合の両方で
ベクトルマスクデータが必要である場合に、従来のソフ
トウェアによるベクトルマスクデータの反転あるいはベ
クロルマスク生成命令によるベクトルマスクデータの作
り直しを行なう方式に比べてベクトル演算を高速化でき
るという効果がある。
により各要素ごとに２ビットずつのべりトルマスクデー
タを生成し、その上位の１ビットには指定されたマスク
生成条件に従って作成されたベクトルマスクデータの各
ビットをセットし、下位の１ビットにはそのベクトルマ
スクデータの各ビットの反転データをセットするように
して、マスク制御付ベクトル命令において演算処理時に
使用するベクトルマスクデータとして上記上位のビット
位置にセットされたデータと下位のビット位置にセット
された反転データのいずれを使用するかを指定すること
により、ＩＦ文が成立する場合と不成立の場合の両方で
ベクトルマスクデータが必要である場合に、従来のソフ
トウェアによるベクトルマスクデータの反転あるいはベ
クロルマスク生成命令によるベクトルマスクデータの作
り直しを行なう方式に比べてベクトル演算を高速化でき
るという効果がある。
第１図は本発明のベクトル演算制御方式によるベクトル
演算装置の一実施例のブロック図、第２図は第４図のプ
ログラムを本実施例のベクトル演算装置により実行する
場合の動作説明図、第３図および第４図はＦＯＲＴＲＡ
Ｎで記述されたプログラムの最深ＤＯループのそれぞれ
異なる例を示す図、第５図および第６図はそれぞれ第３
図および第４図のプログラムをベクトル演算命令で実行
する場合の動作説明図である。 １・・・・・・・・主記憶、 ２．３・・・・オペランドレジスタ、 ４・・・・・・・・比較器、 ５・・・・・・・・マスクレジスタ、 ６・・・・・・・・インバータ、 ７・・・・・・・・命令レジスタ、 ８・・・・・・・・左シフタ、 ９・・・・・・・・マスクオペランドレジスタ、１０・
・・・・・演算制御回路、 １１・・・・・・ベクトル演算回路、 １２・・・・・・リザルトレジスタ。
演算装置の一実施例のブロック図、第２図は第４図のプ
ログラムを本実施例のベクトル演算装置により実行する
場合の動作説明図、第３図および第４図はＦＯＲＴＲＡ
Ｎで記述されたプログラムの最深ＤＯループのそれぞれ
異なる例を示す図、第５図および第６図はそれぞれ第３
図および第４図のプログラムをベクトル演算命令で実行
する場合の動作説明図である。 １・・・・・・・・主記憶、 ２．３・・・・オペランドレジスタ、 ４・・・・・・・・比較器、 ５・・・・・・・・マスクレジスタ、 ６・・・・・・・・インバータ、 ７・・・・・・・・命令レジスタ、 ８・・・・・・・・左シフタ、 ９・・・・・・・・マスクオペランドレジスタ、１０・
・・・・・演算制御回路、 １１・・・・・・ベクトル演算回路、 １２・・・・・・リザルトレジスタ。
Claims (1)
- 【特許請求の範囲】 １、配列データの条件によって特定の配列要素に対する
演算を抑止するためのベクトルマスクデータを生成する
ベクトルマスク生成命令と、前記生成されたベクトルマ
スクデータに従ってマスク指定されている要素以外の配
列要素についてのみ演算処理をするマスク制御付ベクト
ル命令とを有するベクトル演算装置において、 前記ベクトルマスク生成命令は、各要素ごとに２ビット
ずつのベクトルマスクデータを生成し、前記２ビットず
つのベクトルマスクデータのうち上位の１ビットには指
定されたマスク生成条件に従って作成されたベクトルマ
スクデータの各ビットをセットし、下位の１ビットには
そのベクトルマスクデータの各ビットの反転データをセ
ットするようにし、前記マスク制御付ベクトル命令にお
いて、演算処理時に使用するベクトルマスクデータとし
て前記上位のビットにセットされたデータと前記下位の
ビットにセットされた反転データのいずれを使用するか
を指定することを特徴とするベクトル演算制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10082988A JPH01271875A (ja) | 1988-04-22 | 1988-04-22 | ベクトル演算制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10082988A JPH01271875A (ja) | 1988-04-22 | 1988-04-22 | ベクトル演算制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01271875A true JPH01271875A (ja) | 1989-10-30 |
Family
ID=14284210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10082988A Pending JPH01271875A (ja) | 1988-04-22 | 1988-04-22 | ベクトル演算制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01271875A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008033446A (ja) * | 2006-07-26 | 2008-02-14 | Nec Computertechno Ltd | ベクトル制御回路、ベクトル処理装置、ベクトル制御方法、および、ベクトル制御プログラム。 |
| JP2010504594A (ja) * | 2006-09-22 | 2010-02-12 | インテル コーポレイション | 文字列を処理するための命令及び論理回路 |
| JP2017027149A (ja) * | 2015-07-16 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1988
- 1988-04-22 JP JP10082988A patent/JPH01271875A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008033446A (ja) * | 2006-07-26 | 2008-02-14 | Nec Computertechno Ltd | ベクトル制御回路、ベクトル処理装置、ベクトル制御方法、および、ベクトル制御プログラム。 |
| US9703564B2 (en) | 2006-09-22 | 2017-07-11 | Intel Corporation | Instruction and logic for processing text strings |
| US10261795B2 (en) | 2006-09-22 | 2019-04-16 | Intel Corporation | Instruction and logic for processing text strings |
| US9740490B2 (en) | 2006-09-22 | 2017-08-22 | Intel Corporation | Instruction and logic for processing text strings |
| US9069547B2 (en) | 2006-09-22 | 2015-06-30 | Intel Corporation | Instruction and logic for processing text strings |
| US9448802B2 (en) | 2006-09-22 | 2016-09-20 | Intel Corporation | Instruction and logic for processing text strings |
| US9495160B2 (en) | 2006-09-22 | 2016-11-15 | Intel Corporation | Instruction and logic for processing text strings |
| US9720692B2 (en) | 2006-09-22 | 2017-08-01 | Intel Corporation | Instruction and logic for processing text strings |
| US9632784B2 (en) | 2006-09-22 | 2017-04-25 | Intel Corporation | Instruction and logic for processing text strings |
| US9740489B2 (en) | 2006-09-22 | 2017-08-22 | Intel Corporation | Instruction and logic for processing text strings |
| JP2010504594A (ja) * | 2006-09-22 | 2010-02-12 | インテル コーポレイション | 文字列を処理するための命令及び論理回路 |
| US11537398B2 (en) | 2006-09-22 | 2022-12-27 | Intel Corporation | Instruction and logic for processing text strings |
| US9063720B2 (en) | 2006-09-22 | 2015-06-23 | Intel Corporation | Instruction and logic for processing text strings |
| US9645821B2 (en) | 2006-09-22 | 2017-05-09 | Intel Corporation | Instruction and logic for processing text strings |
| US9772846B2 (en) | 2006-09-22 | 2017-09-26 | Intel Corporation | Instruction and logic for processing text strings |
| US9772847B2 (en) | 2006-09-22 | 2017-09-26 | Intel Corporation | Instruction and logic for processing text strings |
| US9804848B2 (en) | 2006-09-22 | 2017-10-31 | Intel Corporation | Instruction and logic for processing text strings |
| JP2014063535A (ja) * | 2006-09-22 | 2014-04-10 | Intel Corp | 文字列を処理するための命令及び論理回路 |
| US10929131B2 (en) | 2006-09-22 | 2021-02-23 | Intel Corporation | Instruction and logic for processing text strings |
| US11023236B2 (en) | 2006-09-22 | 2021-06-01 | Intel Corporation | Instruction and logic for processing text strings |
| US11029955B2 (en) | 2006-09-22 | 2021-06-08 | Intel Corporation | Instruction and logic for processing text strings |
| JP2022050519A (ja) * | 2006-09-22 | 2022-03-30 | インテル コーポレイション | プロセッサ、システム及び方法 |
| JP2017027149A (ja) * | 2015-07-16 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710902A (en) | Instruction dependency chain indentifier | |
| US4903228A (en) | Single cycle merge/logic unit | |
| JPH0719244B2 (ja) | アレイ・プロセツサ | |
| JPS6367705B2 (ja) | ||
| KR20180126520A (ko) | 벡터 술어 명령 | |
| JPS61160176A (ja) | ベクトル処理装置 | |
| JP3573506B2 (ja) | 述語、及びブール式を解くためのコンピュータ・システム、及び方法 | |
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| US4417305A (en) | Method for evaluating boolean expressions | |
| JPH01271875A (ja) | ベクトル演算制御方式 | |
| JPH0380324A (ja) | 中央演算処理装置 | |
| JPH02293931A (ja) | 制御装置 | |
| JPH01271874A (ja) | ベクトル演算制御方式 | |
| RU2066067C1 (ru) | Центральный процессор для многопроцессорной вычислительной системы | |
| JPH0616287B2 (ja) | マスク付きベクトル演算処理装置 | |
| JP2006515446A (ja) | 関連アプリケーションを相互参照するカルテシアンコントローラを有するデータ処理システム | |
| JPS59184944A (ja) | 丸め演算方式 | |
| JPS61141077A (ja) | ベクトル演算装置 | |
| Kartashev et al. | Adaptable pipeline system with dynamic architecture | |
| JPS6243775A (ja) | ベクトル演算装置 | |
| JPH01223565A (ja) | 情報処理装置 | |
| Kowalik et al. | An implementation of the fast Givens transformations on a MIMD computer | |
| JPS6042983B2 (ja) | 命令制御方式 | |
| JPS58205256A (ja) | データ処理方法 | |
| JPH0338613B2 (ja) |