JPS6042983B2 - 命令制御方式 - Google Patents
命令制御方式Info
- Publication number
- JPS6042983B2 JPS6042983B2 JP54145253A JP14525379A JPS6042983B2 JP S6042983 B2 JPS6042983 B2 JP S6042983B2 JP 54145253 A JP54145253 A JP 54145253A JP 14525379 A JP14525379 A JP 14525379A JP S6042983 B2 JPS6042983 B2 JP S6042983B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- mask
- elements
- vector
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
本発明は、命令制御方式に関し、特に、Ｍ個の要素か
らなるＮ個のベクトルレジスタと、Ｍ個の要素からなる
１個または複数個のマスクレジスタ をそなえ、上記ベ
クトルレジスタをオペランドとして指定することにより
該指定されたベクトルレジスタの各要素を順次取り出し
、同時に上記マスクレジスタの要素も順次取り出し、該
マスクレジスタの要素の指定に対応して当該ベクトルレ
ジスタの各要素について演算操作を実行するデータ処理
装置における命令制御方式に関する。
らなるＮ個のベクトルレジスタと、Ｍ個の要素からなる
１個または複数個のマスクレジスタ をそなえ、上記ベ
クトルレジスタをオペランドとして指定することにより
該指定されたベクトルレジスタの各要素を順次取り出し
、同時に上記マスクレジスタの要素も順次取り出し、該
マスクレジスタの要素の指定に対応して当該ベクトルレ
ジスタの各要素について演算操作を実行するデータ処理
装置における命令制御方式に関する。
大量のベクトルデータを処理する計算機の制御方式と
して、処理装置内部にベクトルレジスタをもうけ、記憶
装置のデータをいつたんベクトルレジスタに移してから
演算処理を行なう方式が知られている。
して、処理装置内部にベクトルレジスタをもうけ、記憶
装置のデータをいつたんベクトルレジスタに移してから
演算処理を行なう方式が知られている。
第１図はベクトルレジスタ（ＶＲ）およびマスクレジ
スタ（ＭＲ）の構成例であり、各々Ｍ個（１２８個）の
要素を含むベクトルレジスタをＮ個（ｍ個）およびＭ個
（１２８＠）の要素を含むマスクレジスタを１個用意し
た場合である。
スタ（ＭＲ）の構成例であり、各々Ｍ個（１２８個）の
要素を含むベクトルレジスタをＮ個（ｍ個）およびＭ個
（１２８＠）の要素を含むマスクレジスタを１個用意し
た場合である。
第２図はこのようなベクトルレジスタを扱う場合の命令
形式の一例であり、ベクトルレジスタＲ２（図示の例”
ではＶＲ３）とＲ３（図示の例ではＶＲ４）の対応する
各要素間の演算（図示の例では加算）を行ない、結果を
ベクトルレジスタＲ１（図示の例ではＶＲ２）に格納す
るものである。 第３図は第２図に示す命令動作をマス
クレジスタの指定にしたがつて実行する様子を図示する
ものである。
形式の一例であり、ベクトルレジスタＲ２（図示の例”
ではＶＲ３）とＲ３（図示の例ではＶＲ４）の対応する
各要素間の演算（図示の例では加算）を行ない、結果を
ベクトルレジスタＲ１（図示の例ではＶＲ２）に格納す
るものである。 第３図は第２図に示す命令動作をマス
クレジスタの指定にしたがつて実行する様子を図示する
ものである。
ベクトルレジスタ中、斜線部分が演算の対象となる部分
である。ここで、ベクトルデータについてみると、ベク
トルデータには“゜０゛でない有意なデータが連続して
配列されているものの他に、値゜゜０゛を有するデータ
が多数混在しているものもある。
である。ここで、ベクトルデータについてみると、ベク
トルデータには“゜０゛でない有意なデータが連続して
配列されているものの他に、値゜゜０゛を有するデータ
が多数混在しているものもある。
そして値“゜０゛を有するデータについては演算を省略
しても結果が同一である演算操作の場合、演算速度を向
上させるために従来においては、例えば、演算の前にベ
クトルレジスタの要素を入れ換えるなどして、有意なデ
ータのみをまとめてから、演算を行なうようにしていた
。あるいは、すべてのデータが“゜０゛のときは割込を
発生して別のオペレーションに移るようにしていた。
しても結果が同一である演算操作の場合、演算速度を向
上させるために従来においては、例えば、演算の前にベ
クトルレジスタの要素を入れ換えるなどして、有意なデ
ータのみをまとめてから、演算を行なうようにしていた
。あるいは、すべてのデータが“゜０゛のときは割込を
発生して別のオペレーションに移るようにしていた。
そのため、プログラムの作成が複雑になるという問題点
を有していた。本発明は上記問題点を解決し、プログラ
ムの作成を容易にしつつ、演算速度の向上を図ることを
目的とし、そのため本発明は、記憶装置と、Ｍ個の要素
からなるＮ個のベクトルレジスタと、Ｍ個の要素からな
る１個または複数個のマスクレジスタをそなえ、上記各
レジスタと上記記憶装置との間のデータ転送および上記
各レジスタ上のデータに対する演算処理が行なわれるデ
ータ処理装置であつて、上記ベクトルレジスタをオペレ
ンドとして指定することにより該指定されたベクトルレ
ジスタの各要素を順次取り出し、同時に上記マスク−レ
ジスタの要素も順次取り出し、該マスクレジスタの要素
の指定に対応して当該ベクトルレジスタの各要素につい
て演算操作を実行するデータ処理装置において、マスク
レジスタへの格納が行なわれる操作を実行する際に当該
マスクレジスタの全．要素について０であることを検出
するＯ検出手段と、該０検出手段の検出結果を保持する
Ｏ検出保持手段をもうけ、上記マスクレジスタの要素が
０でない部分に対応して上記ベクトルレジスタの要素の
演算操作を実行する命令動作においては、当！該命令の
実行に先だつて上記０検出保持手段を参照し、当該マス
クレジスタの全要素がＯの場合には当該命令を実行しな
いことを特徴とする。
を有していた。本発明は上記問題点を解決し、プログラ
ムの作成を容易にしつつ、演算速度の向上を図ることを
目的とし、そのため本発明は、記憶装置と、Ｍ個の要素
からなるＮ個のベクトルレジスタと、Ｍ個の要素からな
る１個または複数個のマスクレジスタをそなえ、上記各
レジスタと上記記憶装置との間のデータ転送および上記
各レジスタ上のデータに対する演算処理が行なわれるデ
ータ処理装置であつて、上記ベクトルレジスタをオペレ
ンドとして指定することにより該指定されたベクトルレ
ジスタの各要素を順次取り出し、同時に上記マスク−レ
ジスタの要素も順次取り出し、該マスクレジスタの要素
の指定に対応して当該ベクトルレジスタの各要素につい
て演算操作を実行するデータ処理装置において、マスク
レジスタへの格納が行なわれる操作を実行する際に当該
マスクレジスタの全．要素について０であることを検出
するＯ検出手段と、該０検出手段の検出結果を保持する
Ｏ検出保持手段をもうけ、上記マスクレジスタの要素が
０でない部分に対応して上記ベクトルレジスタの要素の
演算操作を実行する命令動作においては、当！該命令の
実行に先だつて上記０検出保持手段を参照し、当該マス
クレジスタの全要素がＯの場合には当該命令を実行しな
いことを特徴とする。
以下、図面により本発明を説明する。第４図は本発明に
よる実施例のブロック図であり、図中、１はベクトルレ
ジスタ、２はマスクレジスタ、３はアドレスカウンタ、
４は＋１回路、５はマスク書込みレジスタ、６は０検出
回路、７はフリップフロップ、８と９はゲート、１０は
演算回路、１１は命令制御部、１２は命令レジスタ、１
３は命令デコード回路、１４はアンド回路、１５はオア
回路、１６はタイミング信号線、１７はノー・オペレー
ション（ＮＯＰ）指示信号線である。まず、マスクレジ
スタを使用する通常のベクトル演算動作について説明す
る。ベクトル演算を実行する場合、前もつて図示しない
主記憶装置から所定の被演算データが読出されてベクト
ルレジスタ１に格納される。さらにマスクレジスタ２に
１は、ベクトルレジスタの対応する要素について演算の
対象とするか否かを指示するマスクデータが格納される
。そして、ベクトル演算実行時には、アドレスカウンタ
３が初期値０から始まり、順次、歩進しつつ、ベクトル
レジスタ１およびマスクレジスタ２を読出していく。読
出されたマスクレジスタ２の要素が゜゜１゛のときはゲ
ート８および９が開けられて、ベクトルレジスタ１から
読出されたデータが演算回路１０に入力されて演算が行
なわれる。演算回路１０の出力は命令のオペランド部で
指定されるベクトルレジスタに格納される。
よる実施例のブロック図であり、図中、１はベクトルレ
ジスタ、２はマスクレジスタ、３はアドレスカウンタ、
４は＋１回路、５はマスク書込みレジスタ、６は０検出
回路、７はフリップフロップ、８と９はゲート、１０は
演算回路、１１は命令制御部、１２は命令レジスタ、１
３は命令デコード回路、１４はアンド回路、１５はオア
回路、１６はタイミング信号線、１７はノー・オペレー
ション（ＮＯＰ）指示信号線である。まず、マスクレジ
スタを使用する通常のベクトル演算動作について説明す
る。ベクトル演算を実行する場合、前もつて図示しない
主記憶装置から所定の被演算データが読出されてベクト
ルレジスタ１に格納される。さらにマスクレジスタ２に
１は、ベクトルレジスタの対応する要素について演算の
対象とするか否かを指示するマスクデータが格納される
。そして、ベクトル演算実行時には、アドレスカウンタ
３が初期値０から始まり、順次、歩進しつつ、ベクトル
レジスタ１およびマスクレジスタ２を読出していく。読
出されたマスクレジスタ２の要素が゜゜１゛のときはゲ
ート８および９が開けられて、ベクトルレジスタ１から
読出されたデータが演算回路１０に入力されて演算が行
なわれる。演算回路１０の出力は命令のオペランド部で
指定されるベクトルレジスタに格納される。
読出されたマスクレジスタ２の要素が゜゜０゛２のとき
はゲート８および９が閉じられて、ベクトルレジスタ１
から読出されたデータは演算回路に入力されず演算は行
なわれない。
はゲート８および９が閉じられて、ベクトルレジスタ１
から読出されたデータは演算回路に入力されず演算は行
なわれない。
このとき、直ちに、次の要素の読出し動作が行なわれる
。このようにしてすべてのデータについての処理が実行
されると当該命令は終了し、次の命令の処理に移つてい
く。本発明は、上記動作中、マスクレジスタ２へマスク
データを格納する際、格納されたマスクデータが全て０
かどうかを検出し、全て０であればそれを記憶しておき
、後で発進される演算命令を実行するとき該記憶結果を
参照してマスクデータが全て０であることをあらかじめ
検出し当該命令の実行を行なわず、処理の高速化を計る
ものである。
。このようにしてすべてのデータについての処理が実行
されると当該命令は終了し、次の命令の処理に移つてい
く。本発明は、上記動作中、マスクレジスタ２へマスク
データを格納する際、格納されたマスクデータが全て０
かどうかを検出し、全て０であればそれを記憶しておき
、後で発進される演算命令を実行するとき該記憶結果を
参照してマスクデータが全て０であることをあらかじめ
検出し当該命令の実行を行なわず、処理の高速化を計る
ものである。
次に、マスクデータの格納動作を説明する。
マスクレジスタ２へ書込まれるマスクデータは、要素順
に順次マスク書込みレジスタ５へセットされ、アドレス
カウンタ３の指定するアドレスに書込まれていく。この
とき、マスク書込みレジスタ５の値はマスクレジスタ２
とともにＯ検出回路６へも送られ、０検出回路６におい
てマスクデータがすべて０であるかどうか判定される。
マスクデータがすべて０であれば０検出回路６の出力は
″Ｆ３となり、フリップフロップをセットする。フリッ
プフロップ７は、以後、マスクレジスタ２の内容が書替
えられるまで保持される。次に、フリップフロップ７が
セット状態のもとでベクトル演算命令が発進されたとき
の動作を説明する。
に順次マスク書込みレジスタ５へセットされ、アドレス
カウンタ３の指定するアドレスに書込まれていく。この
とき、マスク書込みレジスタ５の値はマスクレジスタ２
とともにＯ検出回路６へも送られ、０検出回路６におい
てマスクデータがすべて０であるかどうか判定される。
マスクデータがすべて０であれば０検出回路６の出力は
″Ｆ３となり、フリップフロップをセットする。フリッ
プフロップ７は、以後、マスクレジスタ２の内容が書替
えられるまで保持される。次に、フリップフロップ７が
セット状態のもとでベクトル演算命令が発進されたとき
の動作を説明する。
ベクトル演算命令が命令レジスタ１２にセットされ、命
令デコード回路１３により解読されたとき、フリップフ
ロップ７の出力が゜“１゛であると、、タイミング信号
線１６が６６ｒ３となる命令実行前の所定のタイミング
時点にアンド回路１４の出力が゜゜１゛となる。これに
より、オア回路１５の出力が゜゜１゛となり、ノー・オ
ペレーション（ＮＯＰ）指示信号線１７により、図示し
ないフリップフロップがセットされて当該命令について
のオペレーションは実行されないように制御される。
令デコード回路１３により解読されたとき、フリップフ
ロップ７の出力が゜“１゛であると、、タイミング信号
線１６が６６ｒ３となる命令実行前の所定のタイミング
時点にアンド回路１４の出力が゜゜１゛となる。これに
より、オア回路１５の出力が゜゜１゛となり、ノー・オ
ペレーション（ＮＯＰ）指示信号線１７により、図示し
ないフリップフロップがセットされて当該命令について
のオペレーションは実行されないように制御される。
そして、当該命令サイクルが終了すると、次の命令が命
令レジスタ１２にセットされ実行され−る。
令レジスタ１２にセットされ実行され−る。
なお、上記図示しないフリップフロップを含むノー●オ
ペレーション（ＮＯＰ）制御のための構成は従来からよ
く知られているものであり、上記実施例に限定されるも
のではない。
ペレーション（ＮＯＰ）制御のための構成は従来からよ
く知られているものであり、上記実施例に限定されるも
のではない。
第５図は第４図図示の０検出回路６の一実施例回路であ
り、図中、２０はフリップフロップ２１はオア回路、２
２はアンド回路である。
り、図中、２０はフリップフロップ２１はオア回路、２
２はアンド回路である。
フリップフロップ２０は初期値“０゛にされ、マスク書
込みレジスタ５からのデータがすべて．゜“０゛であれ
ばセットされず、マスクデータ書込み終了タイミングで
アンド回路２２から“１゛を出力する。
込みレジスタ５からのデータがすべて．゜“０゛であれ
ばセットされず、マスクデータ書込み終了タイミングで
アンド回路２２から“１゛を出力する。
上記したように本発明によれば、マスクレジスタを演算
のマスクとするオペレーションにおいては、マスクレジ
スタの全要素が“０゛であることを予知し、マスクレジ
スタの全要素が“０゛のとき該オペレーションを実行せ
ずに終了し、次のオペレーションに進むようにするので
、高速処理が可能となり、かつプログラム作成上、条件
判定処理、分岐処理等を考慮する必要がなくなりプログ
ラム作成が容易になる効果をもたらす。
のマスクとするオペレーションにおいては、マスクレジ
スタの全要素が“０゛であることを予知し、マスクレジ
スタの全要素が“０゛のとき該オペレーションを実行せ
ずに終了し、次のオペレーションに進むようにするので
、高速処理が可能となり、かつプログラム作成上、条件
判定処理、分岐処理等を考慮する必要がなくなりプログ
ラム作成が容易になる効果をもたらす。
なお、マスクレジスタを１個として説明したが複数の場
合についてもオペレーションにより選択されたマスクレ
ジスタについて同様に本発明が適用されるからである。
合についてもオペレーションにより選択されたマスクレ
ジスタについて同様に本発明が適用されるからである。
図面の簡単な説明第１図はベクトルレジスタおよびマス
クレジスタの構成例、第２図は命令形式の一例、第３図
はマスクレジスタの指定にしたがつて命令を実行する様
子を図示したもの、第４図は本発明による実施例のブロ
ック図、第５図は０検出回路の一実施例である。
クレジスタの構成例、第２図は命令形式の一例、第３図
はマスクレジスタの指定にしたがつて命令を実行する様
子を図示したもの、第４図は本発明による実施例のブロ
ック図、第５図は０検出回路の一実施例である。
図中、１はベクトルレジスタ、２はマスクレジスタ、３
はアドレスカウンタ、５はマスク書込みレジスタ、６は
０検出回路、７はフリップフロップ、１０は演算回路、
１２は命令レジスタ、１７はノー・オペレーション指示
信号線、２０はフリップフロップである。
はアドレスカウンタ、５はマスク書込みレジスタ、６は
０検出回路、７はフリップフロップ、１０は演算回路、
１２は命令レジスタ、１７はノー・オペレーション指示
信号線、２０はフリップフロップである。
Claims (1)
- １ 記憶装置と、Ｍ個の要素からなるＮ個のベクトルレ
ジスタと、Ｍ個の要素からなる１個または複数個のマス
クレジスタをそなえ、上記各レジスタと上記記憶装置と
の間のデータ転送および上記レジスタ上のデータに対す
る演算処理が行なわれるデータ処理装置であつて、上記
ベクトルレジスタをオペランドとして指定することによ
り該指定されたベクトルレジスタの各要素を順次取り出
し、同時にマスクレジスタの要素も順次取り出し、該マ
スクレジスタの要素の指定に対応して当該ベクトルレジ
スタの各要素について演算操作を実行するデータ処理装
置において、マスクレジスタへの格納が行なわれる操作
を実行する際に当該マスクレジスタの全要素について０
であることを検出する０検出手段と、該０検出手段の検
出結果を保持する０検出保持手段をもうけ、上記マスク
レジスタの要素が０でない部分に対応して上記ベクトル
レジスタの要素の演算操作を実行する命令動作において
は、当該命令の実行に先だつて上記０検出保持手段を参
照し、当該マスクレジスタの全要素が０の場合には当該
命令を実行しないことを特徴とする命令制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54145253A JPS6042983B2 (ja) | 1979-11-09 | 1979-11-09 | 命令制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54145253A JPS6042983B2 (ja) | 1979-11-09 | 1979-11-09 | 命令制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5668864A JPS5668864A (en) | 1981-06-09 |
| JPS6042983B2 true JPS6042983B2 (ja) | 1985-09-26 |
Family
ID=15380850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54145253A Expired JPS6042983B2 (ja) | 1979-11-09 | 1979-11-09 | 命令制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042983B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01105882U (ja) * | 1988-01-07 | 1989-07-17 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5822446A (ja) * | 1981-08-04 | 1983-02-09 | Hitachi Ltd | ベクトル・マスク演算制御方式 |
-
1979
- 1979-11-09 JP JP54145253A patent/JPS6042983B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01105882U (ja) * | 1988-01-07 | 1989-07-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5668864A (en) | 1981-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0111776B1 (en) | Interrupt processor | |
| JPH0248931B2 (ja) | ||
| JPH0760388B2 (ja) | パイプライン制御回路 | |
| JPS6212529B2 (ja) | ||
| JPS6042983B2 (ja) | 命令制御方式 | |
| AU629007B2 (en) | Apparatus for accelerating store operations in a risc computer | |
| KR100188374B1 (ko) | 연산처리장치 | |
| JPS60178580A (ja) | 命令制御方式 | |
| JPH0222413B2 (ja) | ||
| EP0177712B1 (en) | Masked data fetch and modifying device | |
| JPH0377137A (ja) | 情報処理装置 | |
| JPS6022787B2 (ja) | 命令制御方式 | |
| JPS6242301B2 (ja) | ||
| JP3490191B2 (ja) | 計算機 | |
| JP2637070B2 (ja) | マイクロ命令先頭アドレス生成方式 | |
| JPS595354A (ja) | デ−タ処理装置 | |
| JP2866143B2 (ja) | 動的パイプライン処理装置 | |
| JPH06162067A (ja) | ベクトル命令制御装置および制御方法 | |
| JPH04365133A (ja) | プレロード命令実行装置及びプログラム修正装置 | |
| JPS6017146B2 (ja) | 演算装置 | |
| JPS61283930A (ja) | 情報処理装置 | |
| JPS6047617B2 (ja) | 情報処理装置 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPS6047616B2 (ja) | 情報処理装置 | |
| JPS6232540A (ja) | 情報処理装置 |