JPH01268044A - セラミックパッケージおよびその製造方法 - Google Patents

セラミックパッケージおよびその製造方法

Info

Publication number
JPH01268044A
JPH01268044A JP63096579A JP9657988A JPH01268044A JP H01268044 A JPH01268044 A JP H01268044A JP 63096579 A JP63096579 A JP 63096579A JP 9657988 A JP9657988 A JP 9657988A JP H01268044 A JPH01268044 A JP H01268044A
Authority
JP
Japan
Prior art keywords
conductive pattern
plating
pattern
substrate
ceramic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63096579A
Other languages
English (en)
Other versions
JP2617518B2 (ja
Inventor
Masayuki Mizukami
正之 水上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP63096579A priority Critical patent/JP2617518B2/ja
Publication of JPH01268044A publication Critical patent/JPH01268044A/ja
Application granted granted Critical
Publication of JP2617518B2 publication Critical patent/JP2617518B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置などに用いられるセラミックパッケ
ージおよびその製造方法に関する。
(従来の技術) 半導体素子などを収容するセラミックパッケージは、素
子材は部および内部リード部等に良好な素子材は性、ワ
イヤボンディング性等をもたせること、あるいは外部リ
ード部等に耐蝕性やはんだ付は性を向上させる目的で必
要個所に金めつき等のめっきが施されて提供される。
第4図に従来のセラミックパッケージの例を示す。第4
図(a)はその断面図で1は内部リードパターンであり
、この内部リードパターン1の端部はセラミック基板(
以下単に基板という)2の側面まで引き出されている。
また、金めつき等のめっきは通常電解めっきによって施
されるから、基板2の側面まで引き出された各内部リー
ドパターン1の端部は、第4図山)の側面図に示すよう
に基板の側面に形成された側面パターン3によってまと
めて導通がとられ、めっきの際のコンタクトは側面パタ
ーン3によりとればよいように構成されている。
(発明が解決しようとする課題) このように、セラミックパッケージにおいては、第4図
に示すように側面パターン3を形成してめっきのコンタ
クトをとるようにしているから、めっきを施す前に基板
の側面に側面パターンを形成すること、および、めっき
後に側面パターンを除去して各内部リードパターンの短
絡を解消することが必要となる。
ところで、側面パターン3は、積層したグリーンシート
の側面にメタライズペーストをスクリーン印刷するなど
して形成しているが、従来は前記側面パターン3の印刷
面がグリーンシートの配線パターンの印刷面とは異なり
グリーンシート積層体の側面であるために、配線パター
ンとは別工程で側面パターンを印刷しなければならず、
グリーンシート積層体をチャックしなおす等の取り扱い
上の煩わしさがあり、また、めっき後には側面パターン
を研削等によって除去する必要があるが。
同様に基板をチャックしなおす等の必要があり作業が非
常に煩雑になるという問題点がある。
また、第4図(C)は従来のセラミックパッケージの側
面パターンを除去した後の側面図であるが、側面パター
ンを除去した後は基板側面に内部リードパターン1の引
き出し端4が点状に露出する。
このようなセラミックパッケージは半導体素子などが搭
載された後治具で挟んで電子機器用回路基板などにリー
ドを挿入して実装されることが多く、この実装時に挿入
治具等でセラミックパッケージの基板側面を挟んだ際、
前記内部リードパターンの基板側面に露出する引き出し
端を介して半導体素子などに静電気が流れたり、引き出
し端が短絡することによって半導体素子を搭載した半導
体装置などの機能を破壊させたり劣化させるという問題
点があった。
第4図(d)はこの問題点を解消するため、引き出し端
4と挿入治具等が接触しないよう基板側面に研削四部5
を設けた例の部分断面図である。しかしながら、このよ
うに基板側面に研削凹部5を形成することも作業的には
きわめて煩雑である。
そこで、本発明は上記問題点に鑑みてなされたものであ
り、その目的とするところは、めっき用の導通パターン
部を容易に形成することができるとともに、めっき後の
導通パターン部の除去作業を容易にすることができるセ
ラミックパッケージおよびその製造方法を提供しようと
するものである。
(課題を解決するための手段) 本発明は上記目的を達成するため次の構成をそなえる。
すなおち、複数枚のグリーンシートを積層し焼成して成
るセラミックパッケージの製造方法において、内部リー
ドパターン等の配線パターンを形成したグリーンシート
および前記配線パターンに導通するめっき用の導通パタ
ーン部を形成したグリーンシートを積層するとともにグ
リーンシート積層体の上面あるいは下面の周縁部に前記
導通パターン部を露出させ、該グリーンシート積層体を
焼成し、前記導通パターン部によりコンタクトをとって
前記配線パターンに必要なめっきを施した後、前記導通
パターン部を除去することを特徴とし、 また、前記グリーンシートに形成する配線パターンはビ
アを介して前記導通パターン部に導通されることを特徴
とし、 また、内部リードパターン等の配線パターンに導通する
めっきコンタクト用の導通パターン部を除去した後の配
線パターンの引き出し端部が、セラミック基板の上面あ
るいは下面の周縁部に露出していることを特徴とする。
(実施例) 以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。
第1図(a)、 (+))は1本発明に係るビングリッ
ドアレイ(PGΔ)タイプのセラミックパッケージの製
造方法を示す説明図である。
図で1.0はグリーンシートを積層し焼成して成るセラ
ミック基板であり、】2はこの基板10に形成されるメ
タライズ層から成る内部リードパターンである。この内
部リードパターン1.2は基板10を形成する積層前の
グリーンシート」―にメタライズペース1−を用いて所
定の配線パターンに印刷される。
そして、この内部リードパターン12はグリーンシート
の配線パターンの印刷時に基板10の周縁部までくるよ
うに引き出さ九て印刷され、基板10の周縁部に引き、
出された各内部リードパターン12の引き出し端部を短
絡させて導通させる導通パターン部14が印刷される。
前記基板1.0形成用のグリーンシート上にはさらに上
層基板J6形成用のグリーンシートが積層されるが、こ
の」−層基板】6の上面にはメタライズ層から成るシー
ルパターン19が形成されるとともに前記導通パターン
部】4が」二層基板16の周囲に露出するように基板1
0よりも小さく形成されている。
基板10と上層基板16を形成するグリーンシートは積
層されて焼成された後無電解ニッケルめっきが施され、
リード18が銀ろう付けにより接合された後に電解ニッ
ケルめっきが施され、さらに電解金めっきが施される。
めっき時には前記導通パターン部14がめつき用のコン
タクトとして用いられる。
第1図の)はめっき後の基板を研削した状態を示すもの
で、基板10の周縁部に設けられた導通パターン部1−
4が研削によって除去された状態を示す、導通パターン
部]4が除去されることにより各内部リードパターン1
2はそれぞれ独立に分離される。この実施例では基板1
.0の周縁部を面取りするように斜めに研削して導通パ
ターン部】、4が除去されている。20が研削によって
形成された斜め除去部である。
なお、第1図(C)は前記導通パターン部14を研削す
る他の実施例を示すもので、導通パターン部1−4が形
成された基板10の上面周縁部に四部22を形成して研
削した例である。
上述したセラミックパッケージの製造方法によれば、め
っき用の導通パターン部14は内部リードパターン1−
2等の配線パターンの印刷面と同一面にあるから、内部
リードパターン12等の印刷と同時に導通パターン部1
4の印刷ができ、従来の基板側面に導通パターン部を印
刷するための作業工程が不要になると、いう利点がある
また、めっき後の導通パターン部を研削する作業も、チ
ャックしたままで基板の上面あるいは下面の周縁部だけ
を平面的に同一方向から研削するだけでよく、基板側面
のそれぞれの導通パターン部をチャックしなおして研削
する作業とくらべて極めて能率的に作業が行える。さら
に、第1図(+))および(C)に示す形状はいずれも
、内部リードパターン1−2の引き出し端が挿入治具等
で基板側面を挟んだ際にじかに接触しない位置にあるか
ら、取り扱いの際に静電気が悪影響を及ぼして半導体装
置等の機能を破壊させたり劣化させることがない。
なお、第1図は基板1,0上に上層基板を一層設けた例
であるが、上層基板を複数層設ける場合も同様であって
、積層される各グリーンシートの周縁部に導通パターン
部を設け、上層のグリーンシートの大きさを下層のグリ
ーンシートの大きさよりも徐々に小さくして下層のそれ
ぞれの導通パターン部が外部に露出されるように積層し
、めっき後に導通パターン部を研削除去すればよい。
なお、この明細書中における導通パターン部とは、内部
リードパターン]−2の他に基板表面に設けられるキャ
ップシール用シールパターン等を含み所定のめっきが施
される個所を短絡させてめっきを施すための導通をとる
パターンであって、配線パターンとはセラミックパッケ
ージに必要な所要のめっきが施される個所を有するパタ
ーンである。
第2図はめっき用の導通パターシ部を設ける他の実施例
を示す。
この例では上層基板16aは基板10と同サイズに形成
され、内部リードパターン12はビア24を介して上層
基板16aの上面の周縁部に設けられる導通パターン部
14と導通される。この場合、導通パターン部14はシ
ールパターン19の印刷面と同一面にあるから、シール
パターン19の印刷と同時に導通パターン部14の印刷
ができる。第2Wlω)はめっき後に前記導通パターン
部14を研削除去した状態を示すもので、研削面26は
斜めに除去されている。
第2図(c)は研削後の基板の側面図であり、研削面2
6には内部リードパターン12の引き出し端28が点状
に露出するが、引き出し端28は取り扱い時に挿入治具
等が接触しない位置にあるので。
静電気等の影響が防止される。
第3図は基板10上に上層基板を2枚積層した例である
が、この場合も内部リードパターン12a、12bはそ
れぞれビア24a、24bを介して最上層の基板上に設
けられる導通パターン部14に導通される。なお、めっ
き後に導通パターン部14を研削して除去することは上
記例と同様であり、研削面に斜め除去部を設けたりある
いは第1図(C)のように基板上面に凹部を設けるよう
にしてもよい。
この第2図および第3図に示す導体を充填したビア24
を用いて導通パターン部14と導通させる場合は、複数
枚のグリーンシートを積層する際に大きさの異なるグリ
ーンシートを用意する必要がないこと、導通パターン部
14を個々のグリーンシートに形成する必要がないこと
、導通パターン部14を研削する作業も最上層の導通パ
ターン部14を研削するだけで済むこと、導通パターン
部14を研削する面積が小さくて済むこと等の利点があ
る。
また、従来セラミックパッケージは、衝撃等によるセラ
ミック基板のコーナ一部の欠けを防止するためにコーナ
一部が面取りされるから、上記導通パターン部の研削は
この面取り作業とあわせて行うことができ作業工程上も
簡便であるという利点を有する。
なお、上記実施例では導通パターン部14をリード18
が立設される面と反対側の上面の周縁部に設けているが
、リード18が立設される面と同一の下面の周縁部に設
けて同様に除去してもかまわない。
また、めっき後に導通パターン部を除去する方法は研削
によって除去する他に、エツチング処理によって化学的
に溶解して除去することも可能である。たとえば金めつ
きの場合は金めつき層を化学的に剥離した後、メタライ
ズ層をエツチング処理によって除去することができる。
上記実施例ではピングリッドアレイ(PにA)タイプの
セラミックパッケージについて説明したが、上記製造方
法はこのパッケージに限定されるものではなく、上記パ
ッケージと同様に導通パターン部を形成しておき、めっ
き処理がなされた後にこの導通パターン部を除去する必
要があるパッケージ部品等に対しても同様に適用するこ
とができる。
たとえば、セラミックパッケージを用いた半導体装置な
どを複数個搭載するようなマザーボードタイプのセラミ
ックパッケージの場合も、上記セラミックパッケージと
同様に所定の配線パターンが設けられたグリーンシート
を積層して形成されるから、上面に導通パターン部を設
け、この導通パターン部と各層に設けられる引き出しパ
ターンとをビアを介して導通するように構成することに
よりめっき用の導通をとることができ、めっき後の導通
パターン部の研削も上記と同様に行うことができる。
以上、本発明について好適な実施例を挙げて種々説明し
たが、本発明はこの実施例に限定されるものではなく、
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである。
(発明の効果) 本発明のセラミックパッケージの製造方法によれば、め
っき用の導通パターン部を基板の上面あるいは下面の周
縁部&:設!、t 、配線パターンを形成する際に同時
に導通パターン部も形成することができるように構成し
たから、従来め導通パタ・−ン部を形成するための作業
工程が不要になる。
また、導通パターン部を除去する際もだとスば平面的に
同一方向から研削するだけで除去することができるから
作業が容易となり、作業能率を大きく向にさせることが
できる、 また、導通パターン部を除去した後は配線パターンの引
き出し端部が挿入治具等にじかに接触しない位置に露出
するから静電気等による影響を解消でき、半導体装置と
して実装する際などの取り扱いが簡便になる。
また、配線バタ・−ンと導通パターン部とをビアを介し
て導通させる方法によれば、内部リードパターンを形成
した複数枚のグリーンシートを積層して成るパッケージ
においてとくに容易に導通パターン部を形成することが
できるとともに、導通パターン部の除去も容易に行える
等の著効を奏する。
【図面の簡単な説明】
第1図(a)、0))、(e)は本発明のセラミックパ
ッケージの製造方法を示す説明図、第2図(a)、申)
、 (c)および第3図はセラミックパッケージの他の
製造方法を示す説明同一第4図(a)、 (b)、(C
)、(d)は従来のセラミックパッケージの製造方法を
示す説明図である。 1・・・内部リードパターン、 2・・・基板、3・・
・側面パターン、 4・・・引き出し端一5・・・研削
凹部、 9・・・シールパターン、10・・・セラミッ
ク基板、12・・・内部リードパターン、  14・・
・導通パターン部、16・・・上層基板、  19・・
・シールパターン、 20・・・斜め除去部、 22・
・・四部、24・・・ビア、  28・・・引き出し端

Claims (1)

  1. 【特許請求の範囲】 1、複数枚のグリーンシートを積層し焼成して成るセラ
    ミックパッケージの製造方法において、 内部リードパターン等の配線パターンを形 成したグリーンシートおよび前記配線パターンに導通す
    るめっき用の導通パターン部を形成したグリーンシート
    を積層するとともにグリーンシート積層体の上面あるい
    は下面の周縁部に前記導通パターン部を露出させ、 該グリーンシート積層体を焼成し、前記導 通パターン部によりコンタクトをとって前記配線パター
    ンに必要なめっきを施した後、 前記導通パターン部を除去することを特徴 とするセラミックパッケージの製造方法。 2、請求項1記載のグリーンシートに形成する配線パタ
    ーンはビアを介して前記導通パターン部に導通されるこ
    とを特徴とするセラミックパッケージの製造方法。 3、複数枚のグリーンシートを積層し焼成して成るセラ
    ミックパッケージにおいて、内部リードパターン等の配
    線パターンに導通するめっきコンタクト用の導通パター
    ン部を除去した後の配線パターンの引き出し端部が、セ
    ラミック基板の上面あるいは下面の周縁部に露出してい
    ることを特徴とするセラミックパッケージ。
JP63096579A 1988-04-19 1988-04-19 セラミックパッケージおよびその製造方法 Expired - Fee Related JP2617518B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63096579A JP2617518B2 (ja) 1988-04-19 1988-04-19 セラミックパッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63096579A JP2617518B2 (ja) 1988-04-19 1988-04-19 セラミックパッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH01268044A true JPH01268044A (ja) 1989-10-25
JP2617518B2 JP2617518B2 (ja) 1997-06-04

Family

ID=14168874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63096579A Expired - Fee Related JP2617518B2 (ja) 1988-04-19 1988-04-19 セラミックパッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2617518B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015230902A (ja) * 2014-06-03 2015-12-21 日本特殊陶業株式会社 配線基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58158951A (ja) * 1982-03-16 1983-09-21 Fujitsu Ltd 半導体パッケージの製造方法
JPS6177345A (ja) * 1984-09-21 1986-04-19 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58158951A (ja) * 1982-03-16 1983-09-21 Fujitsu Ltd 半導体パッケージの製造方法
JPS6177345A (ja) * 1984-09-21 1986-04-19 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015230902A (ja) * 2014-06-03 2015-12-21 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
JP2617518B2 (ja) 1997-06-04

Similar Documents

Publication Publication Date Title
JP3811680B2 (ja) 配線基板の製造方法
JP3531573B2 (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
US6542352B1 (en) Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US10014111B2 (en) Substrate terminal mounted electronic element
JP2976049B2 (ja) 積層電子部品
US6366443B1 (en) Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely-spaced interior conductive planes reliably connecting to positionally-tolerant exterior pads through multiple redundant vias
JP4332162B2 (ja) 配線基板の製造方法
JPS5826826B2 (ja) 集積回路用セラミック・パッケ−ジ
WO2008075686A1 (ja) 配線基板およびその製造方法
JP2001251024A (ja) 多層集合基板および多層セラミック部品の製造方法
JPH01268044A (ja) セラミックパッケージおよびその製造方法
JP2737712B2 (ja) チップキャリアとその製造方法および素子のマウント方法
JPH08288606A (ja) 金属コア型のプリント基板およびその製造方法および電気回路基板
JP2001267744A (ja) 積層型セラミック電子部品およびその製造方法、積層型セラミック電子部品を得るための生の積層体、ならびに電子装置
JP2004200602A (ja) セラミック電子部品およびその製造方法
JPH0734511B2 (ja) 多層基板の電子部品実装構造及びその実装方法
WO2024171731A1 (ja) 複合電子部品
JPH0750462A (ja) 電子回路基板
JP2766361B2 (ja) 半導体装置
JP2004031743A (ja) セラミック部品
JPS62123745A (ja) セラミックパッケージ型半導体装置の製造方法
JP2006041310A (ja) 多数個取り配線基板
TW202435674A (zh) 複合電子零組件
JP2739123B2 (ja) 電子部品搭載用基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees