JPH01262444A - スタンパ検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば光ディスクが作成される金型として
のスタンパの欠陥を検査するスタンパ検査装置に関する
。

（従来の技術） 周知のように、例えば半導体レーザより出力されるレー
ザ光によって、光ディスクに情報を記録したり、光ディ
スクに記録されている情報を読出す光デイスク装置等の
情報再生装置が種々開発されている。

このような光デイスク装置で用いる光ディスクは、金型
としてのスタンパを用いて作成されるようになっている
。このスタンパを用いて大量のレプリカディスク（複製
）を作成するようになっている。このスタンパによる光
ディスクの作成方法は、紫外線硬化樹脂法あるいは射出
成形法などがあり、案内溝としてのトラックとアドレス
等のプリフォーマットデータとが形成されるようになっ
ている。

しかし、上記のようなスタンパの欠陥（グループに対応
する凸部が欠けていたり、部分的に脹らんでいたりする
場合）を検査する場合、レーザ光をスタンパに照射し、
反射光の変化によって欠陥を検出している。この欠陥の
検出位置情報は、スタンパを回転させているモータの角
度信号θと、レーザ光を照射している検査ヘッドの半径
位置信号γによって表わすようになっている。このため
、検査ヘッドの位置とスタンパの半径位置のずれ、モー
タの回転むらや内外周の回転数／線速の違い等により、
検出系の位置精度が正確なものとなっていなかった。

したがって、スタンパ上で検査した欠陥位置と、複製さ
れた光デイスク上の欠陥位置を正確に一致させることは
、上記のように検出系の位置精度、光ディスクの成型時
の収縮等により、困難であった。

この結果、スタンパと光ディスクとに同一（共通）な欠
陥位置を正確に記憶することができないという欠点があ
った。

（発明が解決しようとする課題） この発明は、上記したように、スタンパとディスクとに
同一な欠陥位置を正確に記憶することができないという
欠点を除去するもので、スタンパとディスクとに同一な
欠陥位置を正確に記憶することができるスタンパ検査装
置を提供することを目的とする。

［発明の構成コ （課題を解決するための手段） この発明のスタンパ検査装置は、プリフォーマットデー
タが記録されている記録トラックを有するスタンパに光
を照射することによって得られる光を検出して光電変換
する光学系、この光学系の光電変換出力によりプリフォ
ーマットデータを読取る読取手段、上記光学系の光電変
換出力によりスタンパ上の欠陥を検知する欠陥検知手段
、およびこの欠陥検知手段による欠陥が検知された際、
上記読取手段により読取られたプリフォーマットデータ
を欠陥位置情報として記憶する記憶手段から構成されて
いる。

（作用） この発明は、光学系の光電変換出力によりスタンパ上の
欠陥が検知された際、このとき読取られたプリフォーマ
ットデータを欠陥位置情報として記憶するようにしたも
のである。これにより、スタンパとディスクとに共通な
欠陥位置を検査することができる。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。

第２図は、スタンパ検査装置を示すものである。

スタンパ（金型）１の表面には、図示光ディスクにスパ
イラル状あるいは同心円状に案内用の溝（トラック、グ
ループ）を形成されるための凸部が形成されており、こ
のスタンパ１は、モータ２によって例えば一定の速度で
回転される。このモータ２は、モータ制御回路１８によ
って制御されている。

上記スタンパ１は、第３図に示すように、たとえばガラ
スマスクディスク上にニッケルメッキを行なったものな
どで形成され、その中心部近傍には切欠部つまり基準位
置マーク１１が設けられている。

また、スタンパ１上は、第３図に示すように、基準位置
マーク１１を「０」として「０〜２５５」の２５６セク
タに分割されている。上記スタンパ１は一定長のブロッ
クが複数存在しており、スタンパ１上には３６０００ト
ラツクに３０万ブロツクが形成されるようになっている
。

なお、上記スタンパ１における１ブロツクのセクタ数は
たとえば内側で４０セクタになり、外側では２０セクタ
になるようになっている。上記ブロックの開始位置には
、アドレス情報としてのブロック番号、トラック番号、
セクタ番号などからなるブロックヘッダＡ（プリフォー
マットデータ）が付与されている。このブロックヘッダ
Ａは上記凸部の高さを変化させることによって記録され
るようになっている。

また、スタンパ１における各ブロックがセクタの切換位
置で終了しない場合、ブロックギャップを設け、各ブロ
ックが必ずセクタの切換位置から始まるようになってい
る。

上記スタンパ１に対する情報の再生は、第２図に示すよ
うに、光学ヘッド３によって行なわれる。

この光学へラド３は、リニアモータの可動部を構成する
駆動コイル１３に固定されており、この駆動コイル１３
はりニアモータ制御回路１７に接続されている。

このリニアモータ制御回路１７には、リニアモータ位置
検出器２６が接続されており、このリニアモータ位置検
出器２６は、光学ヘッド３に設けられた光学スケール２
５を検出することにより、位置信号を出力するようにな
っている。

また、リニアモータの固定部には、図示せぬ永久磁石が
設けられており、前記駆動コイル１３がりニアモータ制
御回路１７によって励磁されることにより、光学ヘッド
３は、スタンパ１の半径方向に移動されるようになって
いる。

前記光学ヘッド３には、対物レンズ６が図示しないワイ
ヤあるいは板ばねによって保持されており、この対物レ
ンズ６は、駆動コイル５によってフォーカシング方向（
レンズの光軸方向）に移動され、駆動コイル４によって
トラッキング方向（レンズの光軸と直交方向）に移動可
能とされている。

また、レーザ制御回路１４によって駆動される半導体レ
ーザ９より発生されたレーザ光は、コリメータレンズ１
１ａ１ハーフプリズム１１ｂ１対物レンズ６を介してス
タンパ１上に照射され、このスタンパ１からの反射光は
、対物レンズ６、ハーフプリズム１１ｂ１集光レンズ１
０ａ１およびシリンドリカルレンズ１０ｂを介して光検
出器８に導かれる。

この光検出器８は、４分割の光検出セル８ａ、８ｂ、８
ｃ、８ｄによって構成されている。

なお、上記ワイヤによる対物レンズ駆動装置については
、特願昭６１−２８４５９１号に記載されているので、
ここではその説明を省略する。

上記光検出器８の光検出セル８ａの出力信号は、増幅器
１２ａを介して加算器３０ａ、３０Ｃの一端に供給され
、光検出セル８ｂの出力信号は、増幅器１２ｂを介して
加算器３０ｂ、３０ｄの一端に供給され、光検出セル８
ｃの出力信号は、増幅器１２Ｃを介して加算器３０ｂ、
３０ｃの他端に供給され、光検出セル８ｄの出力信号は
、増幅器１２ｄを介して加算器３０ａ、３０ｄの他端に
供給されるようになっている。

上記加算器３０ａの出力信号はｌ動増幅器ＯＰＩの反転
入力端に供給され、この差動増幅器ＯＰＩの非反転入力
端には上記加算器３０ｂの出力信号が供給される。これ
により、差動増幅器ＯＰＩは、上記加算器３０ａ、３０
ｂの差に応じてトラック差信号をトラッキング制御回路
１６に供給するようになっている。このトラッキング制
御回路１６は、ＯＰＩから供給されるトラック差信号に
応じてトラック駆動信号を作成するものである。

上記トラッキング制御回路１６から出力されるトラック
駆動信号は、前記トラッキング方向の駆動コイル４に供
給される。また、上記トラッキング制御回路１６で用い
られたトラック差信号は、リニアモータ制御回路１７に
供給されるようになっている。

また、上記加算器゛３０ｃの出力信号は差動増幅器ＯＰ
２の反転入力端に供給され、この差動増幅器ＯＰ２の非
反転入力端には上記加算器３０ｄの出力信号が供給され
る。これにより、差動増幅器ＯＰ２は、上記加算器３０
ｃ、３０ｄの差に応じてフォーカス点に関する信号をフ
ォーカシング１１．す御回路１５に供給するようになっ
ている。このフォーカシング制御回路１５の出力信号は
、フォーカシング駆動コイル５に供給され、レーザ光が
スタンパｌ上で常時ジャストフォーカスとなるように制
御される。

上記のようにフォーカシング、トラッキングを行なった
状態での光検出器８の各光検出セル８　ａ　ｓ〜８ｄの
出力の和信号、つまり加算器３０８１３０ｂからの出力
信号は、トラック上に形成されたピット（記録端％ｌ）
の凹凸が反映されている。

この信号は、欠陥検査回路１９に供給され、この欠陥検
査回路１９において欠陥（グループに対応する凸部が欠
けていたり、部分的に脹らんでいたりする場合）位置が
検査され、その欠陥位置情報としてのアドレス情報（ブ
ロック番号、トラック番号、セクタ番号等）とその欠陥
の長さ情報とが検査される。

上記のようにフォーカシング、トラッキングを行なった
状態での光検出器８の各光検出セル８ａ、〜８ｄの出力
の和信号、つまり加算器３０ａ、３０ｂからの出力信号
は、トラ　また、上記トラッキング制御回路１６は、上
記ＣＰＵ２３からＤ／Ａ変換器２２を介して供給される
トラックジャンプ信号に応じて対物レンズ６を移動させ
、１トラック分、ビーム光を移動させるようになってい
る。

上記レーザ制御回路１４、フォーカシング制御回路１５
、トラッキング制御回路１６、リニアモータ制御回路１
７、モータ制御回路１８、欠陥検査回路１９等は、パス
ライン２０を介してＣＰＵ２Ｂによって制御されるよう
になっており、このＣＰＵ２３はメモリ２４に記憶され
たプログラムによって所定の動作を行なうようになされ
ている。

また、上記メモリ２４は上記欠陥検査回路１つ内の欠陥
位置検出部４５から供給される欠陥位置情報とその欠陥
の長さ情報とを対応して記憶するようになっている。

また、Ｄ／Ａ変換器２２はそれぞれフォーカシング制御
回路１５、トラッキング制御回路１６、リニアモータ制
御回路１７とＣＰＵ２３との間で情報の授受を行なうた
めに用いられるものである。

上記欠陥検査回路１つは、第１図に示すように、加算回
路４０、欠陥検出部４１、プリフォーマットタイミング
制御部４２．２値化回路４３、プリフォーマットデータ
再生部４４、および欠陥位置検出部４５によって構成さ
れている。

上記加算回路４０は上記加算器３０ａ、３０ｂからの加
算信号を加算することにより、第４図（ａ）に示すよう
な、再生信号を得るもので、この再生信号は上記欠陥検
出部４１、および２値化回路４３に出力されるようにな
っている。

上記欠陥検出部４１は、上記加算回路４０から供給され
る再生信号のうち上記プリフォーマットタイミング制御
部４２から供給されるマスク信号に応じて、プリフォー
マットデータとしてのブロックヘッダＡの部分を除去し
た信号を、比較器等で所定の基■値と比較することによ
り、欠陥を検出するものであり、この欠陥を検出した際
の、第４図（ｂ）に示すような、欠陥信号は欠陥位置検
出部４５に出力されるようになっている。

上記プリフォーマットタイミング制御部４２は、再生同
期用のクロックを発生するとともに、第４図（Ｃ）に示
すような、プロツヘツダＡに対応するマスク信号を発生
するものであり、再生同期用のクロックはプリフォーマ
ットデータ再生部４４に出力され、マスク信号は欠陥検
出部４１に出力されるようになっている。上記プリフォ
ーマットタイミング制御部４２は、図示しない発振器か
らの発振信号を分周することにより、クロックを作成し
、また上記プリフォーマットデータ再生部４４からプリ
フォーマット検知信号が供給された時にマスク信号の発
生を開始するものであり、図示しない論理回路等によっ
て構成されている。

上記２値化回路４３は、上記加算回路４０から供給され
る再生信号を、上記プリフォーマットタイミング制御部
４２から供給されるクロックに同期して２値化するもの
であり、この２値化信号は上記プリフォーマットデータ
再生部４４に出力されるようになっている。

上記プリフォーマットデータ再生部４４は、上記２値化
回路４３から供給される２値化信号によりプリフォーマ
ットデータとしてのブロックヘッダＡを再生し、そのデ
ータをシリアルデータからパラレルデータに変換して出
力するものであり、この再生したプリフォーマットデー
タは上記欠陥位置検出部４５に出力されるようになって
いる。

また、上記プリフォーマットデータ再生部４４は、１ブ
ロツク目に対応するブロックヘッダＡを再生した時、そ
のブロックヘッダの終了に同期してブロックヘッダ検知
信号を上記ブリフォーマ・ントタイミング制御部４２に
出力するようになっている。

上記欠陥位置検出部４５は、上記欠陥検出部４１から欠
陥信号か供給された際、このとき上記プリフォーマット
データ再生部４４がら供給されるプリフォーマットデー
タを欠陥位置情報として検出するもので、この検出した
欠陥位置情報は上５己メモリ２４１こ出ノ〕されるよう
１こなっている。

また、上記欠陥位置検出部４５は、上記欠陥検出部４１
から欠陥信号が供給された際、その欠陥の長さも検出し
、上記メモリ２４に出力されるようになっている。

上記欠陥位置検出部４５は、バッファメモリ５０、ゲー
ト回路５１、クロック発生部５２、アンド回路５３．５
６、カウンタ５４、およびインバータ回路５４によって
構成されている。

すなわち、上記プリフォーマットデータ再生部４４から
順次供給されるプリフォーマットデータはバッファメモ
リ５０に更新記憶されている。そして、上記欠陥検出部
４１から欠陥信号が供給された際、ゲート回路５１のゲ
ートが開き、上記バッファメモリ５０に記憶されている
プリフォーマットデータが欠陥位置情報としてメモリ２
４に出力されるようになっている。また、このとき上記
欠陥信号によりアンド回路５３．５６のゲートも開き、
クロック発生部５２からのクロックがカウンタ５４に供
給され、カウントを開始する。

これにより、上記欠陥の長さに対応してカウンタ５４が
カウントされ、その長さ情報がアンド回路５６を介して
上記メモリ２４に出力されるようになっている。

次に、このような構成において、欠陥検査動作について
説明する。たとえば今、光学ヘッド３を最内周から外周
側に向かって移動を開始するとともに、光学ヘッド３の
再生動作を起動し、半導体レーザ９からレーザ光を発生
させる。

これにより、半導体レーザ９から発生されたレーザ光は
、コリメータレンズ１１ａ１ハーフプリズム１１ｂ１対
物レンズ６を介して光デイスク１上に照射され、この光
ディスク１からの反射光は、対物レンズ６、ハーフプリ
ズムｌｌｂ、集光レンズ１０ａ１およびシリンドリカル
レンズ１０ｂを介して光検出器８に導かれる。

したがって、上記光検出器８の光検出セル８ａの出力信
号は、増幅器１２ａを介して加算器３０ａ、３０ｃの一
端に供給され、光検出セル８ｂの出力信号は、増幅器１
２ｂを介して加算器３０ｂ、３０ｄの一端に供給され、
光検出セル８この出力信号は、増幅器１．２　（を介し
て加算器３０ｂ、３０ｃの他端に供給され、光検出セル
８ｄの出力信号は、増幅器１２ｄを介して加算器３０ａ
、３０ｄの他端に供給される。

この状態において、上記加算器３０ａ、３０ｂからの信
号は加算回路４０に供給される。すると、加算回路４０
は光検出セル８３〜８ｄの検出信号の和に対応する再生
信号を欠陥検出部および２値化回路４３に出力する。

この再生信号は第４図（ａ）に示すように、情報が記録
されていないときはｌの信号量を示し、情報が記録され
ているときは１′のように図中下向きに情報の形に応じ
た信号となっている。また、信号Ｓのように、信号中に
欠陥のために、本来でるべきでない振幅がでるところが
ある。

また、上記２値化回路４３は、上記加算回路４１からの
再生信号を、上記プリフォーマットタイミング制御部４
２から供給されるクロックを用いて２値化し、プリフォ
ーマットデータ再生部４４へ出力する。

これにより、プリフォーマットデータ再生部４４は、供
給される２値化信号により、プリフォーマットデータを
再生し、そのデータをシリアルデータからパラレルデー
タに変換して上記欠陥位置検出部４５内のバッファメモ
リ５０に出力する。

また、上記プリフォーマットデータ再生部４４は、供給
される２航化信号により、１ブロツクに対応するブロッ
クヘッダＡのアドレス情報を再生した際、その再生に対
応してブロックヘッダ検知信号をプリフォーマットタイ
ミング制御部４２へ出力する。すると、プリフォーマッ
トタイミング制御部４２は供給されるブロックヘッダ検
知信号が供給された際、第４図（ｂ）に示すような、ブ
ロックヘッダＡに対応するマスク信号を欠陥検出部４１
に出力する。

そして、上記欠陥検出部４１は、供給されるマスク信号
に応じて、上記加算回路４０から供給される再生信号の
うちブロックへラダＡに対応する部分を除去した信号を
、比較器等で所定の基準値と比較し、この比較結果を欠
陥信号（第４図（ｃ）参照）として欠陥位置検出部４５
に出力する。

これにより、欠陥位置検出部４５は、に欠陥信号が供給
された際、このとき上記プリフォーマットデータ再生部
４４から供給されるプリフォーマットデータを欠陥位置
情報として検出し上記メモリ２４に出力する。

また、上記欠陥位置検出部４５は、上記欠陥検出部４１
から欠陥信号が供給された際、その欠陥の長さも検出し
、上記メモリ２４に出力する。

すなイつち、上記プリフォーマットデータ再生部４４か
ら順次供給されるプリフォーマットデータはバッファメ
モリ５０に更新記憶されている。そして、上記欠陥検出
部４１から欠陥信号が供給された際、ゲート回路５１の
ゲートが開き、上記バッファメモリ５０に記憶されてい
るプリフォーマットデータが欠陥位置情報としてメモリ
２４に出力される。また、このとき上記欠陥信号により
アンド回路５３．５６のゲートも開き、クロック発生部
５２からのクロックがカウンタ５４に供給され、カウン
トを開始する。

これにより、上記欠陥の長さに対応してカウンタ５４が
カウントされ、その長さ情報がアンド回路５６を介して
上記メモリ２４に出力される。

この結果、メモリ２４に、スタンパ１の全面に渡る欠陥
情報として欠陥位置情報とその欠陥の長さ情報とが対応
して記憶される。

そして、光ディスク１の作成後に、その光デイスク１内
に上記メモリ２４に記憶されている欠陥情報を登録して
おく。

上記したように、光学系の光電変換出力によりスタンパ
上の欠陥が検知された際、このとき読取られたプリフォ
ーマットデータを欠陥位置情報として記憶するようにし
たものである。これにより、スタンパと光ディスクとに
共通な欠陥位置とその長さを記憶することができる。

また、検出ヘッドの位置とスタンパの半径位置のずれ、
モータの回転むらや内外周の回転数／線速の違い等の、
検出系の位置精度によらずに、スタンパの検査を行なう
ことができる。

なお、前記実施例に、プリフォーマットとしてのブロッ
クヘッダの正誤を判定する判定部を設けるようにしても
良い。この場合、その判定結果を参考にして、欠陥情報
の出力を制限することができる。

また、欠陥情報として、記録アドレスにより示される欠
陥位置と長さを記憶する場合について説明したが、これ
に限らず、さらに１つのブロックにおける欠陥の位置を
記憶するようにしても良い。

この位置はブロックヘッダの終了位置がら何りロック目
かにより検知するようにすれば良い。

［発明の効果］ 以上詳述したようにこの発明によれば、スタンパとディ
スクとに同一な欠陥位置を正確に記憶することができる
スタンパ検査装置を提供できる。

【図面の簡単な説明】

図面はこの発明の一実施例を示すもので、第１図は欠陥
検査回路の概略構成を示す図、第２図は欠陥検査装置の
構成を示す図、第３図はスタンパの構成を示す図、第４
図は欠陥検査回路における各部の信号波形を示す信号波
形図である。 １・・・スタンパ、３・・・光学ヘッド、８・・・光検
出器、１９・・・欠陥検査回路、２３・・・ＣＰＵ、２
４・・・メモリ、４０・・・加算回路、４１・・・欠陥
検出部、４２・・・プリフォーマットタ、イミング制御
部、４３・・・２値化回路、４４・・・プリフォーマッ
トデータ再生部、４５・・・欠陥位置検出部。 出願人代理人　弁理士　鈴江武彦 （ｂ）て又クイ官号 （Ｃ）欠絹傳予 第４図

Claims (1)

1. 【特許請求の範囲】 プリフォーマットデータが記録されている記録トラック
   を有するスタンパに光を照射することによって得られる
   光を検出して光電変換する光学系と、 この光学系の光電変換出力によりプリフォーマットデー
   タを読取る読取手段と、 上記光学系の光電変換出力によりスタンパ上の欠陥を検
   知する欠陥検知手段と、 この欠陥検知手段による欠陥が検知された際、上記読取
   手段により読取られたプリフォーマットデータを欠陥位
   置情報として記憶する記憶手段と、を具備したことを特
   徴とするスタンパ検査装置。