JPH0126181B2 - - Google Patents

Info

Publication number
JPH0126181B2
JPH0126181B2 JP54081581A JP8158179A JPH0126181B2 JP H0126181 B2 JPH0126181 B2 JP H0126181B2 JP 54081581 A JP54081581 A JP 54081581A JP 8158179 A JP8158179 A JP 8158179A JP H0126181 B2 JPH0126181 B2 JP H0126181B2
Authority
JP
Japan
Prior art keywords
substrate
region
drain
voltage
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54081581A
Other languages
English (en)
Other versions
JPS5515298A (en
Inventor
Watoson Bainaru Arubaato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5515298A publication Critical patent/JPS5515298A/ja
Publication of JPH0126181B2 publication Critical patent/JPH0126181B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 本発明は一般に制御されたアバランシエ電圧ト
ランジスタ構造体に関連し、詳細には磁場に応答
する磁気的に可変な制御されたアバランシエ電圧
トランジスタに関連する。
アバランシエ(なだれ)降服は半導体装置にお
いて生ずるインパクト・イオン化と呼ばれるプロ
セスを記述する一般的用語である。種々のトラン
ジスタ構造体は降服電圧及びモードを示す。しか
しながら、一般的傾向はゼナー降服ダイオードを
除外して、半導体装置中で降服もしくはイオン化
電圧の形成を避けている。説明される一般的種類
の降服は雑音、不安定及び非線形動作条件を形成
するので、避けられるべきである。しかしなが
ら、以下明らかにされる如く、この様な効果は制
御され得るか、もしくは除去され得る。
種々の半導体磁気センサが同様に周知である。
しかしながら、磁気的に可変な出力電圧を形成す
るためにアバランシエもしくはイオン化プロセス
を利用する磁気センサは今日知られていない。
上述の従来技法にかんがみ、本発明の目的は制
御されたアバランシエ降服もしくはイオン化電圧
条件が形成され得るトランジスタ構造体の改良さ
れたクラスを与える事にある。
本発明の他の目的はアバランシエ降服トランジ
スタ中においてインパクト・イオン化過程を形成
し、且つ制御するための改良装置を与える事にあ
る。
本発明の他の目的は磁場に応答する改良された
磁気的に可変な制御アバランシエ電圧トランジス
タを与える事にある。
本発明のさらに他の目的は可変アバランシエ電
圧トランジスタ構造体を使用する高感度、低雑音
磁気センサを与える事にある。
以下電圧制限トランジスタもしくは磁気応答ト
ランジスタのいずれかに有用な新しいクラスのア
バランシエ降服電圧トランジスタ装置が説明され
る。先ず従来知られていなかつた物理学上の効果
によつてトランジスタ導通装置中における新し
い、従つて未知の制御アバランシエ電圧を形成す
るための周知の特性及び臨界パラメータを詳細に
説明する。現在知られている動作理論もこの様な
装置にあてはめて論議される。次に本発明に従う
磁気センサとして使用される磁気応答アバランシ
エ電圧トランジスタ構造体の好ましい実施例が説
明される。
本発明を要約すると次の通りである。高度に磁
場感知性センサである、イオン化及び導通状態へ
突然遷移する新しい、トランジスタが発明され
た。実験結果は本発明のクラスの装置及びセンサ
のための動作機構は独自なもので従来発見されて
いないものである事を示した。全く新しい効果は
従来のホールもしくは磁気抵抗センサ装置では特
徴付けられない本発明のセンサ中で働いていると
信じられる。ハイブリツド・バイポーラ・トラン
ジスタのアルフア特性がインパクト・イオン化増
倍因子と組合されて磁気的に可変なユニークな特
性を有する制御アバランシエ降服電圧を形成する
如く調整され得る事が示される。この動作理論は
所謂ホール効果もしくは周知の任意の磁気抵抗機
構によつては説明され得ない。
本発明のユニークなアルフア効果制御アバラン
シエ電圧トランジスタの基本的動作機構及び特性
が次に説明される。より詳細な技術的考察がその
後に行われる。
磁気的に可変なアルフア効果制御アバランシエ
電圧トランジスタ及び磁気センサ装置は特定の混
成NPNもしくはPNP電界効果横方向バイポー
ラ・トランジスタ装置として最も良く具体化され
得る。従来のトランジスタ装置と異なり、本発明
の新しい装置は特に制御されたアバランシエ降服
モード中において動作される。本発明に使用され
る“アバランシエ降服”なる用語はインパクト・
イオン化と呼ばれるプロセスの効果を説明するた
めの一般的用語である。興味あるイオン化プロセ
スはドレイン(コレクタ)及び基板PN接合にお
いて形成される統計的領域において半導体材料中
において生ずる。従来のアバランシエ機構とは異
なり、本発明のアバランシエ機構は特に制御する
事が出来る。
インパクト・イオン化自体はトランジスタのド
レイン空乏領域内の少数キヤリアが十分に高い電
場エネルギ密度領域中において十分な運動エネル
ギを獲得して共有結合を破壊し、該領域中の半導
体材料の原子結晶構造のイオン化(電離)を生ず
る時に見られる現象として一般に特徴付けられ得
る。これはこの分野で周知の如く電子―ホール対
の発生を生ずる。
本発明のための所望の電子―ホール対発生過程
はドレインPN接合における電場のエネルギ密度
が高エネルギ領域に導入する少数キヤリアをして
共有結合の崩壊を生ぜしめるに十分に高い時に生
ずる。この過程の結果は増倍過程として発生され
る電子―ホール対のアバランシエ(なだれ)であ
る。これは所謂ゼナー降服と混同されてはならな
い。後者の過程はイオン化過程の開始のために少
数キヤリアに依存していない。この点において少
数キヤリアは電子もしくはホールのいずれかであ
り得るが、本明細書の特定の実施例において少数
キヤリアは電子である。この分野において周知の
如く少数キヤリア及び多数キヤリアなる用語は電
子及びホール(正孔)を指し、使用される材料の
型に対して定義される如き導電の主モードを指
す。P型材料は多数キヤリアとしてホールを少数
キヤリアとして電子を有する。反対の事がN型材
料について成立つ。
第1図を次に参照するに、トランジスタ装置の
ドレイン(コレクタ)のための代表的電圧―電流
特性が示される。電界効果トランジスタが使用さ
れるならば、ゲート電圧は第1図において0であ
ると仮定される。第1図においてドレイン電流ID
は垂直軸上に、ドレイン電圧VDは水平軸上に示
されている。装置が突然導通する特定のアバラン
シエ降服電圧VAが示されている。2つの型のア
バランシエ降服の急激な導通特性が第1図におい
て示される如く存在するものとして示されてい
る。小文字aにより示された関係によつて同定さ
れる第1の型は最も通常の電界効果トランジスタ
及びバイポーラ装置によつて代表的に示されるも
のである。これはアバランシエ降服型のものであ
るとして一般にこの技術分野で知られている負性
抵抗特性を示す。この負性インピーダンス状態は
一般にFETもしくはバイポーラ装置においては
望ましくない不所望の電流オーバロード、発振及
び他の不安定性、非線形性に導くので一般に避け
られなくてはならない。第1図のbによつて同定
される第2のアバランシエ降服特性はトランジス
タにおいては普通見られない、ダイオード特性で
ある正抵抗特性を示している。この線形もしくは
正抵抗降服の過程が以下説明される如く一般に見
られる。
少数キヤリアの半導体へのソースからの注入が
ない場合には、正勾配ドレイン電流特性(第1
図、曲線b)は空乏領域でホールが創生され、基
板を流れたホールが空乏領域外のP型領域で少数
キヤリアと再結合する自然的結果である。ソース
注入少数キヤリア電子が存在しない場合には、ホ
ールは基板コンタクトを完全に流れる。第1図、
曲線bのこの正のアバランシエ・インピーダンス
領域の勾配はP型領域のアクセプタ濃度NAの特
性に逆比例的に依存する事が発見された。電子を
注入し、基板ホール導通を避けるために、ソース
領域は基板と反対の型の材料より成らなくてはな
らない。好ましい具体例においては基板電圧はソ
ース電位の上にフロートする事が可能とされる。
本発明の装置の動作は第2図に示されたクリテ
イカルで制御された突然導通するアバランシエ降
服電圧条件の創生に依存する。
第2図において、ドレイン電流は再び垂直軸上
に示され、ドレイン電圧は水平軸上に図示されて
いる。初期のわずかな負の特性に続き、垂直もし
くは実質上垂直な特性を有する特殊な新しい降服
電圧VMAが示されている。この新しい臨界的降服
電圧VMAは同様に本発明に従うトランジスタ及び
磁気的センサに利用される磁気的に可変なアルフ
ア効果制御アバランシエ電圧である。この新しい
降服電圧は第1図に示された代表的アバランシエ
降服電圧VAよりも低い電圧で存在する事に注意
されたい。第2図に示された新しい電流及び電圧
特性は極めて低いインピーダンス・プロフイール
(実質的に0のドレイン・インピーダンス)を示
し、電流範囲のかなりな部分にわたつて動作可能
であり、主にクリテイカルなアバランシエ電圧
VMAにおいて生ずる。以下説明される或る環境の
下において、クリテイカル電圧VMAは磁場によつ
て変調もしくは変化され得、VMAは第2図におい
て左方もしくは右方にシフトされ得る。
第2図中に示された臨界的降服電圧は装置素子
特性及び幾何学形状並びに以下説明される確率因
子アルフアと共にイオン化増倍因子の適切な制御
によつて形成され制御される。臨界降服電圧を決
定するこれ等の及び他の因子は次の通りである。
好ましい、0インピーダンス・アバランシエ条
件は次の事柄によつて達成される。
a 半導体材料内に、ドレインからソース迄の距
離の少なく共一部に延びる空乏領域を形成す
る。
b 基板内に基板の導電型と反対の型の材料でソ
ース拡散(エミツタ)領域を形成する。
c ソース注入効率を制御する。これは従つて電
子―ホール再結合確率因子αの全体的大きさの
一部を制御する。この制御技法は以下論じられ
るが、輸送効率関連現象である少数キヤリア及
び多数キヤリアの寿命もしくは再結合率に関連
する。
d 少数キヤリア・エミツタとして働く、ソース
拡張部もしくは制御された注入領域の固有抵抗
を制御する。ソース拡張領域は以下説明される
如く注入効率を制御する事が発見された。最良
パホーマンスの場合、ドレイン電流と制御され
た注入領域もしくはソース拡張領域の等価抵抗
の積は次のソース・コンタクト電位に近くなる
必要がある。
ψ=KT/qLn(NANDE/Ni 2) ここでNAは基板アクセプタ濃度、NDEはエミ
ツタであるソース拡張領域のドナー濃度、Ni
は基板材料の固有キヤリア濃度、Kはボルツマ
ン定数、Tはケルビン温度、qは電子の単位電
荷である。
e ドレイン領域の近くの空乏領域から制御され
た注入領域における放出性領域を分離する距離
L2を制御する。距離L2にまたがるこの領域内
の電子再結合(輸送効率)はこの領域の長さに
比例し、P2を制御する事によつて同様に変化
され得るその中のアクセプタ濃度に比較する。
f 基板固有抵抗の選択。輸送効率因子αT及び注
入効率αは共に基板固有抵抗に比例する事が発
見された。
多くのトランジスタ装置と異なり、この様な装
置は特殊なアバランシエ降服モードにおいて動作
する。上記の如く、アバランシエ降服はインパク
ト・イオン化と呼ばれる過程の効果を説明する一
般的用語である。この過程はドレイン(コレク
タ)PN接合において形成される確率領域に近く
生ずる様に制御される。多くのアバランシエ機構
と異なつて、これ等の装置のアバランシエ機構は
制御されたイオン化過程である。一般に、上述の
如く、インパクト・イオン化はドレイン空乏領域
内の少数キヤリアが共有結合を破壊して電子―ホ
ール対を発生するに十分な運動エネルギを獲得す
る機構である所望の電子―ホール対発生過程はド
レインPN接合における電場のエネルギ密度(1/
2E・D)が高エネルギ密度領域に導入する少数
キヤリア(電子)をして共有結合崩壊の形成を可
能ならしめるに十分高いならば生ずる。再び、こ
のアバランシエ過程はゼナー降服と混同されるべ
きではない。後者の過程はイオン化過程を開始す
るために少数キヤリアに依存しない。通常の
FETアバランシエ降服機構を反映するドレイン
電圧電流特性は上記の第1図によつて示されてい
る。
多くのFET及びバイポーラ装置は正抵抗特性、
曲線bでないアバランシエ降服のより代表的なも
のである負性抵抗特性曲線aを示す。新しい装置
の動作は第2図において示された臨界アバランシ
エ条件に依存する。上述の如く、この新しい特性
はかなりな電流範囲上で動作可能な0のドレイ
ン・インピーダンスを示し、これは臨界アバラン
シエ電圧VMAで生ずる。この臨界電圧は通常アバ
ランシエ降服電圧VA(第1図)として定義された
電圧以下である。この臨界電圧VMAは磁場によつ
て変調され得、磁気アバランシエ電圧と呼ばれ
る。
臨界的性質は装置幾何学形状の適切な選択によ
つて制御され得、次の式(1)に示される如くM・α
によつて制御される。式(1)において、アバランシ
エ電流増倍因子Mと電子―ホール再結確率因子α
(第2式)の積が含まれる。
M・α=1−(VMA/VCBpN (1) ここでVMAは磁気アバランシエ電圧、VCBpはソ
ースが開放され、基板コンタクトが大地電圧にあ
る場合のドレイン―基板アバランシエ降服電圧、
Nはアバランシエ増倍指数である。
α=γαT (2) ここでγは注入効率、αTは輸送効率因子であ
る。
上記因子はかなりのドレイン(コレクタ)電流
範囲にわたつて積Mαのための臨界値を達成する
ために集約的に制御される。実験的に、積M・α
は0.5に近く、1以下である様に選択される事が
好ましい事が発見された。
この発見を要約すると、正しい積Mαが得られ
る時に、第2図の臨界アバランシエ条件が得られ
る。しかしながら、もし確率因子α及びアバラン
シエ増倍因子Mの積が1に近づき、電流の非線形
関数であると、負抵抗ドレイン電流特性は第1図
の曲線aによつて示された如く生ずる。もし少数
キヤリアのソース注入が行われず、基板コンタク
トが接地されるならば、次いで第1図の正の勾配
ドレイン特性が達成される。
これ等の装置のパホーマンスに臨界的な追加の
パラメータはイオン化促進装置である。これ等の
装置の効率もしくは磁気感度は局所化されたイオ
ン化活動度を形成する事に依存する。インパク
ト・イオン化は多数―少数キヤリア再結合領域に
よつて張られるドレイン領域においてのみ生ずる
事が望ましい。第7B図を参照するに、イオン化
促進装置はアクセレレータ電極7及び半導体チヤ
ンネル18の表面間にはさまれた薄い酸化物層領
域6aより成り得る。アクセレレータ電極7(通
常接地された)及びドレイン領域4間に発生され
る電場はドレイン空乏領域20中の電場に加えら
れる。これ等の2つの電場成分は適切な領域内の
電場エネルギ密度を上昇して、局所インパクト・
イオン化を促進する。イオン化のための所望のロ
ケーシヨンは第7A図中にドレイン17の先端を
取巻き、エミツタ領域1bの方に面する領域であ
る。
式(3)はアバランシエ閾値降服電圧VCBpのための
近似式を与える。VCBpはエミツタ開放のコレクタ
―基板降服電圧である。
VCBp=1/2EI 2〔1/(q/εs)NA+EI/25Tpx〕(
3) ここで EIはイオン化電場の強さ NAはアクセプタ濃度 NDはドレイン拡散部のドナー濃度 Tpxは酸化層の厚さ εsはケイ素の絶縁定数である。
第8図を参照するに、局所イオン化を促進する
互換装置は半導体基板8の表面以下にP+型のホ
ウ素層19をインプラントする事によつて与えら
れる。P+層の少数キヤリア・アクセプタ濃度は
周囲のP型半導体材料のアクセプタ濃度よりも大
きい事が必要である。ソースに向けてドレインか
ら延びる空乏層20はプロモータ層19及びドレ
イン拡散部4の接合に形成される。第8図の装置
のために、アバランシエ降服電圧VCBpは式(4)によ
つて近似される。
VCBp=1/2EI 2εs/qNAI (4) ここでEIは与えられたインプラント・アクセプ
タ濃度NAIのための臨界イオン化電場強度であ
る。
NAIはインプラントされたプロモータ・チヤン
ネルのアクセプタ濃度である。
電極7は基本的には漂遊電磁場が装置パホーマ
ンスと干渉する事を防止するシールドとして働
く。酸化物層6bは相対的に厚く、4000Åもしく
はそれ以上の程度であり、降服電圧を決定する効
果をほとんど有されない。上述の臨界的アバラン
シエ降服特性の形成、装置の幾何学形状及び臨界
パラメータ並びに構成及び応用のモードが以下詳
細に説明される。しかしながら、ここでは磁気セ
ンサとして具体化された装置のための磁場による
臨界降服電圧の変調に帰され得るさらにユニーク
な磁気効果についてより詳細に説明するのが適切
である。
ユニークで従来発見されていない磁気効果は2
重ドレイン(コレクタ)装置が本発明のアルフア
効果制御アバランシエ電圧トランジスタを利用し
て構成される時に最も良く利用される。この様な
装置は第3図に偽平面図として示されている。図
では明瞭にするために重畳する金属及び酸化層は
層の下のかくれ線に関して線だけで示されてい
る。
磁気応答トランジスタ装置の基本動作特性が先
ず簡単に説明され、詳細な技術的考察が後に与え
られる。
第3図で、p型材料(電子)のための少数キヤ
リアのソースは1Aで示されている。ソース1A
は常時接地(図示されず)された金属コンタクト
2を通して電子が供給される。ソース1Aからの
電子はチヤンネル領域3中を通つてドレイン4
(コレクタ)へ向つて導かれる。ドレイン4は図
示の如く小さな距離Sだけ分離されている。ドレ
イン4には金属コンタクト5が与えられ、コンタ
クト5は出力点P及びP′並びに番号10で同定さ
れるドレイン電圧供給源VDDへ接続された負荷抵
抗器9に接続されている。適切な半導体材料の基
板もしくは半導体素子のための他の支持体は8で
示されている。
第7A図及び第7B図は代表的なNPN磁気感
知性トランジスタの平面及び断面図を示す。
NPN構造体が説明の目的のために選択された。
なんとなれば正電圧論理が一般に使用されている
からである。以下の説明は材料の型を適切な置換
によつてPNP装置構造体に適用される。
P型半導体領域8には少なく共2つの間隔を隔
てられたドレイン(コレクタ)領域4が与えられ
る。これ等の領域は濃く添加されたN++領域であ
る。高添加N++ソース領域1―Aは同様にP領域
内に拡散もしくはイオン・インプラントされ、ド
レイン領域から距離Lだけ分離されている。ソー
ス領域1―Aはその中点がドレイン領域4を分離
するスリツト領域16の中点から線によつて2分
される様に位置付けされている。
エミツタとして働くソース拡張制御注入領域1
―Bが図示されている。この領域は部分的にエミ
ツタ1Bの注入効率を制御する事によつて多数キ
ヤリア(ホール)とソース注入少数キヤリア(電
子)の再結合を部分的に制御する。多数キヤリア
はインパクト・イオン化によつて形成される。こ
のチヤンネル領域はソース及びドレイン間の距離
の一部を占有する様に示されている。ソース拡張
領域1Bは基板8の表面下深さXにイオン・イン
プラントされたリンの如き少数キヤリアより成
る。このインプラント・イオンの濃度は注入効率
を制御する1つの手段であり、インパクト・イオ
ン化の過程によつて発生される少数キヤリア(電
子)及び多数(ホール)の再結合機構に影響を与
える。要するにソース拡散領域1Bは性質はドレ
イン(コレクタ)及びソース(エミツタ)間に存
在する電子―ホール再結確率αに重大な影響を与
える。このソース拡張領域は装置のための臨界的
αの制御手段であり、第2図の臨界アバランシエ
条件が達成され得る1つの手段である。
この分野の専門家によつて明らかである如く、
上記の構造のすべて(もし望まれるならば負荷抵
抗器9を含む)はトランジスタ及び他の半導体装
置を形成するための大規模集積回路技法を使用し
て半導体基板上で具体化され得る。基板領域は第
3図に示された破線8によつて一般に示されてい
る。総体的にチヤンネル領域3上に重畳され、第
3図に破線6aによつて示された薄い酸化物領域
6a及び金属電極7の形の新しい素子が構造体を
形成するのに使用される。薄膜領域6aは基板8
の表面と重畳する一般に(ケイ素技法)で使用さ
れる単なる絶縁酸化物の領域であり、以下説明さ
れる目的のために利用される。少数キヤリアのた
めのアクセレレータ電極が重畳領域7によつて示
されている。アクセレレータは薄膜酸化領域6a
に重畳された金属導体素子の形をなし得、第3図
に示された如く、ソース1A,1B及びドレイン
4の一部に重畳している。
本発明において説明され、利用される新しい磁
気効果は半導体基板の面に垂直な磁場が装置に交
差する時に生ずる。これにより装置がアバランシ
エ電圧条件において動作される時に装置内にある
制御されるアバランシエ電圧に変化を創生する。
例えば、基板表面へN極磁場を印加する事によつ
て、ドレイン4bに現われるアバランシエ電圧は
降下し、4aにおいて現われる電圧は等量だけ同
時に上昇する。従つて、両ドレインにおける電圧
変化の2倍の大きさを有する2つの端子P及び
P′間の差動電圧変化が存在する。アバランシエ電
圧中の誘導されたシフトの極性は半導体基板の表
面に垂直な方向に印加される磁場の極性に依存す
る。最高の感度領域は2つのドレイン領域4a及
び4bを分離するスリツトSの直ぐ近くにある空
乏領域中に位置する領域である。
この磁気変調アルフア制御されたアバランシエ
電圧の効果は第4A図及び第4B図に図示されて
いる。第3図に示された磁気的センサは2つの別
個のドレイン負荷抵抗器9で動作される。正の電
圧がドレイン電圧端子10に印加され、ソース1
Aは大地電位にコンタクト2を介して通常接続さ
れる。ソース及びドレイン間に十分な電圧差が達
成された時、制御されるアバランシエ電圧VMA
半導体基板と交差する滋束場によつて変調され得
る。
第4A及び第4B図において、負荷抵抗器9の
効果はこの技術分野で周知の方法でドレイン電流
及び電圧チヤート上に負荷直線として重畳されて
いる。これ等は負荷直線11である。第4A図に
示された如く、N極磁場(紙面に向う)が装置と
交差する時、ドレイン4aにおける電圧は磁束場
が存在しない時に存在した初期制御アバランシエ
電圧VMAから上昇し(第4A図おいて右方へシフ
ト)し、ドレイン4bにおける電圧は降下する
(左方シフト)。初期降服電圧VMAは第4A図及び
第4B図において垂直破線によつて示され、この
破線に向けられたB=0なる表示が0磁場条件を
示している。
磁気応答信号は第3図における端子P及びP′間
に得られる差動電圧として測定され得る。この状
態は原アバランシエ電圧VMApからの変位(ドレ
イン4aもしくは4b上の出力電圧で示されてい
る)は差動的に測定される第4A及び第4B図の
両方中の所与の負荷直線によつて示されている。
この装置は磁場に極めて敏感である。10ミリボル
ト/ガウス以上の感度が研究所の実験においてす
でに達成されている。これは最良のホール・セル
の少なく共500倍であるとひかえ目に見つもられ
た感度になる。他の磁気的センサと異なつて、本
発明の装置は極めて小さく、面積は1×10-6cm2
下である。与えられた帯域幅に対して極めて高い
信号/雑音比は同様に本発明の技術の結果であ
る。3/ガウス・メガヘルツ以上の信号/雑音比
はこの型の装置の代表的なものである。信号/雑
音比のために選択されたこの単位は標準化の目的
のために1メガヘルツのベース帯域幅を使用して
いる。
多くの磁気センサ応用は定常もしくは不変の磁
場成分を感知する能力を必要としない。本発明の
磁気応答性トランジスタは完全に定常状態の磁場
成分の両極性を感知し得るが、磁気センサのため
の通常の応用はA/Cもしくは交流磁場レベル・
センサのみを必要とする。この様なセンサの応用
は磁気条片、テープ、デイスク等及び磁気型の他
の符号化標識のためのセンサを含む。この様な状
況において、第3図に示されたドレイン出力端子
P及びP′は変調回路及び論理回路に容量的に結合
され得る。この様なA/C結合構成は第5図に示
されている。
第4A及び第4B図において、ドレイン4A及
び4Bのための出力電圧及び電流は所与の磁束方
向に応答して反対方向に変位され得る。第4A図
において、紙面を通過する磁場により、ドレイン
4aにおける出力は原アバランシエ降服電圧
VMApよりも高い電圧にあり、端子4bにおける
電圧は減少された電圧にある。逆の状態が第4B
図において成立つ。第4B図において、第4A図
に示されたものと反対の極性の磁場により、反対
の効果が達成されるが、原アバランシエ電圧から
の変位の大きさは等しいが、極性が第4A図に示
されたものと反対である点で対象的である。
多くの応用は定常状態の磁場成分を感知する事
を必要とする。本発明の装置は多くの異なる応用
のために独自に利点を有する如き広帯域周波数応
答(0ヘルツからメガヘルツ領域に延びる)を有
する。装置の上方周波数限界はまだ決められてい
ない。しかしながら、出力端子への差動DC信号
成分の結合は2つの問題の解決を必要とする。先
ず、0出力レベルのまわりの対称を得るために出
力端子P及びP′間の電圧を直流平衝させる事が必
要である。第2に、通常の電界効果バイポーラ回
路の電圧レベル、即ち代表的には5乃至12ボルト
と両立可能であるべきDC出力の電圧のレベル・
シフトが必要とされる。上述の第2の要請は制御
されたアバランシエ電圧発生のためにインパク
ト・イオン化条件を形成するために利用される相
対的に高いDC電圧(25ボルトの程度である)の
直接結果である。これ等の比較的高電圧は第3図
の出力端子P及びP′において現われる。
第6図はDCレベル・シフト動作と出力平衡を
組合せる一方法を示す。DCレベル・シフトは事
実わずかに異なる方法で利用される本発明のアル
フア効果制御アバランシエ電圧トランジスタであ
る電圧制限トランジスタの使用によつて達成され
る。これ等の装置は勿論、本明細書において十分
に説明されるが、それ等の用途がこの点において
簡単に説明される。
電圧制限トランジスタ装置は第6図に示された
如く磁気センサ・ドレイン端子P及びP′と出力端
子12間に結合されている。電圧制限トランジス
タはトランジスタ13として同定され、ゼナー・
ダイオード型の記号が説明の目的のために使用さ
れているが、これ等はゼナー・ダイオードではな
く(これ等も使用され得る)が本明細書で説明さ
れる特定のアルフア効果制御アバランシエ電圧ト
ランジスタである。第6図において番号14によ
つて同定された2つの空乏モードFET装置Q1
びQ2が電圧制限トランジスタ13の適切な動作
に対して必要とされる小さな逆バイアス電流を支
持するために使用される。略1/8RLの抵抗器を
有するポテンシヨメータより成る手動平衡配列体
は図示された出力回路の1脚にある出力負荷抵抗
器9の1部である。
出力端子間に直接位置付けられるポテンシヨメ
ータの如きより通常の手動平衡機能は極めて低い
内部ドレイン―ドレイン・イオン化インピーダン
スRDDにより本発明においては使用され得ない。
これは本発明に説明された型の磁気センサからの
容量結合された出力の概略的モデルが示された第
5図に示されている。ドレイン4間の低い内部イ
ンピーダンスRDDはその後詳細に論議される如く
大きな利用度を有する。
第6図に示された回路配列体は容易に集積回路
製造概念及び技法もしくは特にサフアイア上のケ
イ素技法を使用する事によつて特に容易に具体化
され得る。技法のこの後者の型は特に魅力的であ
る。なんとなれば個々の半導体領域は非導電性サ
フアイア基板のアイソレートされた部分上にこれ
等を位置付ける事によつて電気的意味において互
いに容易に全体的にアイソレートされるので特に
魅力的である。この技法はこの分野において周知
であり、詳細な説明はこの時点では必要ないであ
ろう。
第5図を参照するに、本発明に従う動作センサ
の概略的モデルは並列で磁束ベクトルBの交差に
応答して互いに反対方向に動作する1対の可変な
アバランシエ電圧ダイオードによつて一般的に説
明される。本発明のアルフア効果制御アバランシ
エ電圧トランジスタの構造及び動作に対して必要
とされる基本的パラメータ及び条件は次の如く要
約され得る。
(1) 少なく共1つのドレイン(コレクタ)領域が
材料の半導体領域内に形成され、これは基板領
域の型と反対の型の材料より成る。
(2) 少なく共1つのソース(エミツタ)領域が同
一の半導体基板内もしくは上に形成され、一定
不変の臨界長さLによつてドレインから間隔が
隔てられている。ソース材料はドレインと同一
の型のもので、半導体基板の型と反対の型のも
のである。
(3) ソースと接触し、ドレインの方向に距離の少
なく共1部だけ延び、少数キヤリアのエミツタ
として働く1領域中の注入効率制御装置。ソー
ス注入効率制御部分は再ドレイン及びソース・
コンタクト間の領域へ延びる制御されたドナー
濃度領域より成る得る。注入効率制御領域の導
電率は注入効率γを制御するのに効果的であ
る。
(4) インパクト・イオン化プロモータ装置が与え
られドレイン及びソース間の距離Lの少なく共
1部を延びなくてはならない。
(5) イオン化が生ずるドレインの近傍への少数キ
ヤリアの供給率を制御するための輸送効率制御
装置。
(6) イオン化が生じ、空乏され得、もしくは実際
に空乏されている固有もしくは高固有抵抗導電
性の領域がドレイン及びソース間の距離の少な
く共1部に延びる領域中において半導体内に形
成される。この特定の領域はドレイン及びソー
スを分離する領域中で半導体基板の表面の下に
有限の深さの領域を占有する。この領域はイン
パクト・イオン化によつて形成された多数キヤ
リアを注入された少数キヤリアとの結合を支配
し、可能とする。この領域はイオン化促進装置
と連続するか、下にあり得る。
アルフア効果制御アバランシエ電圧を使用する
磁気的応答トランジスタ装置の基本的パラメータ
及び臨界的要件は基本的トランジスタ構造に対す
る場合と同じであるが、さらに次の様な望ましい
構造上の要素を含む。
(1) アルフア効果制御アバランシエ電圧トランジ
スタに関連して説明された型で少なく共2つの
ドレインが存在する。
(2) これ等のドレイン領域は互いにスリツト幅S
として定義される距離Sによつて互いに分離さ
れている。
(3) ドレイン及びソース間の距離の少なく共1部
を延びるインパクト・イオン化促進装置は個々
のドレイン領域を分離するスリツトSの中心に
関連して対称に位置するドレインにおける1空
間を占める。
アルフア効果制御アバランシエ電圧トランジス
タもしくは一般にこれと同一素子を有するが上述
の如く少なく共2のドレイン等を使用する磁気セ
ンサの両方の場合に、電源がソース及びドレイン
もしくは複数のドレイン間に印加されなくてはな
らない。ソース―ドレイン電圧は臨界アバランシ
エ状態の開始のために十分でなくてはならない。
ソースは直接電源の1端子に接続され得、ドレイ
ンは電流制限抵抗器を介して電源の他端子に接続
され得る。
磁気センサとして動作するためには、磁場が半
導体基板領域の表面に垂直方向に印加されるが磁
場は一般にドレイン領域間のスリツトSの特定近
傍で最大の効果を有する。差動磁気電圧応答信号
が第3図に示された如きドレイン・コンタクト5
に接続された出力端子間において測定され得る。
第5もしくは第6図の回路はこの目的のために利
点が大きい事が発見されている。
アルフア効果制御アバランシエ電圧トランジス
タ及びこの様なトランジスタを利用した磁気的応
答装置のための上記の基本的素子が現在理解され
ている動作理論、及び特定の好ましい実施例及び
使用される構成方法に関して詳細に説明される。
初めに簡単に説明された如く、第7A及び第7
B図は本明細書で使用される型である代表的な
NPN装置の平面図及び水平断面図を夫々示して
いる。このNPN構成は説明の目的のためにのみ
選択されたものであり、正電圧論理装置がより普
通に使用されているので、NPN装置からの出力
が直接適用可能である。勿論ここの論義はPNP
装置に等しく適用され得る事はこの分野の専門家
にとつて理解されよう。本明細書で使用される
PNP、NPN等はこの分野で通常使用される多数
キヤリア材料の型の表示を示すものである。
本発明に従う磁気的応答トランジスタの基本的
素子は第7A図及び第7B図に示されている。P
型半導体領域8が第7B図に示されており、この
中に少なく共2つの間隔を隔てられたドレイン
(コレクタ)領域4がイオン・インプラントもし
くは拡散さされている。これ等の領域は相対的に
高添加のN++領域である。高添加N++ソース(エ
ミツタ)領域1Aが同様にP型領域8内に拡散も
しくはインプラントされ、臨界距離Lだけドレイ
ン領域4から分離されている。ソース1A及びそ
の拡張領域1Bはソース1Aの中点がドレイン領
域4を分離するスリツト領域16の中心線によつ
て2分される如く位置付けられる。これは中心線
が引かれた第7A図にはつきりと示されている。
第7A及び第7B図中に示された導電性チヤン
ネル3はいくつかの部分3a,3cより成る。セ
クシヨン3aは部分的にソース1Aから注入され
た少数キヤリア電子と多数キヤリア(ホール)の
再結合を制御する。多数キヤリアはセクシヨン3
cで創生され、再結合の大部分はセクシヨン3c
で生ずる。多数キヤリアは周知の如く電子―ホー
ル対を形成するインパクト・イオン化過程によつ
て形成される。チヤンネル領域3はソース拡張領
域1Bと共にソース1a及びドレイン4間の全距
離を占有する様に示されている。ソース拡張領域
1Bは基板8の表面以下の深さXにインプラント
されたリンの如き少数キヤリア・イオン・ドナー
材料より成る。インプラントされたイオンの濃度
は注入効率及びよりわずかな程度にインパクト・
イオン化過程によつて発生された多数キヤリアと
エミツタ1Bによつて注入された少数キヤリア間
で生ずる再結合機構の効率のための直接制御手段
を与える。要するに、少数キヤリア・ソース拡張
領域1Bの注入効率制御特性は確率因子アルフア
に著しい影響を与える。これはドレイン及びソー
ス間に存在する再結合特性に関連する。インプラ
ントされた少数キヤリア・ソース拡張領域は基板
表面の下に存在し、ソース及びドレイン間の距離
の1部に延びる。多数キヤリアのホールは領域3
a内でソースから注入された少数キヤリア電子と
再結合するが主に領域3c中で生ずる。
ソース拡張部1Bは従つて注入効率制御機能及
び再結合率制御機能を与え、これは第2図の臨界
支配アバランシエ条件が達成される1つの手段で
あるので装置の主要構成要素である。
上述の臨界条件が同時に満足される時、第2図
の臨界アバランシエ条件が達成される。もし確率
因子αとアバランシエ倍増因子Mの積が1に達
し、電流の非線形関数であると、負性抵抗ドレイ
ン特性が第1図中の曲線によつて示された如く生
ずる。
この装置のため第2の臨界パラメータは所謂イ
オン化促進装置である。
第7B図を参照するに例示されたイオン化促進
装置はアクセレレータ電極7と半導体チヤンネル
18の表面間にはさまれた酸化薄膜領域6aより
成る。アクセレレータ電極7(通常接地されてい
る)及びドレイン領域間に発生された電場はすべ
にドレイン空乏領域20中に存在する電場に加え
られる。このすでに存在する電場については後に
説明される。上述の如く、この2つの電場成分が
結合される時、ドレインの近傍中の領域内の電場
エネルギ密度は局所化されたインパクト・イオン
化を生ぜしめるに十分高く上昇されるに十分な大
きさのものである。
次にドレインの幾何学形状について考察する。
図面に示された磁気可変アルフア効果制御アバラ
ンシエ電場トランジスタ及び磁気感応性センサ実
施例の動作は例えば第7A図に示された如く磁気
センサとして動作するための2重ドレイン構造に
依存する。ドレイン4の先端17間のスリツト領
域16の幅は最適装置パホーマンスを決定する際
のクリテイカルな因子である。スリツト16は2
つのN++型ドレイン拡散領域4を分離し、P型基
板材料より成る。第7A図から明らかなる如く、
NPN構造がドレイン4A及び4B間に存在する。
ドレイン4A及び4Bに同時に印加される逆バ
イアス電位(即ちN型ドレイン上の正の電圧)は
ドレイン先端17の近傍に形成され、ドレイン4
を取巻く空乏領域20の拡がりを増強する。ドレ
イン電位の増大に応答して空乏領域の境界が外方
に延びる時、スリツト16中のP型領域は完全に
空乏化される。本発明に従つて構成された磁気応
答装置の適切な動作にとつては所謂過空乏化条件
がスリツト領域16内に存在する事が重要であ
る。同様にこの条件は制御されたアバランシエ電
圧が生ずる以下のドレイン電圧で生ずる事が重要
である。即ち、ドレイン先端間の領域は主ソース
1A及びドレイン4間で定義されたトランジスタ
構造に対して制御されたアバランシエ電圧が到達
する時間の前に完全に空乏化され、事実過空乏化
されなければならない。
第9A図乃至第9F図は図示された如くスリツ
ト幅Sを有するP型材料によつて互いに分離され
た2つの隣接N++ドレイン拡散部の近傍における
空乏境界の形成を示している。一連の図解によつ
て示されたる如く、幅lpを有する空乏領域は両ド
レイン4に同様に印加される電圧の増大に応答し
て横方向に拡張もしくは成長する。問題の空乏領
域はスリツト領域S中のP型材料内に存在するも
のである。
第9A図はドレイン先端及び基板の材料の相異
の自然な結果として各ドレイン領域を取巻きP型
材料内に形成された空乏境界を示している。第9
A図の真下のスリツトSの中心に関して中心がそ
ろえられた電場の強さを示した第9B図のグラフ
から明らかなる如く、電場が統計的PN接合と空
乏領域lp内の1点間の距離の関数として空乏領域
内に形成される。図示された如く、空乏境界は重
畳する様な傾向を有さない。
第9C図はドレイン拡散領域4A及び4Bに印
加された逆バイアス電位の増大に応答する空乏境
界の成長を示す。第9C図には空乏境界が互いに
ほとんど接触する様に拡張された臨界的条件が示
されている。
第9A及び第9C図は2つのN++ドレイン拡散
領域間に電気的アイソレーシヨンが存在する場合
の空乏条件を示している。第9Aもしくは第9C
図に示された如く空乏領域が存在する場合には、
ドレイン間に小さな電位差が印加されたとしても
2つの拡散部間には実質上電流は流れない。
しかしながら、第9E図は全く異なつた状況を
示している。第9E図で図示された空乏境界は2
つのドレイン拡散領域間の中点領域内で空乏領域
が明らかにオーバーラツプもしくは接触している
条件に対応している。この条件の場合、互いに直
面し、介在する空間電荷によつて発生される各
N++拡散部の統計的接合部が受ける電場E0′は熱
的に励起された電子がドレイン拡散領域を分離す
る空乏領域を横切ろうとする試みを終止させるに
は不十分である。簡単に言えばこの条件において
ドレイン拡散領域4間で電気的導通が生じ得る。
しかしながらこの様な導通を支持するためには差
動電圧が生じなければならない。
第9A図乃至第9F図中の正確な中心に示され
た点Pはドレイン4間の正確な中心に存在する。
第9A図及び第9C図に対応する空乏境界状況の
場合、第9B及び第9D図に示された如く点Pの
電位はソース(図示されず)の電位と実質上同一
電位にある(即ち接地)。換言すれば、ドレイン
電位の実質上すべては互いにドレイン先端を分離
する空乏領域、及び両ドレインをソースから分離
する空乏領域を横切つて発生される。しかしなが
ら第9E図及び第9F図に示された条件の場合に
対する点Pの電位は0ではない。
次の式(5)及び(6)はP型領域内における空乏層の
幅lp及び急峻な統計的PN接合において生ずるピ
ーク電場E0を記述するためこの分野で一般に認
められている式である。
第9A,9C及び第9E図に示された空乏条件
に対応する2つのドレインの近傍における電場は
夫々第9B,9D及び9F図中において示されて
いる。空乏長lpは第9E図に示された如くオーバ
ーラツプする傾向を有し、ここで両ドレインに面
するlpはスリツト幅Sの1/2を越え、スリツト領
域内の電場は制限されるがドレインの前面の電場
は制限されない。スリツト領域S内の点Pにおけ
る中点電圧レベルVnpは以下の式(7)によつて与え
られる。
Vnp=VD−1/4E0′S (7) ここで制限値E0′は表(5)及び(6)を使用して決定
される。
式(5)中のlpをS/2に等しく置く事によつて次
の式が与えられる。
(S/2)2=2εs/q(VD−Vnp)ND/NA(ND+NA
(8) 次いで電場E0′は式(6)から次の如く得られる。
(VD−Vnp)を求めるために式(8)を解いて次式
を得る。
(VD−Vnp)=(S/2)2q/2εs NA(ND+NA)/
ND(10) 式(10)の項(VD−Vnp)を式(9)に代入して E0′=q/2Es SNA (11) 式(11)を式(7)に代入する事によつて中点電圧のた
めの所望の式が得られる。
Vnp=VD−1/8S2 q/εsNA (12) 臨界空乏オーバーラツプをはつきり決める最大
アクセプタ濃度NAは式(12)の中点電圧Vnpを0に
等しく置く事によつて発見される。従つて与えら
れたドレイン電圧VD及び与えられたスリツト幅
Sに対してドレイン間の領域で装置に対して使用
され得る等価アクセプタ濃度もしくは最大アクセ
プタ濃度は次式で与えられる。
Neq=8VDEs/qS2 (13) アクセプタ濃度Neqは臨界空乏幅条件に対応
し、インパクト・イオン化が生ずる時スリツト領
域中を流れ得るホール濃度を決定するため後に使
用される。この臨界アクセプタ濃度はドレイン―
ドレイン・イオン化インピーダンスRddを計算す
るための基本を与える。
式(12)は空乏領域オーバーラツプ条件が生じた時
中点電圧Vnpのための所望の式を与える。式(12)は
ドレイン電圧VDがNAqS2/8Esよりも大なる時に
適用可能である。
そうでない時は中点電圧Vnpは実質上0であ
る。式(12)から明らかな様に、中点電圧は基板材料
に十分に低いアクセプタ濃度NA(ドレイン間の狭
いスペーシングSにおける高固有抵抗材料)が与
えられたとしてドレイン電圧に近づく。非0の中
点電圧は磁気センサ装置の感度及び動作に不可欠
である。
ドレイン―ドレイン・イオン化インピーダンス
Rddは次の如くして第7A図の装置に対して決定
される。第10図を参照するに、2つのドレイン
4A及び4Bは夫々距離Sによつて分離されてお
り、ドレインは図示された如く高さD及び幅Hを
有する。
物理学の第1原理から、ドレイン―ドレイン抵
抗Rddは式(14)によつて与えられる。
Rdd=S/σHD (14) ここで σ=NHqμ (15) 及び NH=(Neq−NA) (16) 式(15)及び(16)を式(14)に代入する事に
より、 RddS/(Neq−NA)qHD (17) ここで Neqは式(13)で与えられている。
NAは基板アクセプタ濃度 Hはドレインの高さ Dはドレインの深さ Sはドレイン間のスリツト幅 μは多数キヤリアの移動度 qは電子単位電荷 式(17)を使用する事により、磁気センサ装置
の差動駆動用ソース・インピーダンスは計算が示
す如く全く低い値である。この低いドレイン―ド
レイン・インピーダンスはこの型の装置の大きな
信号/雑音比及び殆ど平衡したDC出力特性の説
明を与える。この低い駆動用インピーダンスは同
様にセンサの高周波性能を制限し得る漂遊容量効
果を最小にするために有用である。
本明細書で考察された型の多くの磁気応答性ト
ランジスタ装置が製造されテストされた。おびた
だしい実験データが得られ及びデータの或るもの
は論ずるに値いする顕著な特徴を有する。第11
図はP型の2オームcmのケイ素基板材料を使用し
て構成されたセンサからの差動信号、即ちドレイ
ン・ドレイン差動信号及び雑音出力を示す。左手
の縦座標は350ガウス・ピーク磁場を供給する正
弦波磁場源を使用して60ヘルツにおいて測定され
た0からピーク迄の差動出力信号を示す。横軸は
ミリアンペア単位のドレイン電流を描いている。
右手の縦座標は左手の縦座標上に表現された信号
出力のための同一ドレイン電流値に対応するミリ
ボルト単位のピーク雑音出力を示す。雑音幅は1
メガヘルツに制限された。
代表的信号応答はドレイン電流の略500マイク
ロアンペアにおいて急激に増大し、第11図の飽
和点Xに遭遇する迄ドレイン電流の増大と共に急
速に増大する。飽和点Xは第2図に示されたドレ
イン電流ピーク点Xに対応する。信号の飽和はソ
ース拡張領域の注入効率がもはやドレイン電流に
追従出来なくなる時に与えられた付勢磁場に対し
て生ずる。この事は空乏領域を取巻く空乏されて
いないP型領域中においてホール及び電子の再結
合が生じ始める条件に対応する。空乏領域の外側
において再結合する多数キヤリアは磁気応答信号
に貢献せず、ドレイン電流にのみ貢献する。ドレ
イン電源VDDの変動による装置感度の変化を除去
するために再結合(空乏層)飽和レベルの直上の
ドレイン電流レベルでこの様な磁気センサを動作
させる事が望ましい。
雑音レベルは装置の有用な動作範囲にわたつて
実質上一定である事に注目されたい。雑音の主源
は少数キヤリアの統計学的なソースからの注入及
びその表面再結合によつて発生される事が発見さ
れている。後者が最小にされる1つの手段は基板
の表面下に、約500オングストローム単位の少数
キヤリア・チヤンネルを形成する事による。1/
2もしくはそれ以上に雑音を減少する事は実用的
にこの方法で達成された。
雑音の一定振幅特性は式(17)に示されたドレ
イン―ドレイン・イオン化・インピーダンスRdd
に帰する事が出来る。振幅はチヤンネル電流が増
大する時に減少し、従つて雑音信号は正確に電流
の発生に比例して減少される。第11図に示され
た如く、特定の与えられた態様に対して利用され
る代表的磁気センサ出力が構成され次の表に与え
られた如く動作された。製造技法は基板内の種々
の導電型領域を形成するため周知のイオン・イン
プランテーシヨン及び拡散を使用する標準の大規
模集積写真及び食刻方法である。
プロモータの下の酸化物の厚さ =0.1ミクロン スリツト幅S =1.2ミクロン ドレイン高さH =2.5ミクロン ドレイン深さD =0.8ミクロン 基板材料 =2ΩcmP型ケイ素 ソース―ドレイン長 =25ミクロン チヤンネル幅Wc =12.5ミクロン アバランシエ電圧 =28ボルト アクセレレータ電極電圧 =大地電位 負荷抵抗器 =6.8KΩ Rdd(第11図の点Xで測定された) =700Ω ドレイン及びソースのドナー濃度 =1020cm-3 ソース拡張部抵抗 =150Ω 磁気センサ装置の感度はドレインの前面の空乏
領域の長さに大きな影響を与える基板のアクセプ
タ濃度に主として依存する。これ等の装置の感度
は0.1乃至50オームcmの範囲内にある基板の固有
抵抗を使用した製造例から測定された。式(18)
によつて示された如く感度を反映した実験式が発
見された。
感度S=K(NH/NA3/2 (18) 単位はミリボルト/ガウス―メガヘルツであ
る。
ここでNH=(Neq−NA) Neq=式(13) K=0.04 である。
次に磁気可変アルフア効果制御アバランシエ電
圧トランジスタもしくは磁気応答トランジスタ組
合せ体が仮説的動作機構に従つて理論的に解析さ
れる。若干の計算の後に、アバランシエ降服領域
内で動作する共通エミツタ・バイポーラ・トラン
ジスタ装置構造中を流れるコレクタ電流ICは式
(20)によつて示されたる如く決定される事が示
される。
IC=M/1−αM〔IB+IC0〕 (20) 式(20)はベース(基板コンタクト)を接続せ
しめない、即ちIB=0なる如く漂遊せしめた磁気
センサの特定構造に対して簡単化され得る。この
構造は実質上2つのコレクタ(ドレイン)及び単
一のエミツタ(ソース)を有する3端子構造であ
る。これは次の様に簡単化され得る。
IC=MIC0/1−αM (21) アバランシエ電圧を記述する様に提案された、
最も簡単化された近似式は式(22)によつて与え
られる。
VMA=VCB0(1−αM)1/N(1−1/M)1/N (22) ここで Mはアバランシエ増倍因子 VCB0は式(3)及び式(4)によつて与えられる。
Nはアバランシエ指数で代表数値3.0を有する。
α=γαT再結合確率因子 γ=注入効率因子 αT=輸送効果因子 式(22)はM≫1及びα≪1である興味ある領
域中の装置の振舞を説明するために簡単化され得
る。
VMA=VCB0(1−αM)1/N (23) 能動チヤンネル領域に垂直に印加される磁場B
によるVMAの変化率は式(24)によつて与えられ
る。式(24)は式(23)から誘導される。
d(VMA)/dB=−VMA/N(1−Mα) 〔Moδα/δB+αoδM/δB〕 (24) ここで Moは0磁場の時のMの値、 αoは0磁場の時のαの値である。
ドレイン電流を変調させる事なく最大の磁気信
号電圧を得る事が可能である。装置のこの特徴は
第4B図に示された水平負荷直線(無限の負荷抵
抗)の効果を調べる事によつて理解されよう。
磁場Bに関してドレイン電流の式(21)を微分
する事により、次式が得られる。
dIc/dB=dM/dB+M2dα/dB/(1−αM)2(IC0
(25) 第4B図の水平負荷直線の場合には dIc/dB=0 である。
式(25)を0とおいて、興味ある式が得られ
る。
dM/dB=−M2dα/dB (26) RL→∞ αM≠1 式(26)はアバランシエ増倍率因子Mが磁場に
よつて変調される事及び−M2なる因子を掛けた
分だけα変調に関連する事を示している。アバラ
ンシエ増倍率の変調はこれの変調される局所化さ
れたソース注入効率に対する効果を考える時に重
要な態様である。
式(26)のdM/dBを式(24)に代入する事によ り、次の式が得られる。
d(VMA)/dB=−VMA/N〔Modα/dB〕 (27) RL→∞ 式(27)は単に極限(大きな値の負荷抵抗器)
の場合、装置から得られる磁気応答信号は磁場に
よつて確率因子αを変調した結果である事を示し
ている。装置の磁気感度Snは式(27)を変形す
る事によつて得られる。この結果は式(28)によ
つて与えられる。
Sn=d(VMA)/VMA=−Mpαp/N(dα/αp)(28
) RL→∞ 式(28)は装置の1つのドレインにおける電圧
を磁気的に変調させた場合の感度を定義してい
る。装置は通常差動モードで動作させる。負荷イ
ンピーダンスの効果を含む差動感度SMDは式(29)
によつて与えられる。
SMD=−2Mpαp/N(dα/αp)RL/RL+RDD (29) 上式における項αは教科書において積γαTとし
て通常定義されているものである。ここでγはソ
ース(エミツタ)の注入効率であり、αTは輸送効
率因子である。文献においては、αTは通常共通ベ
ース・バイポーラ・トランジスタ構造で定義され
ている。輸送因子αTは装置パホーマンスを定義す
る様に本明細書では使用される確率因子である。
これは注入少数キヤリアがドレインに近い増倍領
域に成功裡に供給される確率に等しい。この事象
の確率はドレイン領域を去り、ソースに向つて移
動するホールの密度を考える時全く低い。ホール
(多数キヤリア)はインパクト・イオン化の過程
によつて発生された事を想起されたい。ホールが
ソースに向かつて戻る時電子―ホール再結合の高
い確率が存在する。輸送効率因子αTは次の3つの
確率因子の積より成る。
αT=P1P2P3 (30) ここでP1はソース・コンタクトにおいて注入
された少数キヤリアがインパクト・イオン化によ
つて発生された多数キヤリアと再結合する前にソ
ース拡張領域の端(第7B図の点A)に到達する
確率である。この因子は通常1に近い。
P2はソース拡張領域の端(放式接合)におい
て該領域を去る電子が(PN接合に放出される)
が成功裡に輸送効率制御領域P2を横切り、ドレ
インの近傍に形成された空乏領域の端に到達する
確率である。この領域の長さはソース(エミツ
タ)及びドレイン(コレクタ)間の全長によつて
定められ、確率因子P2とは反比例関係を有する。
これは主輸送効率制御領域である。P3は空乏領
域の端に導入した電子がドレイン拡散部において
形成された統計的接合部に近い空乏領域内の増倍
領域内に到達する確率である。これは大部分の再
結合が生ずる主再結合領域である。
確率因子P1及びP2は夫々の領域内のキヤリア
の比較的低いドリフト速度によつて磁場による変
調に比較的敏感でないと信ぜられる。しかしなが
ら、確率因子P3は磁場による変調に極めて敏感
である。多数キヤリア(ホール)及び少数キヤリ
ア(電子)はドレイン先端を取巻く空乏領域内を
実質上飽和速度VS=107cm/秒で移動する。これ
らの条件の下に、これ等のキヤリアは容易にロー
レンツ力F=(q・VS)×Bに応答する。確率因
子P3は空乏領域内において生ずる事象のみ関連
する。上記の論義及びα=γαTで与えられた定義
に照らして、式(27)中の項dα/dBはP1、P2、P3及 びγを用いて定義され得る。
dα/dB=γdαT/dB+αTdγ/dBγP1P2dP3/dB+
αTdγ/dB (31) 式(31)を式(28)の感度を表わす式に代入し
て SM〓=−Mpαp/N(dαT/αT+dγ/γ)Mpαp
N(dP3/P3+ dγ/γ) (32) 式(32)は磁気感度が空乏領域内のキヤリアの
偏向のみに依存しないという条件を反映してい
る。注入効率γは同様にソース拡張領域の側面及
び底面に沿う多数キヤリア濃度の増大及び減少に
よつても変更され得る。ホール及び電子の統計的
軌跡はローレンツ力の作用により同じ方向に偏向
される事を理解されたい。
確率因子P3は式(5)によつて与えられる空乏層
の長さldに反比例する。基板の固有抵抗の増大は
空乏層の長さを増大させる。この作用は確率因子
P3を低下させ、他方同時にホール及び電子に対
するローレンツ作用によるP3の百分率変化を増
大させる。キヤリアのローレンツ偏向の詳細及び
空乏領域中の結果のポテンシヤル再分布は複雑な
機構であり、未解決である。
積Mαは1以下、好ましくは略0.5の定常値を有
する事が不可欠である。そうでないと磁気感度は
最大値を有し得ない。一般に、αはドレイン電流
の関数として変化を受ける。しかしながら、ソー
ス拡張領域の固有抵抗、長さ及び形状の注意深い
設計はかなりのドレイン電流範囲にわたつて積
Mαを実質上一定に保持し、臨界値に保持する。
これ等の最適条件は使用された基板固有抵抗に依
存して変化する。
Mαの定常状態積を制御する互換方法は基板コ
ンタクト(第7B図中の8a)を使用する事によ
る。抵抗器をソース及び基板コンタクト間に置く
事はソースの注入効率を低下させる有効な手段を
与える。このシヤント抵抗器は磁気信号応答が最
大化される如く任意のドレイン電流動作値のため
に調節される。この装置の構造は4端子装置と呼
ばれる。4端子装置の感度は好ましい3端子構造
よりも若干小さい。
第12A乃至第12C図は磁気的応答装置の互
換実施例の断面図である。これ等の装置の平面図
は第7A図の平面図と実質的に同一であるが、そ
の差異は次の論議で示される。
第12A図及び第12C図に示された互換装置
と第7A図、第7B図及び第8図に示された装置
間の主たる相異は輸送効率制御領域及びイオン化
促進装置がソース1A及びドレイン4間の距離の
一部だけ延びている点にある。第12A図及び第
12C図は類似しており、2重インプランテーシ
ヨン技法を使用する効果を示している。イオン化
促進装置及び輸送効率制御装置は共にイオン・イ
ンプランテーシヨン技法によつて製造される。イ
オン化促進及び輸送効率制御装置19は浅くホウ
素イオンプラントされたP+型材料より成る。イ
ンプラントされた促進領域はドレイン4からソー
ス1への道中の一部を延びる。促進インプラント
領域19内の有効アクセプタ濃度は周囲の基板材
料のアクセプタ濃度より高くなくてはならない。
上述の式(6)に反映された如く、ドレイン先端に存
在する統計的PN接合における電場は与えられた
ドレイン電圧に対し、アクセプタ濃度NAの平方
根に比例して増大する。インパクト・イオン化は
イオン化促進インプラント領域19の近傍におけ
るドレインにおいてのみ生ずる。これに対する理
由は、降服時にプロモータ・インプラント領域1
9の空乏領域内の電場はドレイン先端を取巻くP
型基板材料内の電場より著しく高い点にある。イ
ンパクト・イオン化は式(8)によつて記述された如
く或る制御されたアバランシエ電圧において、及
びソース1に向き合い、P+N++統計接合に対応
する側面上のドレインの近傍においてのみ生ず
る。
この互換実施例においてはホウ素インプラント
領域19は深く、即ちドレインの全深さ迄インプ
ラントされ得、かくしてエミツタ及びドレイン間
に導通チヤンネルが形成される。もしこれがなさ
れるならば、インプラント領域は同時に3つの機
能の働きをする。インプラントは先ずイオン化プ
ロモータとして、第2に輸送効率制御装置とし
て、第3にもしエミツタの境界に近傍に延びるな
らば注入効率を変化させる手段としての働きを有
する。深いインプラントはN+型材料の浅いイン
プラントと重畳されて、基板の表面から主導通領
域のアソレーシヨンを形成し、表面再結合効果及
びこれの生ずる雑音が減少される。この技法は高
い固有抵抗の基板の材料即ち1オームcm以上の材
料を使用する事によつて極めて高い感度の磁気装
置を構成するために最も有効である。この様な環
境において、注入効率は通常非常に大きく、本発
明において説明されるP+ポケツトによつて、も
しくは丁度上述された深いP+チヤンネル・イン
プラント技法によつて減少されなければならな
い。第18図においてこのインプラントが生ずる
L2領域の長さ及び固有抵抗は勿論この領域の輸
送効率を制御し、イオン化プロモータ及び注入効
率制御手段として働く。この注入効率制御機能は
インプラント領域及びソース拡張領域の端上のエ
ミツタ間のインターフエイスにおける少数キヤリ
ア・アクセプタの濃度変化の結果である。第12
A図にはエミツタとして働き注入効率制御インプ
ラント領域であるソース拡張領域1Bが示されて
いる。第12C図に示されている装置と異なり、
このインプラント領域はソース1Aからソース及
びドレイン間の距離のわずかな部分を延びてい
る。このソース拡張領域もしくは注入制御領域は
イオン化プロモータ領域よりも深く、プロモータ
領域19をインプラントするために使用されたよ
りも実質上大きいエネルギ・レベルでリン・イオ
ンをインプラントする事によつて達成される。こ
こで使用されている深い領域は基板の表面以下1
ミクロンより大きく、浅い領域は1000Åもしくは
0.1ミクロン程度以下である。
第12B図はN++ソース拡散領域のまわりに形
成されたP+型材料ポケツトを有する磁気センサ
装置を示している。この様なポケツトは第18図
においてソース拡張領域を取巻くのに使用され
る。ソースにおけるこのP+領域はソースの電位
に関して基板領域の電位を制御するのに有用であ
る。これは少数キヤリアを半導体に放出するソー
ス注入効率に著しい影響を与える。適切な磁気セ
ンサ動作にとつては基板(ベース)電位はソース
電位よりも大きい事が必要である。2オームcmケ
イ素基材料が与えられたとしてこの電圧に対する
公称の所望の電位は略700ミリボルトである。臨
界的な基板―ソース電位が達成される事を保証す
るために交換方法が利用され得る。
1方法は第13図に示された如く、別個の基板
コンタクト8A及び第4の端子を使用する事を使
用する。これは基板―ソース接合を最適値に能動
的もしくは受動的にバイアスするために使用され
る。第13A図において、レジスタR1及びR2
この目的に使用される。しかしながら、装置の幾
何学形状並びにイオン化プロモータ及び寿命制御
チヤンネル領域及び与えられた基板固有抵抗のた
めのインプランテーシヨン条件の適切な選択によ
つて、第4の端子8Aの使用なく600―800ミリボ
ルトの範囲の臨界的な基板―ソース接合電位を達
成する事が可能である。即ち、装置はセルフ―バ
イアスとなる。磁気センサのための好ましい実施
例は2つのドレイン・コンタクト及び1つのソー
ス・コンタクトを有するセルフ―バイアス装置も
しくは3端子構造である。
第12C図は第7A,7B及び第12図に示さ
れたものと類似の装置を示すが、イオン化促進装
置はホウ素インプラント領域19より成る。ソー
ス拡張領域はソース1Aからドレインに向う距離
の1部に沿つて延び、インパクト・イオン化促進
インプラント領域19と接触している。
本明細書において説明された磁気センサ構造体
を動作させる際にイオン化を助けるアクセレレー
タもしくはシールド電極7はソース1(大地電
位)ドレイン4の一方、もしくは任意の電源に接
続され得る。これ等の状況は第14A乃至第14
C図に示されている。
装置のためのFET閾値電位以上のレベルにお
いてアクセレレータ電極7に印加される電位で第
7A図の装置を動作させる事は電極の下における
基板の表面に反転層を形成する。反転層は表面の
下の多数キヤリア再結合チヤンネルを駆動し得
る。反転層は表面の下の多数キヤリア再結合チヤ
ンネルを駆動し得、これは表面再結合雑音を効果
的に減少する事が発見された。
実質上、表面再結合雑音の同じ減少はソース及
びドレイン間の距離の少なく共一部に延びる浅い
リン(少数キヤリア)チヤンネルをインプラント
する事で達成され得る。インプラントの添加量及
びエネルギはゲート電圧の作用によつて形成され
る反転層内のキヤリア濃度と同一キヤリア濃度を
チヤンネル表面の様に調節され得る。この様な構
成は第17図に示され、ここで少数キヤリア・チ
ヤンネル22はソース1及びドレイン4間の全距
離を延びている。
本明細書において考察された型の電圧制限アバ
ランシエ電圧トランジスタのための基本的特性は
既に説明された。電圧制限トランジスタ(VLT)
装置は次の如き基本的構造要求を同時に満足する
事を必要とする。
即ち、インパクト・イオン化促進装置はドレイ
ン及びソース間の距離の少なく共1部を延びなく
てはならず、空乏され得るかもしくは空乏されて
いる本来の高固有抵抗チヤンネル領域がドレイン
及びソース間の距離の少なく共1部に延びる半導
体内に形成されなければならない。空乏領域が半
導体領域の表面の下、有限の深さに或る領域を占
有し、ドレイン(コレクタ)及びソース(エミツ
タ)を分離している。空乏された領域はイオン化
作用によつて形成された多数キヤリア(NPN装
置の場合のホール)を運びイオン化促進装置の下
にあつて連続している。
第15AB図はVLT装置を限定するための3つ
の要件を満足させる一つの方法を示している。第
15A及び第15B図に示されている如く、ドレ
イン4及びソース1は比較的高い固有抵抗の基板
材料8へ拡散する事によつて導入される。ソース
1A及び拡散部1B及びドレイン4(コレクタ)
は共に高添加N型材料で形成され、互いに長さL
だけ離れている。領域1Bはソース1A及びドレ
イン4とは異なるアクセプタ濃度に添加される。
これは注入効率制御領域の固有抵抗を制御する。
基板材料は比較的高い固有抵抗、即ち5オームcm
のP型材料である。インパクト・イオン化促進装
置19は略1000オングストロームの深さにインプ
ラントされたホウ素インプラント領域より成り、
基板材料8のものよりもかなり高いアクセプタ濃
度NAを有する。導電性シールド7は第15A図
において、比較的厚い酸化物層6Bによつて基板
表面から隔てられているものとして示されてい
る。シールド7はソース1A及びドレイン4間の
領域上に電磁放射が入射するのを防止している。
ドレイン4への逆方向バイアス電圧の印加は空乏
層20をしてプロモータ領域19の下のドレイン
から距離の1部を順方向バイアスされたソース拡
散部1Aに向つて延長せしめる。促進装置19の
近傍においてドレインにおいて形成された空乏領
域の長さは比較的短い。この領域中の電場、特に
統計的PN接合における電場は、ここだけ局所化
されたインパクト・イオン化を生ぜしめるに十分
高い。インパクト・イオン化過程によつて発生さ
れたホールのほとんどすべては促進装置19の下
の空乏領域20内においてソースへ戻される。こ
の装置のアバランシエ降服特性は第2図に示さ
れ、第16図に再現されている。
第16図に示された如く、種々のアバランシエ
電圧降服特性はプロモータ層19内にインプラン
トされたアクセプタ濃度の選択を変化させる事に
よつて形成され得る。第16図は同様に再結合す
るホールの大部分が空乏層20内で生ずるという
条件を満足させる事によつて与えられる0インピ
ーダンス・アバランシエ特性を示している。もし
この条件が満足されない場合には確率因子αとイ
オン化増倍因子Mの積は、1に近くはならない。
勿論、これ等の装置は同様に磁気応答性を示す
が、しかしながら2重ドレイン構造が最良であ
る。
P+ポケツト21は高固有抵抗の基板が使用さ
れる時、ソースの注入効率を低下させる手段とし
てソース拡散部を包囲するために使用され得る。
第18図において、磁気応答装置の要件及び機
能素子の臨界的態様のすべての好ましい実施例が
要約されている。ケイ素基板8は高添加のN++
加ソース1A及びドレイン拡散部4a及び4bが
与えられている。低添加のソース拡張領域1Bを
介して注入効率制御が与えられる。輸送効率制御
もしくは輸送効率調整領域3A及び3Bが同様に
与えられている。全臨界長さLは長さL1、L2
びL3より成る事に注意されたい。L1は注入効率
制御領域の長さである。L2は再結合効率制御領
域の長さ及びL3はイオン化のすべて及び再結合
の大部分が生ずる空乏領域の長さである。雑音を
減少し、部分的に注入効率を制御する方法が同様
に示されている。P+ポケツト領域21中に存在
する領域3A中では、若干の再結合制御がゾーン
の長さを変化させる事によつて実現される。多く
の再結合制御は3B中で得られ得る。セクシヨン
L2の長さは上述の如く、所望の再結合因子αを
達成するための全長Lを変化させる事によつて制
御される主輸送効率制御領域である。
次に第18図に示された如き種々の装置の臨界
性及び各々に対する公称値が掲げられる。
ドレイン先端は領域4a及び4bとして同定さ
れている。これ等の領域は拡散され及び代表的に
は0.8ミクロンの深さ、2.5ミクロンの高さで80オ
ーム/□の固有抵抗を示す。スリツトS16はド
レイン間の分離距離であり、代表的には1.2ミク
ロンである。
幅W1はソース拡散領域1Bから延びている薄
い酸化物層もしくはチヤンネル領域3の幅であ
り、ドレイン4a及び4bと交わつている。W1
のための代表的幅は7.54×10-4cmである。ソース
拡散領域の幅W2は代表的にはチヤンネル領域3
の幅の2倍である。
L1はソース拡散部1Bの長さであり、その抵
抗値を制御する様に変化され得る。その抵抗値は
同様にその形成に使用される材料の固有抵抗に依
存する。ソース拡張部のL1/W2―1.3の縦横比が
良好な結果を生ずる事が発見されている。
第19図は1.3の縦横比を仮定して基板8のチ
ヤンネル3の固有抵抗値の関数として、ソース拡
張部1Bの必要な臨界固有抵抗(オーム/□)を
プロツトしたグラフを示した図である。もしソー
ス拡張部インピーダンスが与えられた基板もしく
はチヤンネル固有抵抗に対して極めて低ければ、
負性抵抗アバランシエ特性が得られる。オーム/
□の次元は長さ及び幅が等しい正方形の材料の抵
抗の次元である。抵抗=δ/TL1/W2=オーム。
チヤンネル3の長さL2は第4図の臨界アバラ
ンシエ電圧―電流特性を達成するのと同様に重要
である。この領域は輸送効率を制御し、ソース拡
張部の縦横比を1.3として約20.32×10-4cmの公称
長を有する。この領域内の金添加は結晶変位の密
度を増大するのに使用され得、この領域の長L4
はソース拡張部の長さL1と同一である。
L3はドレイン先端4a及び4bの前面におい
て形成される空乏領域の長さである。この空乏層
の長さは式(5)に従う。
W4はソース領域1Aの幅であり、これはソー
ス拡散領域1Bの幅W2に等しく形成され得る。
電極7の幅W3はソース拡張領域1Bの幅以上で
なくてはならない。
電極7の長さは第18図に示された如く構造の
全長に延びるべきであり、コンタクト領域2の一
体的部分である。
領域21(第18図)は、使用される時にソー
ス及びソース拡張材料がその中に位置付けられる
ポケツトを形成する多数キヤリア型材料より成
る。ポケツト21の固有抵抗は基板8の固有抵抗
以下でなくてはならない。この領域の固有抵抗は
略0.5オームcmでなくてはならない。第18図に
示される如く、領域21は距離L5だけソース拡
散部1Bを越えて延び出す。長さL5は代表的に
は距離L2の代表1/2である。
上式(1)を参照するに、積M・αは実質的にドレ
イン電流範囲に対して実質上一定である。上式(1)
を参照するに、積M・αはかなりなドレイン電流
の範囲に対して実質上一定である。積Mαがドレ
イン(コレクタ)電流に独立して保持される時、
所望の垂直電圧―電流特性は第2図、第4A図、
第4B図及び第16図に示される如く得られる。
この様な状況の下に、2重のドレイン装置(第7
A図、第13B図及び第18図)は最大磁気応答
性を示す。
電子―ホール再結合確率因子αは注入効率γと
輸送効率因子αTの積、即ちα=γαTであるとして
定義される事が示され得る。注入効率は代表的に
は1以下であり、注入効率制御領域として定義さ
れた第18図のソース拡張部領域1Bによつて制
御される。注入効率は周囲の多数キヤリア型の材
料と接触する領域1Bの表面のまわりの総注入量
に対するドレインに面する側の領域1Bの端のま
わりに注入する少数キヤリアの百分率に比例す
る。注入効率は領域1Bの長手方向抵抗及びこの
領域が置かれる領域のアクセプタ濃度に逆比例す
る。制御注入領域の長手方向抵抗はその長さ、
幅、深さ及びその形成された少数キヤリア・ドナ
ー濃度によつて決定される。
輸送因子αT式(30)は3つの確率因子P1、P2
P3の積として定義される。確率因子P1は領域1
Bによつて制御される。この領域内の再結合は、
しかしながら、全く小さく、輸送因子αTを制御す
るのにはほとんど効果を有さない。しかしながら
確率因子P2は逆に長さL2(第18図)及びこの領
域内の少数キヤリア・アクセプタ濃度NAに逆比
例する。パラメータL2及びNAの両方は確率因子
P2に影響を与え、かくして積M・αを効果的に
調節する。確率因子P3は空乏領域内で生じる事
象を記述する(第18図の領域C3の長さL3)。こ
の確率因子は全く低く、ドレインにおいて1/M
の値に到達する。ここでMはアバランシエ電流及
びアバランシエ電圧VMAの機能である。電圧VMA
は電流と無関係な事象である事が望ましいが、確
率因子P3は自発的事象であり、従つて物理的装
置のパラメータによつては独立に制御され得な
い。
しかしながら、注入効率γ及び確率因子P1
びP2は空乏領域内で観測される正味の輸送効率
を正ずる再結合率に影響を与える。これ等の因子
は従つて装置振舞を最適化するための主なる手段
である。
2重ドレイン装置(第7A図、第13B図及び
第18図)の磁気感度は領域3Cのアクセプタ濃
度に反比例して増大する。極めて高い磁気感度を
達成するためには、高い固有抵抗、代表的には2
オームcmよりも大きな基板を利用する事が望まれ
る。高固有抵抗を有する基板が使用される時、注
入効率γ及び確率因子P2の増大による積M・α
を調節する能力が失われる。この状態をなくする
ために、P+ポケツト、領域21(第18図)が
使用される。このポケツトは共にソース領域1A
及び1Bを完全に取巻くソース拡張部1Bの端及
びドレイン4間領域3の略半分を占有する様に示
されている。確率因子P2の制御は領域3aで再
獲得され、注入効果γの制御はソース拡張部PN
接合のまわりに形成されたN+P+境界条件によつ
て再獲得され得る。P+ポケツト技法の使用は高
い基板固有抵抗が与えられたとして積M・αの適
切な制御を可能とし、同時に磁気感度を増大する
手段を与える。P+ポケツト技法を使用する時は、
距離L4(第18図)はドレインにおいて形成され
る空乏層の長さldに少なく共等しくある必要があ
り、さもないと高固有抵抗の基板を利用する価値
が失われる。P+ポケツトはイオン・インプラン
ト技法によつて基板中に形成される。略3ミクロ
ンの深さが適当であり、インプラントされた材料
を適切な焼なまし時間プロフールを使用する事に
よつて拡散させる事によつて得られる。0.5オー
ムcmの固有抵抗を示すP+ポケツトが妥当な折衷
値である。
【図面の簡単な説明】
第1図は本発明とは異なる一般のアバランシエ
降服の振舞いを示したアバランシエ降服機構にお
ける周知の極端な代表的ドレイン電圧及び電流特
性を描いた図である。第2図は本発明において形
成され、使用され及び制御される新しいアバラン
シエ降服現象のためのドレイン電圧―電流特性を
示した図である。第3図は本発明の一部を形成す
るアバランシエ降服現象を使用した2重ドレイン
磁気応答トランジスタの擬平面である。第4A図
及び第4B図は夫々第3図の装置の面を垂直方向
に横切る磁束場の効果を第2図の特性に関連して
示した図である。第5図は電気信号出力を得るた
めの方法と共に第3図に示された装置の動作を説
明する理論的モデルを示した図である。第6図は
大規模集積半導体チツプに集積されるに適した、
もしくはこれと両立可能な電圧で動作する電子回
路中で本発明の装置を使用する好ましいモードを
示した図である。第7A及び第7B図は夫々は本
発明に従う2重ドレイン磁気応答トランジスタの
擬平面及び長手方向断面図である。第8図は本発
明の互換実施例として本発明において説明され、
利用されるトランジスタの新しいクラスの素子の
一部を詳細に示した図である。第9A図乃至第9
F図は概念的に磁気的に応答するトランジスタの
2重ドレイン部分の直接近傍領域における効果を
示した図である。第10図は簡単な概略形におい
て、ドレイン―ドレイン・イオン化インピーダン
スが第7A図に示された如き装置に対して決定さ
れる方法を示した図である。第11図は本発明の
実施例として使用される2重ドレイン磁気応答ト
ランジスタ装置のための代表的ドレイン電圧及び
電流特性及び雑音成分を示した図である。第12
A乃至第12C図は本発明に使用されるトランジ
スタ装置の種々の互換実施例の水平断面図であ
る。第13A図は本発明の装置を動作させるため
の臨界的基板―ソース電位を形成するための互換
方法を示した図である。第13B図は本発明の磁
気応答装置の好ましい実施例の拡大図である。第
14A乃至第14C図は本発明の装置を動作させ
るため他の好ましい互換回路接続を示した図であ
る。第15A図及び第15B図は夫々、制御され
たアバランシエ降服電圧を形成するために特に採
用された本発明の好ましい実施例のトランジスタ
装置の水平断面図及び平面図である。第16図は
第15A図及び第15B図に関連して説明された
装置に対するドレイン電圧及び電流特性を示した
図である。第17図は雑音減少チヤンネルが基板
の表面にドレイン及びソース間に延びる様に与え
られた事を除いて第12A図の装置と類似の好ま
しい実施例を示した図である。第18図は本発明
に従う磁気的に可変なアバランシエ電圧トランジ
スタの好ましい互換実施例を示した図である。第
19図は第18図と関連して説明される装置の最
適パホーマンスのためのソース拡張部抵抗対基板
抵抗のチヤートである。 1A…ソース、2…ソース・コンタクト、1B
…ソース拡張部、3…チヤンネル領域、4A,4
B…ドレイン、6a,6b…薄膜酸化物層、7…
アクセレレータ電極、8…基板、20…空乏領
域。

Claims (1)

  1. 【特許請求の範囲】 1 第1導電型の半導体材料の基板と、上記基板
    と電気的に導通する様に接触し、上記基板の導電
    型と反対導電型の第2導電型の半導体材料より成
    り、キヤリアを上記基板に注入するための少なく
    共1個のエミツタと、上記エミツタに接続され、
    電圧を供給するための第1のコンタクトと、上記
    エミツタと離れた位置にあり上記基板と電気的に
    接触する、上記注入された及び上記基板から発生
    された少数キヤリアを導くための上記基板と反対
    導電型の第2導電型の半導体材料の少なく共1個
    のコレクタと、上記コレクタに接続されて電圧を
    供給するための第2のコンタクトと、上記エミツ
    タから上記基板への少数キヤリア注入率を制御す
    るための注入効率制御手段と、上記注入された少
    数キヤリアを上記コレクタの近傍へ供給する割合
    を制御するための輸送効率制御手段と、上記コレ
    クタの近傍における上記基板中の局所的共有結合
    崩壊を容易にするため、上記近傍におけるエネル
    ギ密度を増大し、上記エミツタからの少数キヤリ
    アが供給される時に上記第1及び第2のコンタク
    トに十分な電圧が印加される事によつて確立され
    ているアバランシエ電圧特性において増倍電流発
    生モードで多数キヤリア及び少数キヤリアの急峻
    なアバランシエ電流を発生するインパクト・イオ
    ン化促進手段とより成る急激に導通し、低インピ
    ーダンスに支持された安定なアバランシエ電流発
    生モードで動作するためのトランジスタ。 2 上記注入効率制御手段及び上記輸送効率制御
    手段は上記アバランシエ電流発生モードの増倍率
    が乗算された時に注入効率及び輸送効率との積が
    1以下、好ましくは略1/2になる様な注入効率及
    び輸送効率を生ずる様に構成されている事を特徴
    とする特許請求の範囲第1項記載のトランジス
    タ。 3 上記インパクト・イオン化促進手段は少なく
    共上記コレクタの近傍において上記基板の表面か
    ら絶縁体を介して重畳された導電性材料より成
    り、上記導電性材料は上記エミツタから上記コレ
    クタに向う上記少数キヤリアを加速し、上記コレ
    クタの近傍におけるエネルギ密度を上記少数キヤ
    リアによる上記基板材料の供有結合のインパク
    ト・イオン化崩壊を容易にして上記増倍アパラン
    シエ電流の発生を生ぜしめるレベルに上昇せしめ
    る電場を上記導電性材料及び上記コレクタ間の上
    記領域に形成するため上記第1のコンタクトに印
    加される電位に関連して基準が取られたレベルに
    ある電源に接続されている事を特徴とする特許請
    求の範囲第1項記載のトランジスタ。 4 上記輸送効率制御手段は上記エミツタ及び上
    記コレクタ間の領域中に生ずる少数―多数キヤリ
    ア再結合率を調節する手段である事を特徴とする
    特許請求の範囲第1項記載のトランジスタ。 5 上記注入効率制御手段は上記基板内のエミツ
    タを上記基板及び上記エミツタとは異なる少数キ
    ヤリア・アクセプタ濃度材料の領域で取まき、上
    記エミツタ及び上記基板間を順方向にバイアスす
    る接合接触電位を確立する手段である事を特徴と
    する特許請求の範囲第1項記載のトランジスタ。 6 第1導電型の半導体材料の基板と、上記基板
    と電気的に導通する様に接触し、上記基板の導電
    型と反対導電型の第2導電型の半導体材料より成
    り、キヤリアを上記基板に注入するための少なく
    共1個のエミツタと、上記エミツタに接続され、
    電圧を供給するための第1のコンタクトと、上記
    エミツタと離れた位置にあり上記基板と電気的に
    接触する、上記注入された及び上記基板から発生
    された少数キヤリアを導くための上記基板と反対
    導電型の第2の導電型の半導体材料の少なく共2
    個のコレクタと、上記コレクタに接続されて電圧
    を供給するための第2のコンタクトと、上記エミ
    ツタから上記基板への少数キヤリア注入率を制御
    するための注入効率制御手段と、上記注入された
    少数キヤリアを上記コレクタの近傍へ供給する割
    合を制御するための輸送効率制御手段と、上記コ
    レクタの近傍における上記基板中の局所的共有結
    合崩壊を容易にするため、上記近傍におけるエネ
    ルギ密度を増大し、上記エミツタからの少数キヤ
    リアが供給される時に上記第1及び第2のコンタ
    クトに十分な電圧が印加される事によつて確立さ
    れているアバランシエ電圧特性において増倍電流
    発生モードで多数キヤリア及び少数キヤリアの急
    峻なアバランシエ電流を発生するインパクト・イ
    オン化促進手段と、特性を変調させるため上記基
    板の表面に垂直に磁場を印加する装置とより成
    り、上記少なく共2つのコレクタは上記エミツタ
    から分離されている距離以下である距離によつて
    互に分離され、上記コレクタは上記コレクタ間の
    分離距離を2等分し、上記エミツタの中心を結ぶ
    線に関して対称的に置かれ、上記線はインパク
    ト・イオン化促進手段を2等分し、上記エミツタ
    から上記コレクタへ延びる導通領域の中心線を決
    定する事を特徴とする急激に導通し、低インピー
    ダンスに支持された安定なアバランシエ電流発生
    モードで動作する磁気感知装置。
JP8158179A 1978-07-13 1979-06-29 Controlled avalanche voltage transistor Granted JPS5515298A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/924,489 US4276555A (en) 1978-07-13 1978-07-13 Controlled avalanche voltage transistor and magnetic sensor

Publications (2)

Publication Number Publication Date
JPS5515298A JPS5515298A (en) 1980-02-02
JPH0126181B2 true JPH0126181B2 (ja) 1989-05-22

Family

ID=25450264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8158179A Granted JPS5515298A (en) 1978-07-13 1979-06-29 Controlled avalanche voltage transistor

Country Status (11)

Country Link
US (1) US4276555A (ja)
EP (1) EP0006983B1 (ja)
JP (1) JPS5515298A (ja)
AU (1) AU526203B2 (ja)
BR (1) BR7904454A (ja)
CA (1) CA1136772A (ja)
DE (1) DE2960810D1 (ja)
ES (1) ES482395A1 (ja)
IL (1) IL57544A (ja)
IT (1) IT1164503B (ja)
ZA (1) ZA792857B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56155572A (en) * 1980-04-30 1981-12-01 Sanyo Electric Co Ltd Insulated gate field effect type semiconductor device
US4288708A (en) * 1980-05-01 1981-09-08 International Business Machines Corp. Differentially modulated avalanche area magnetically sensitive transistor
ES8303820A1 (es) * 1981-04-13 1983-02-01 Ibm "dispositivo transistor perfeccionado".
US4654684A (en) * 1981-04-13 1987-03-31 International Business Machines Corp. Magnetically sensitive transistors utilizing Lorentz field potential modultion of carrier injection
JPS58220474A (ja) * 1982-06-15 1983-12-22 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン 磁気感応ダイオ−ド
JPS59222969A (ja) * 1983-05-27 1984-12-14 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン 磁気感応トランジスタ
CH668146A5 (de) * 1985-05-22 1988-11-30 Landis & Gyr Ag Einrichtung mit einem hallelement in integrierter halbleitertechnologie.
US6232822B1 (en) * 1988-01-08 2001-05-15 Kabushiki Kaisha Toshiba Semiconductor device including a bipolar transistor biased to produce a negative base current by the impact ionization mechanism
US4939563A (en) * 1989-08-18 1990-07-03 Ibm Corporation Double carrier deflection high sensitivity magnetic sensor
JP4543142B2 (ja) * 2002-03-01 2010-09-15 独立行政法人産業技術総合研究所 電子雪崩効果による抵抗変化を磁場によって制御した素子及びそれを用いた磁気感応装置
US20030222272A1 (en) * 2002-05-30 2003-12-04 Hamerski Roman J. Semiconductor devices using minority carrier controlling substances
KR100590211B1 (ko) * 2002-11-21 2006-06-15 가부시키가이샤 덴소 자기 임피던스 소자, 그를 이용한 센서 장치 및 그 제조방법
US8639065B2 (en) * 2010-06-18 2014-01-28 Kotura, Inc. System having avalanche effect light sensor with enhanced sensitivity
EP2736080B1 (en) * 2011-08-22 2017-02-01 Japan Science and Technology Agency Spin rectifying device, spin transistor, and spin rectifying method
WO2016035039A1 (en) * 2014-09-05 2016-03-10 Fondazione Bruno Kessler Hall effect magnetic sensor of the improved type and matrix comprising a plurality of said hall effect magnetic sensors.
CN111881635B (zh) * 2020-06-23 2024-04-05 西安理工大学 一种基于Mextram模型RF雪崩效应建模方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52115671A (en) * 1977-01-21 1977-09-28 Agency Of Ind Science & Technol Multi-terminal type semiconductor element

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2887423A (en) * 1956-06-18 1959-05-19 Beale Julian Robert Anthony Semi-conductor device
US3140438A (en) * 1959-05-08 1964-07-07 Clevite Corp Voltage regulating semiconductor device
US3196329A (en) * 1963-03-08 1965-07-20 Texas Instruments Inc Symmetrical switching diode
US3829889A (en) * 1963-12-16 1974-08-13 Signetics Corp Semiconductor structure
US3739238A (en) * 1969-09-24 1973-06-12 Tokyo Shibaura Electric Co Semiconductor device with a field effect transistor
US3714523A (en) * 1971-03-30 1973-01-30 Texas Instruments Inc Magnetic field sensor
US3714559A (en) * 1971-08-10 1973-01-30 Texas Instruments Inc Method of measuring magnetic fields utilizing a three dram igfet with particular bias
US3787717A (en) * 1971-12-09 1974-01-22 Ibm Over voltage protection circuit lateral bipolar transistor with gated collector junction
US3990091A (en) * 1973-04-25 1976-11-02 Westinghouse Electric Corporation Low forward voltage drop thyristor
US4053925A (en) * 1975-08-07 1977-10-11 Ibm Corporation Method and structure for controllng carrier lifetime in semiconductor devices
NL176322C (nl) * 1976-02-24 1985-03-18 Philips Nv Halfgeleiderinrichting met beveiligingsschakeling.
US4100561A (en) * 1976-05-24 1978-07-11 Rca Corp. Protective circuit for MOS devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52115671A (en) * 1977-01-21 1977-09-28 Agency Of Ind Science & Technol Multi-terminal type semiconductor element

Also Published As

Publication number Publication date
US4276555A (en) 1981-06-30
IT7924143A0 (it) 1979-07-06
EP0006983B1 (fr) 1981-09-16
ZA792857B (en) 1981-01-28
EP0006983A1 (fr) 1980-01-23
IT1164503B (it) 1987-04-15
AU526203B2 (en) 1982-12-23
BR7904454A (pt) 1980-04-08
CA1136772A (en) 1982-11-30
IL57544A (en) 1981-09-13
DE2960810D1 (en) 1981-12-03
AU4868379A (en) 1980-01-17
JPS5515298A (en) 1980-02-02
ES482395A1 (es) 1980-02-16
IL57544A0 (en) 1979-10-31

Similar Documents

Publication Publication Date Title
JPH0126181B2 (ja)
US4199774A (en) Monolithic semiconductor switching device
EP0224269B1 (en) Lateral insulated gate transistor with improved latch up immunity
US4514747A (en) Field controlled thyristor with double-diffused source region
US3544864A (en) Solid state field effect device
US4163986A (en) Twin channel Lorentz coupled depletion width modulation effect magnetic field sensor
JPH0117268B2 (ja)
US4160259A (en) Semiconductor device
EP0039392B1 (en) Stabilized magnetically sensitive avalanche transistor
Rathman Optimization of the doping profile in Si permeable base transistors for high-frequency, high-frequency, high-voltage operation
CN104638022B (zh) 一种soi横向恒流二极管及其制造方法
GB2194677A (en) Tunnel injection static induction transistor and its integrated circuit
US3585462A (en) Semiconductive magnetic transducer
EP0063209A1 (en) Magnetically sensitive transistors utilizing Lorentz field potential modulation of carrier injection
JPS61161775A (ja) ツエナー・ダイオード
US4829349A (en) Transistor having voltage-controlled thermionic emission
EP0096218B1 (en) Differentially magnetically sensitive diode structure
JPH0262952B2 (ja)
JPH10512103A (ja) 半導体抵抗装置
KR790001694B1 (ko) 단안정 회로
US6734470B1 (en) Laterally varying multiple diodes
KR790000879B1 (ko) 제어회로
EP0129707B1 (en) Magnetically sensitive semiconductor devices
RU2030814C1 (ru) Полупроводниковый термочувствительный элемент
JPH0583190B2 (ja)