JPH01251475A - Digital emphasis circuit - Google Patents

Digital emphasis circuit

Info

Publication number
JPH01251475A
JPH01251475A JP63079905A JP7990588A JPH01251475A JP H01251475 A JPH01251475 A JP H01251475A JP 63079905 A JP63079905 A JP 63079905A JP 7990588 A JP7990588 A JP 7990588A JP H01251475 A JPH01251475 A JP H01251475A
Authority
JP
Japan
Prior art keywords
digital
phase
circuit
adder
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63079905A
Other languages
Japanese (ja)
Inventor
Yasushi Hikichi
靖志 引地
Naoki Hikishima
疋島 直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP63079905A priority Critical patent/JPH01251475A/en
Publication of JPH01251475A publication Critical patent/JPH01251475A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To prevent a phase characteristics from being lost by setting the phase characteristic of a digital phase correction filter so as to be equal to that of a digital HPF. CONSTITUTION:An input digital phase correction video signal is supplied via the digital phase correction filter 4. The filter 4 is constituted of a coefficient multipliers (5a-5c), an adder 6, a delay circuit 7, and an adder 8, and it is possible to change the phase of an output signal obtained from the adder 8 by varying the coefficients of the coefficient multipliers (5a-5c). The coefficients of the coefficient multipliers (5a-5c) are set so that the phase characteristic of the output signal from the adder 8 can be set equal to the phase of the digital HPF1. In such a way, since two digital video signals supplied to an adder circuit 3 are supplied in a state where their phase characteristics are arranged on a line, no phase shift is generated at the adder circuit 3.

Description

【発明の詳細な説明】 (1)産業上の利用分野 本発明は、デジタル信号処理を行う場合のVTR等のビ
デオ信号記録回路に用いられるデジタルエンファシス回
路に関する。
DETAILED DESCRIPTION OF THE INVENTION (1) Field of Industrial Application The present invention relates to a digital emphasis circuit used in a video signal recording circuit such as a VTR when performing digital signal processing.

(2)従来の技術 デジタルVTR等のビデオ信号記録回路では、高域のノ
イズを低減するために、FM変調する前にデジタルエン
ファシス回路が用いられている。
(2) Prior Art In video signal recording circuits such as digital VTRs, a digital emphasis circuit is used before FM modulation in order to reduce high-frequency noise.

デジタルエンファシス回路は、ビデオ信号の高域成分を
エンファシスする場合に、ノイズの目立ちやすい小レベ
ルの領域ではエンファシス量を多くし、ノイズの目立ち
にくい大レベルの領域ではエンファシス量を少なくなる
ようにしている。このようなデジタルエンファシス回路
として、第3図に示す回路が知られている(特開昭60
−93682号)。
When emphasizing the high-frequency components of a video signal, the digital emphasis circuit increases the amount of emphasis in low-level areas where noise is more noticeable, and decreases the amount of emphasis in higher-level areas where noise is less noticeable. . As such a digital emphasis circuit, the circuit shown in FIG.
-93682).

第3図において、1サンプルnピツ)(nは自然数)の
2を補数とするコード信号が入力デジタル位相補正ビデ
オ信号として供給される。デジタルビデオ信号は、デジ
タルハイパスフィルター1に供給され、デジタルハイパ
スフィルター1の出力はデジタル圧縮回路2に供給され
る。加算回路3には、デジタル圧縮回路2の出力信号供
給されると共に、入力信号であるデジタルビデオ信号が
そのまま供給され、ここで両信号の加算が行われる。加
算回路3の加算出力は、デジタルエンファシス回路の出
力として外部に出力される。
In FIG. 3, a two-complement code signal of one sample (n pixels) (n is a natural number) is supplied as an input digital phase-corrected video signal. The digital video signal is supplied to a digital high-pass filter 1, and the output of the digital high-pass filter 1 is supplied to a digital compression circuit 2. The output signal of the digital compression circuit 2 is supplied to the adder circuit 3, and the digital video signal as the input signal is also supplied as is, and the two signals are added here. The addition output of the addition circuit 3 is output to the outside as an output of the digital emphasis circuit.

デジタルハイパスフィルター1は、第4図に示すように
、周波数が高くなるほど利tりが大きくなる周波数特性
を有する。また、デジタル圧縮回路2は、第5図に示す
ように、入力信号の振幅が小さいときにはゲインが相対
的に大きく、入力信号の振幅が大きいときにはゲインが
相対的に小さい圧縮特性を有する。
As shown in FIG. 4, the digital high-pass filter 1 has a frequency characteristic in which the gain increases as the frequency increases. Furthermore, as shown in FIG. 5, the digital compression circuit 2 has a compression characteristic in which the gain is relatively large when the amplitude of the input signal is small, and the gain is relatively small when the amplitude of the input signal is large.

これにより、第3図に示すデジタルエンファシス回路の
出力は、第6図に示すように入力デジタル位相補正ビデ
オ信号の振幅が小さいときには、エンファシスmが大き
くなり、入力デジタル位相補正ビデオ信号の振幅が太き
いときいは、エンファシスlが多くなる。
As a result, as shown in FIG. 6, when the amplitude of the input digital phase-corrected video signal is small, the output of the digital emphasis circuit shown in FIG. The louder the sound, the more emphasis will be placed on it.

(3)発明が解決しようとする課題 ゛この第3図に示すデジタルハイパスフィルター1では
、その高域のノイズを低減するという目的から、振幅に
ついての制御が行われている。
(3) Problems to be Solved by the Invention In the digital high-pass filter 1 shown in FIG. 3, amplitude control is performed for the purpose of reducing high-frequency noise.

しかしながら、位相の点でみると、デジタルハイパスフ
ィルター1で入力デジタル位相補正ビデオ信号が位相変
化を受けるにも拘らず、加算回路3では、位相変化を受
けない入力デジタル位相補正ビデオ信号と位相変化を受
けたデジタルハイパスフィルター1の出力デジタルビデ
オ信号との加算を行っている。
However, in terms of phase, although the input digital phase-corrected video signal undergoes a phase change in the digital high-pass filter 1, the adder circuit 3 does not change the phase of the input digital phase-corrected video signal, which does not undergo a phase change. The received output digital video signal of the digital high-pass filter 1 is added.

従って、位相の異なる2信号を加算することによって1
1られる加算回路3の出力信号は位相情報が失われてし
まうために、現在使用されているアナログのエンファシ
ス回路と異なる位相の信号が出力されてしまうという問
題点がある。
Therefore, by adding two signals with different phases,
Since phase information is lost in the output signal of the adder circuit 3, which is output from the adder circuit 3, there is a problem in that a signal having a phase different from that of the currently used analog emphasis circuit is output.

(4)課題を解決するための手段 本発明は、上記の点に鑑みてなされたもので、入力デジ
タル位相補正ビデオ信号が位相変化を受けないようにす
ることを目的とし、この目的を達成するために、入力デ
ジタル位相補正ビデオ信号が供給されるデジタルハイパ
スフィルターと、入力デジタル位相補正ビデオ信号が供
給されるデジタル位相補正フィルターと、前記デジタル
ハイパスフィルターの出力が供給され、入力デジタル位
相補正ビデオ信号の振幅が小さいときには相対的にゲイ
ンが大きく、入力デジタル位相補正ビデオ信号の振幅が
大きいときには相対的にゲインが小さい圧縮特性を有す
るデジタル圧縮回路と、前記デジタル位相補正フィルタ
ーの出力と前記デジタル圧縮回路の出力とを加算する加
算回路とを設けるように構成されている。
(4) Means for Solving the Problems The present invention has been made in view of the above points, and aims to prevent an input digital phase correction video signal from undergoing a phase change, and achieves this object. a digital high-pass filter to which an input digital phase-corrected video signal is supplied; a digital phase-correction filter to which the input digital phase-corrected video signal is supplied; and an output of the digital high-pass filter to which the input digital phase-corrected video signal is supplied; a digital compression circuit having a compression characteristic in which the gain is relatively large when the amplitude of the input digital phase correction video signal is small and the gain is relatively small when the amplitude of the input digital phase correction video signal is large; and the output of the digital phase correction filter and the digital compression circuit. The configuration is such that an adder circuit is provided for adding the outputs of the .

(5)作用 この構成において、デジタル位相補正フィルターの位相
特性をデジタルハイパスフィルターの位相特性と等しく
なるように設定することで、加算回路には共に位相特性
が揃ったデジタルビデオ信号が供給され、位相情報が失
われることがないように作用する。
(5) Effect In this configuration, by setting the phase characteristics of the digital phase correction filter to be equal to the phase characteristics of the digital high-pass filter, digital video signals with the same phase characteristics are supplied to the adder circuit, and the phase It works so that information is not lost.

(6)実施例 以下、本発明を図面に基づいて説明する。(6) Examples Hereinafter, the present invention will be explained based on the drawings.

第1図は、本発明によるデジタルエンファシス回路の一
実施例を示すブロック図である。図中、第3図乃至第6
図と同じ構成部分には同じ参照番号を付して重複した説
明を省略する。
FIG. 1 is a block diagram showing one embodiment of a digital emphasis circuit according to the present invention. Figures 3 to 6 in the figure
Components that are the same as those in the figures are given the same reference numerals and redundant explanations will be omitted.

第1図において、入力信号としては第3図に示した回路
と同様に、lサンプルnビット(nは自然数)の2を補
数とするコード信号がデジタルビデオ信号として供給さ
れる。デジタルハイパスフィルター1、デジタル圧縮回
路2、加算器5!!33についても第3図に示した回路
と同様である。
In FIG. 1, as an input signal, a two's complement code signal of 1 sample and n bits (n is a natural number) is supplied as a digital video signal, similar to the circuit shown in FIG. Digital high-pass filter 1, digital compression circuit 2, adder 5! ! 33 is also similar to the circuit shown in FIG.

第1図に示すデジタルエンファシス回路では、入力デジ
タル位相補正ビデオ信号が直接加算回路3に供給されず
にデジタル位相補正フィルター4を介して供給される。
In the digital emphasis circuit shown in FIG. 1, the input digital phase correction video signal is not directly supplied to the adder circuit 3, but is supplied via the digital phase correction filter 4.

デジタル位相補正フィルター4は、第2図または第8図
に示すように構成される回路自体は公知のデジタル位相
補正フィルターである。第2図に示すデジタル位相補正
フィルターは、係数器5 a −c 、加算器6、遅延
回路7、加算器8によって構成され、係数器5azcの
係数を変えることで加算器8から得られる出力信号の位
相を変えることができる。この係数器5a〜Cの係数は
、加算器8からiコられる出力信号の位相特性が、第1
図に示すデジタルハイパスフィルター1の位相特性と等
しくなるように設定される。
The digital phase correction filter 4 is a well-known digital phase correction filter having a circuit configuration as shown in FIG. 2 or FIG. 8. The digital phase correction filter shown in FIG. 2 is composed of coefficient units 5 a - c, an adder 6, a delay circuit 7, and an adder 8, and an output signal obtained from the adder 8 by changing the coefficients of the coefficient unit 5 azc. The phase of can be changed. The coefficients of the coefficient multipliers 5a to 5C are such that the phase characteristics of the output signal obtained from the adder 8 are
The phase characteristics are set to be equal to the phase characteristics of the digital high-pass filter 1 shown in the figure.

第8図に示す係数器5a〜Cについても同様である。The same applies to the coefficient units 5a to 5C shown in FIG.

これにより、加算回路3に供給される2つのデジタルビ
デオ信号は、共に位相特性が揃った状態で供給されるの
で、加算回路3のでの位相ずれが生しない。
As a result, the two digital video signals supplied to the adder circuit 3 are supplied with the same phase characteristics, so that no phase shift occurs in the adder circuit 3.

第7図は、本発明によるデジタルエンファシス回路の他
の実施例を示すブL7ツク図である。図中、第1図乃至
第6図と同し構成部分には同lノ参照番号を付して上腹
した説明を省略する。
FIG. 7 is a block diagram showing another embodiment of the digital emphasis circuit according to the present invention. In the drawings, the same components as those in FIGS. 1 to 6 are given the same reference numerals, and detailed explanations will be omitted.

第7図に示すデジタルエンファシス回路では、加算回路
3から直接出力せずに、デジタル位相補正フィルター9
を介して出力するようにしている。
In the digital emphasis circuit shown in FIG. 7, the digital phase correction filter 9 does not output directly from the adding circuit 3.
I am trying to output it via .

このデジタル位相補正フィルター9は、第2図または第
8図に示すように構成される回路自体は公知のデジタル
位相補正フィルターである。すなわち、デジタル位相補
正フィルター9は、デジタル位相補正フィルター4と同
様に構成される。
This digital phase correction filter 9 is a well-known digital phase correction filter having a circuit structure as shown in FIG. 2 or FIG. 8. That is, the digital phase correction filter 9 is configured similarly to the digital phase correction filter 4.

このデジタル位相補正フィルター9は、現在使用されて
いるアナログのエンファシス回路と同じ位相特性を1ぼ
るために用いられている。他の構成は、上述した第1図
に示す回路と同様である。従って、この第7図に示す回
路でも、加算回路3に供給される2つのデジタルビデオ
信号は、共に位相特性が揃−った状態で供給されるので
、加算回路3のでの位相ずれが生じない。また、デジタ
ル位相補正フィルター9ににっで、現在使用されている
アナログのエンファシス回路と同じ位相特性をj3るよ
うにもできる。
This digital phase correction filter 9 is used to obtain the same phase characteristics as the analog emphasis circuit currently used. The other configurations are similar to the circuit shown in FIG. 1 described above. Therefore, even in the circuit shown in FIG. 7, the two digital video signals supplied to the adder circuit 3 are supplied with the same phase characteristics, so that no phase shift occurs in the adder circuit 3. . Furthermore, by using the digital phase correction filter 9, it is possible to obtain the same phase characteristics as the analog emphasis circuit currently used.

(7)発明の効果 以上で説明したように、本発明は、入力デジタル位相補
正ビデオ信号が供給されるデジタルハイパスフィルター
と、入力デジタル位相補正ビデオ信号が供給されるデジ
タル位相補正フィルターと、前記デジタルハイパスフィ
ルターの出力が供給され、入力デジタル位相補正ビデオ
信号の振幅が小さいときには相対的にゲインが大きく、
入力デジタル位相補正ビデオ信号の振幅が大きいときに
は相対的にゲインが小さい圧縮特性を有するデジタル圧
縮回路と、前記デジタル位相補正フィルターの出力と前
記デジタル圧縮回路の出力とを加算する加算回路とを設
けるように構成されている。
(7) Effects of the Invention As explained above, the present invention provides a digital high-pass filter to which an input digital phase correction video signal is supplied, a digital phase correction filter to which an input digital phase correction video signal is supplied, and a digital phase correction filter to which the input digital phase correction video signal is supplied. The output of the high-pass filter is supplied, and the gain is relatively large when the amplitude of the input digital phase-corrected video signal is small.
A digital compression circuit having compression characteristics with a relatively small gain when the amplitude of the input digital phase correction video signal is large, and an addition circuit for adding the output of the digital phase correction filter and the output of the digital compression circuit are provided. It is composed of

この構成において、デジタル位相補正フィルターの位相
特性をデジタルハイパスフィルターの位相特性と等lノ
くなるように設定することで、加算回路には共に位相特
性が揃ったデジタルビデオ信号が供給され、位相情報が
失われることがないようにてきる。
In this configuration, by setting the phase characteristics of the digital phase correction filter to be equal to the phase characteristics of the digital high-pass filter, a digital video signal with the same phase characteristics is supplied to the adder circuit, and phase information is This will ensure that nothing is lost.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明によるデジタルエンファシス回路の一
実施例を示すブロック図、 第2図は、第1図および第7図に示すデジタル位相補正
フィルター4および9を説明するブロック図、 第3図は、従来のデジタルエンファシス回路を示すブロ
ック図、 第4図は、第3図に示す回路の動作を説明する特性図、 第5図は、第3図に示す回路の動作を説明する特性図、 第6図は、第3図に示す回路の動作を説明する特性図、 第7図は、本発明によるデジタルエンファシス回路の一
実施例を示すブロック図、 第8図は、第1図および第7図に示すデジタル位相補正
フィルター4および9を説明するブロック図である。 l ・・・・デジタルハイパスフィルター2・・・・デ
ジタル圧縮回路 3・・・・加算回路 4 ・・・・デジタル位相補正フィルター5a・・・係
数器 5b・・・係数器 5c・・・係数器 6・・・・加算器 7・・・・遅延回路 8・・・・加算器 9 ・・・・デジタル位相補正フィルター特許出願人 
日本電気ホームエレク トロニクス株式会社 代理人   弁理士 山1)武樹 第1図 第2図 第3図 第4図 イメL 第5図 項メ」(
1 is a block diagram showing an embodiment of a digital emphasis circuit according to the present invention; FIG. 2 is a block diagram illustrating digital phase correction filters 4 and 9 shown in FIGS. 1 and 7; FIG. is a block diagram showing a conventional digital emphasis circuit; FIG. 4 is a characteristic diagram explaining the operation of the circuit shown in FIG. 3; FIG. 5 is a characteristic diagram explaining the operation of the circuit shown in FIG. 3; 6 is a characteristic diagram illustrating the operation of the circuit shown in FIG. 3, FIG. 7 is a block diagram showing an embodiment of the digital emphasis circuit according to the present invention, and FIG. FIG. 2 is a block diagram illustrating digital phase correction filters 4 and 9 shown in the figure. l...Digital high pass filter 2...Digital compression circuit 3...Addition circuit 4...Digital phase correction filter 5a...Coefficient unit 5b...Coefficient unit 5c...Coefficient unit 6...Adder 7...Delay circuit 8...Adder 9...Digital phase correction filter patent applicant
NEC Home Electronics Co., Ltd. Agent Patent Attorney Yama 1) Takeki Figure 1 Figure 2 Figure 3 Figure 4 Image L Figure 5 Item (

Claims (1)

【特許請求の範囲】 入力デジタル位相補正ビデオ信号が供給されるデジタル
ハイパスフィルターと、 入力デジタル位相補正ビデオ信号が供給されるデジタル
位相補正フィルターと、 前記デジタルハイパスフィルターの出力が供給され、入
力デジタル位相補正ビデオ信号の振幅が小さいときには
相対的にゲインが大きく、入力デジタル位相補正ビデオ
信号の振幅が大きいときには相対的にゲインが小さい圧
縮特性を有するデジタル圧縮回路と、 前記デジタル位相補正フィルターの出力と前記デジタル
圧縮回路の出力とを加算する加算回路とを有するデジタ
ルエンフアシス回路。
[Claims] A digital high-pass filter to which an input digital phase-corrected video signal is supplied; a digital phase-correction filter to which the input digital phase-corrected video signal is supplied; and an output of the digital high-pass filter to which the input digital phase a digital compression circuit having compression characteristics in which the gain is relatively large when the amplitude of the corrected video signal is small and the gain is relatively small when the amplitude of the input digital phase correction video signal is large; A digital emphasis circuit that includes an adder circuit that adds the output of the digital compression circuit and the output of the digital compression circuit.
JP63079905A 1988-03-31 1988-03-31 Digital emphasis circuit Pending JPH01251475A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63079905A JPH01251475A (en) 1988-03-31 1988-03-31 Digital emphasis circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63079905A JPH01251475A (en) 1988-03-31 1988-03-31 Digital emphasis circuit

Publications (1)

Publication Number Publication Date
JPH01251475A true JPH01251475A (en) 1989-10-06

Family

ID=13703300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63079905A Pending JPH01251475A (en) 1988-03-31 1988-03-31 Digital emphasis circuit

Country Status (1)

Country Link
JP (1) JPH01251475A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04262690A (en) * 1991-02-18 1992-09-18 Matsushita Electric Ind Co Ltd Nonlinear signal processor
JPH04262689A (en) * 1991-02-18 1992-09-18 Matsushita Electric Ind Co Ltd Nonlinear signal processor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04262690A (en) * 1991-02-18 1992-09-18 Matsushita Electric Ind Co Ltd Nonlinear signal processor
JPH04262689A (en) * 1991-02-18 1992-09-18 Matsushita Electric Ind Co Ltd Nonlinear signal processor

Similar Documents

Publication Publication Date Title
US4974185A (en) Digital filter for executing a video emphasis process through mode selection
JPH01251475A (en) Digital emphasis circuit
KR950007310B1 (en) Digital non-linear pre-emphasis/de-emphasis
JPH05292454A (en) Non-linear emphasis circuit
JPH0533874B2 (en)
JPH05183778A (en) Circuit for compensating video signal
JP2833932B2 (en) Non-linear emphasis circuit
JP2535262B2 (en) Pre-emphasis circuit
JP2551113B2 (en) Noise reduction device
JPS61247193A (en) Comb line filter
JPH04145783A (en) Multidimensional nonlinear signal processor
JPS61150513A (en) Comb line filter
JPH04973A (en) Video signal processor
JP2997388B2 (en) Inversion prevention circuit
JPH0773357B2 (en) Video signal processor
JP2564987B2 (en) Video signal processing circuit
JPS6378690A (en) Video signal processor
JP3380940B2 (en) Recording and playback device
JPH01171371A (en) Luminance signal processing circuit
JPS6224472A (en) Digital audio reproducing device
JPS6116068A (en) Video signal processor
JPH05300467A (en) Fm signal processor
JPH0498655A (en) Video emphasis circuit
JPS6282785A (en) Video signal recording and reproducing device
JPH02216667A (en) White peak inversion phenomenon compensating circuit