JP2833932B2 - Non-linear emphasis circuit - Google Patents

Non-linear emphasis circuit

Info

Publication number
JP2833932B2
JP2833932B2 JP4159077A JP15907792A JP2833932B2 JP 2833932 B2 JP2833932 B2 JP 2833932B2 JP 4159077 A JP4159077 A JP 4159077A JP 15907792 A JP15907792 A JP 15907792A JP 2833932 B2 JP2833932 B2 JP 2833932B2
Authority
JP
Japan
Prior art keywords
output
input
signal
circuit
limiter amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4159077A
Other languages
Japanese (ja)
Other versions
JPH066759A (en
Inventor
昌弘 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Original Assignee
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI AISHII MAIKON SHISUTEMU KK filed Critical NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority to JP4159077A priority Critical patent/JP2833932B2/en
Publication of JPH066759A publication Critical patent/JPH066759A/en
Application granted granted Critical
Publication of JP2833932B2 publication Critical patent/JP2833932B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)
  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はノンリニアエンファシス
回路に関し、特にビデオ・テープ・レコーダ(VTR)
のビデオ信号処理におけるノンリニアエンファシス回路
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-linear emphasis circuit, and more particularly to a video tape recorder (VTR).
And a non-linear emphasis circuit in video signal processing.

【0002】[0002]

【従来の技術】一般に、VTRで行なわれているFM方
式による記録・再生は、FM復調するといわゆる三角ノ
イズといわれる高域になるほどノイズが増える性質があ
り、ビデオ信号の微小信号のSN比を改善するために記
録時にノンリニアエンファシス回路でビデオ信号の微小
信号の高域を強調し、再生時に微小信号の高域を減衰し
てノイズを抑えている。
2. Description of the Related Art Generally, recording / reproduction by the FM system performed in a VTR has a property that when FM demodulation is performed, the noise increases as the frequency becomes higher, so-called triangular noise, and the SN ratio of a small signal of a video signal is improved. For this purpose, the non-linear emphasis circuit emphasizes the high frequency range of the minute signal of the video signal during recording, and attenuates the high frequency range of the minute signal during reproduction to suppress noise.

【0003】次に従来のノンリニアエンファシス回路の
一例を、図4に示す。図4において、この従来例は、ハ
イパスフィルタ(HPF)7と、入力端子1より入力さ
れる入力信号Vinをハイパスフィルタ7を介して入力
するリミッタアンプ8と、入力端子1より入力される入
力信号Vinからリミッタアンプ8の出力信号を加算
し、その信号Voをリニアエンファシス回路の出力端子
2に出力する加算回路9とから構成される。
FIG. 4 shows an example of a conventional non-linear emphasis circuit. Referring to FIG. 4, this conventional example includes a high-pass filter (HPF) 7, a limiter amplifier 8 for inputting an input signal Vin input from an input terminal 1 via the high-pass filter 7, and an input signal input from the input terminal 1. An addition circuit 9 adds the output signal of the limiter amplifier 8 from Vin and outputs the signal Vo to the output terminal 2 of the linear emphasis circuit.

【0004】入力信号Vinが微小信号の場合、リミッ
タアンプ8はリミッタがかからないので、HPF7の出
力がリミッタアンプ8で増幅され、加算回路9が入力信
号Vinと加算されて、高域が強調される。
When the input signal Vin is a very small signal, the limiter amplifier 8 does not operate the limiter, so that the output of the HPF 7 is amplified by the limiter amplifier 8, and the addition circuit 9 is added to the input signal Vin to emphasize the high frequency. .

【0005】入力信号Vinが大振幅の場合、リミッタ
アンプ8でリミッタがかかるので、高域での強調量は少
なくなる。これらの入力信号Vinの振幅Hと、ノンリ
ニアエンファシスの出力との周波数特性は、図3のよう
になる。
When the input signal Vin has a large amplitude, a limiter is applied by the limiter amplifier 8, so that the amount of emphasis in a high frequency range is reduced. The frequency characteristics of the amplitude H of these input signals Vin and the output of the non-linear emphasis are as shown in FIG.

【0006】図3において、横軸は周波数,縦軸はレス
ポンスであり、入力信号Vinの振幅Hが大のときは、
特性曲線となり、入力信号Vinの振幅Hが小さくな
るに従って順に特性曲線,,となる。
In FIG. 3, the horizontal axis is frequency and the vertical axis is response. When the amplitude H of the input signal Vin is large,
The characteristic curve becomes a characteristic curve in order as the amplitude H of the input signal Vin decreases.

【0007】また、再生時はリミッタアンプ8の出力を
記録時と逆相にして反転出力とすれば、高域を減衰させ
ることができる。
[0007] Also, if the output of the limiter amplifier 8 during reproduction is reversed in phase with that during recording, and the inverted output is obtained, high frequencies can be attenuated.

【0008】[0008]

【発明が解決しようとする課題】前述した従来のノンリ
ニアエンファシス回路では、ハイパスフィルタ7とリミ
ッタ回路8とで抜き出した高域微小信号を、加算回路9
で入力信号Vinに加算し、高域強調しているので、ハ
イパスフィルタ7の遮断周波数から高くなるほど、ハイ
パスフィルタ7での位相まわりが大きくなり、図6に示
したように、入力信号Vinとずれたところで高域微小
信号を加算することになり、出力信号Voの高域微小信
号の波形(c)がひずみ画質が劣化するという問題点が
ある。即ち、図6の入力信号Vinの波形(a)とリミ
ッタアンプ8の出力信号波形(b)とが、加算回路9で
加算され、出力信号Voのひずんだ波形(c)が得られ
る。
In the above-described conventional nonlinear emphasis circuit, the high-frequency small signal extracted by the high-pass filter 7 and the limiter circuit 8 is added to the addition circuit 9.
In FIG. 6, the phase around the high-pass filter 7 becomes larger as the cut-off frequency of the high-pass filter 7 becomes higher, and the shift from the input signal Vin increases as shown in FIG. At this point, the high-frequency minute signal is added, and the waveform (c) of the high-frequency minute signal of the output signal Vo is distorted, resulting in a problem that the image quality is deteriorated. That is, the waveform (a) of the input signal Vin in FIG. 6 and the waveform (b) of the output signal of the limiter amplifier 8 are added by the adder circuit 9 to obtain a distorted waveform (c) of the output signal Vo.

【0009】尚、従来のノンリニアエンファシス回路の
通常状態では、図5に示すように入力信号Vinの波形
(a)とリミッタアンプ3の出力信号の波形(b)は、
位相のズレがなく、出力信号Voの波形(c)はひずみ
のないものが得られる。
In the normal state of the conventional nonlinear emphasis circuit, the waveform (a) of the input signal Vin and the waveform (b) of the output signal of the limiter amplifier 3 are as shown in FIG.
There is no phase shift, and the waveform (c) of the output signal Vo can be obtained without distortion.

【0010】本発明の目的は、前記問題点を解決し、ひ
ずみの少ない出力信号が得られるようにしたノンリニア
エンファシス回路を提供することにある。
An object of the present invention is to provide a non-linear emphasis circuit capable of solving the above-mentioned problems and obtaining an output signal with little distortion.

【0011】[0011]

【課題を解決するための手段】本発明のノンリニアエン
ファシス回路の構成は、入力端子の入力信号を同相入力
とする相互コンダクタンス回路と、前記入力端子の入力
信号を入力とするリミッタアンプと、前記リミッタアン
プの出力と前記相互コンダクタンス回路の出力とに両端
が接続されたコンデンサと、前記リミッタアンプの出力
信号を前記コンデンサを介して前記相互コンダクタンス
回路の出力信号に加算した信号を入力とし、かつ出力端
子に出力信号を出力するバッファ回路とを備え、前記バ
ッファ回路の出力を前記相互コンダクタンス回路の逆相
入力端に帰還したことを特徴とする。
The non-linear emphasis circuit according to the present invention comprises a transconductance circuit having an input signal at an input terminal as an in-phase input, a limiter amplifier having an input signal at the input terminal as an input, and a limiter having the input signal. A capacitor having both ends connected to an output of the amplifier and an output of the transconductance circuit, and a signal obtained by adding an output signal of the limiter amplifier to an output signal of the transconductance circuit via the capacitor as an input, and an output terminal. And a buffer circuit that outputs an output signal to the transconductance circuit, wherein an output of the buffer circuit is fed back to an opposite-phase input terminal of the transconductance circuit.

【0012】[0012]

【実施例】図1は本発明の一実施例のノンリニアエンフ
ァシス回路を示すブロック図である。図1において、本
実施例は、入力端子1の入力信号Vinを同相入力と
し、高インピーダンスで電流出力の相互コンダクタンス
(gm)回路4と、入力端子1の入力信号Vinを入力
とするリミッタアンプ3と、このリミッタアンプ3の出
力と相互コンダクタンス回路4の出力との間に接続され
たコンデンサ(C)5と、相互コンダクタンス回路4の
出力とコンデンサ5との接続点を入力としその出力を出
力端子2に接続したバッファ回路6とを備え、さらにバ
ッファ回路6の出力信号Voを相互コンダクタンス回路
4の逆相入力端に接続するよう構成されている。
FIG. 1 is a block diagram showing a non-linear emphasis circuit according to an embodiment of the present invention. In FIG. 1, in the present embodiment, a transconductance (gm) circuit 4 having an input signal Vin of an input terminal 1 as an in-phase input, a high impedance and current output, and a limiter amplifier 3 having an input signal Vin of the input terminal 1 as an input. And a capacitor (C) 5 connected between the output of the limiter amplifier 3 and the output of the transconductance circuit 4, and a connection point between the output of the transconductance circuit 4 and the capacitor 5 as an input and the output as an output terminal. 2 and a buffer circuit 6 connected to the second circuit 2. The output signal Vo of the buffer circuit 6 is connected to the negative-phase input terminal of the transconductance circuit 4.

【0013】次に、図1の実施例の動作について、入力
端子1の入力信号Vinの振幅がリミッタアンプ3のリ
ミッタレベルよりも小さい微小入力信号時と、リミッタ
レベルよりも大きい大振幅入力信号時とに分けて説明す
る。
Next, the operation of the embodiment shown in FIG. 1 will be described with respect to a small input signal in which the amplitude of the input signal Vin of the input terminal 1 is smaller than the limiter level of the limiter amplifier 3 and a large amplitude input signal larger than the limiter level. And will be described separately.

【0014】(1)微小信号時 この場合、リミッタアンプ3のゲインをAv倍とする
と、リミッタアンプ3の出力は、入力信号(Vinとす
る)のAv倍となるので、図1の伝達関数T(s)は、
次の(1)式となる。
(1) At the time of a small signal In this case, if the gain of the limiter amplifier 3 is Av times, the output of the limiter amplifier 3 is Av times the input signal (Vin), so the transfer function T in FIG. (S)
The following equation (1) is obtained.

【0015】 [0015]

【0016】周波数が1/2πCrより十分低いところ
では、利得は〔1〕となり、入力信号Vinがそのまま
出力信号Voとなり、周波数が1/2πCrより十分高
いところでは、入力信号VinのAv倍の出力信号とな
り高域強調され、低域の振幅を基準とした時の周波数特
性は、図3の波形のようになる。
When the frequency is sufficiently lower than 1 / 2πCr, the gain becomes [1], and the input signal Vin becomes the output signal Vo as it is. When the frequency is sufficiently higher than 1 / 2πCr, the output signal is Av times the input signal Vin. The signal becomes a signal, is emphasized in the high frequency range, and has a frequency characteristic as shown in the waveform of FIG.

【0017】(2)大振幅信号入力時 図2において、リミッタアンプ3の特性図が示されてお
り、横軸はリミッタアンプ入力I,縦軸はリミッタアン
プ出力Oとなっており、リミッタレベル幅W以上で、リ
ミッタが作動する。
(2) When Large Amplitude Signal is Input FIG. 2 shows a characteristic diagram of the limiter amplifier 3, in which the horizontal axis represents the limiter amplifier input I, the vertical axis represents the limiter amplifier output O, and the limiter level width. Above W, the limiter operates.

【0018】この場合、リミッタアンプ3の入出力特性
は、図2のとおりなので、リミッタレベル以上の入力信
号Vinは一定レベルで出力され、伝達関数式(1)の
Avが非線形(ノンリニア)となり、周波数特性は、図
3の波形のように、高域での強調量が少なくなり、ノン
リニアエンファシスの特性が得られる。
In this case, since the input / output characteristics of the limiter amplifier 3 are as shown in FIG. 2, the input signal Vin higher than the limiter level is output at a constant level, and the Av of the transfer function equation (1) becomes non-linear (non-linear). As for the frequency characteristic, as shown in the waveform of FIG. 3, the amount of enhancement in the high frequency range is reduced, and the characteristic of non-linear emphasis is obtained.

【0019】また、従来技術の冒頭で説明したとおり、
記録時に高域強調し再生時には記録時と逆特性の高域を
減衰する回路を通して信号の周波数特性を元に戻す必要
があるが、図1のリミッタアンプ3の極性を反転出力に
すれは、容易にその高域強調と逆の特性が得られる。
As described at the beginning of the prior art,
It is necessary to restore the original frequency characteristics of the signal through a circuit that emphasizes the high frequency range during recording and attenuates the high frequency region of the reverse characteristic during reproduction. However, it is easy to change the polarity of the limiter amplifier 3 in FIG. The characteristic opposite to that of the high frequency emphasis is obtained.

【0020】[0020]

【発明の効果】以上説明したように、本発明は、入力信
号がリミッタアンプのリミッタレベル以下の場合はハイ
パスフィルタの特性となり、図4の従来例のように高域
成分を入力信号に加算する構成ではないので、位相まわ
りによる高域微小信号の波形ひずみによる画質劣化がな
く、高域の再現性が良くなるという効果がある。
As described above, according to the present invention, when the input signal is lower than the limiter level of the limiter amplifier, the characteristics of the high-pass filter are obtained, and a high-frequency component is added to the input signal as in the conventional example of FIG. Since it is not a configuration, there is an effect that the image quality is not deteriorated due to the waveform distortion of the high frequency minute signal due to the phase rotation, and the reproducibility of the high frequency is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例のノンリニアエンファシス回
路を示すブロック図である。
FIG. 1 is a block diagram showing a non-linear emphasis circuit according to one embodiment of the present invention.

【図2】図1に示した実施例のリミッタアンプの入出力
特性を示す特性図である。
FIG. 2 is a characteristic diagram showing input / output characteristics of the limiter amplifier of the embodiment shown in FIG.

【図3】ノンリニアエンファシスの周波数特性を示す特
性図である。
FIG. 3 is a characteristic diagram showing frequency characteristics of non-linear emphasis.

【図4】従来のノンリニアエンファシス回路を示すブロ
ック図である。
FIG. 4 is a block diagram showing a conventional nonlinear emphasis circuit.

【図5】従来のノンリニアエンファシス回路の通常状態
の動作波形を示すタイミング図である。
FIG. 5 is a timing chart showing operation waveforms of a conventional nonlinear emphasis circuit in a normal state.

【図6】従来のノンリニアエンファシス回路の問題点を
示す動作波形を示すタイミング図である。
FIG. 6 is a timing chart showing operation waveforms showing problems of the conventional nonlinear emphasis circuit.

【符号の説明】[Explanation of symbols]

1 入力端子 2 出力端子 3,8 リミッタアンプ 4 相互コンダクタンス回路 5 コンデンサ 6 バッファ回路 7 ハイパスフィルタ(HPF) 9 加算回路 H 入力信号振幅 I リミッタアンプ入力 O リミッタアンプ出力 Vin 入力信号 Vo 出力信号 W リミッタレベル (a),(b),(c) 波形 1 input terminal 2 output terminal 3,8 limiter amplifier 4 transconductance circuit 5 capacitor 6 buffer circuit 7 high-pass filter (HPF) 9 addition circuit H input signal amplitude I limiter amplifier input O limiter amplifier output Vin input signal Vo output signal W limiter level (A), (b), (c) Waveform

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力端子の入力信号を同相入力とする相
互コンダクタンス回路と、前記入力端子の入力信号を入
力とするリミッタアンプと、前記リミッタアンプの出力
と前記相互コンダクタンス回路の出力とに両端が接続さ
れたコンデンサと、前記リミッタアンプの出力信号を前
記コンデンサを介して前記相互コンダクタンス回路の出
力信号に加算した信号を入力とし、かつ出力端子に出力
信号を出力するバッファ回路とを備え、前記バッファ回
路の出力を前記相互コンダクタンス回路の逆相入力端に
帰還したことを特徴とするノンリニアエンファシス回
路。
1. A transconductance circuit that receives an input signal of an input terminal as an in-phase input, a limiter amplifier that receives an input signal of the input terminal as an input, and both ends of an output of the limiter amplifier and an output of the transconductance circuit. A buffer circuit that receives a signal obtained by adding an output signal of the limiter amplifier to an output signal of the transconductance circuit via the capacitor, and outputs an output signal to an output terminal; A non-linear emphasis circuit, wherein an output of the circuit is fed back to an opposite-phase input terminal of the transconductance circuit.
【請求項2】 リミッタアンプの出力極性を反転してコ
ンデサに入力する請求項1記載のノンリニアエンファシ
ス回路。
2. The nonlinear emphasis circuit according to claim 1, wherein the output polarity of the limiter amplifier is inverted and input to the capacitor.
JP4159077A 1992-06-18 1992-06-18 Non-linear emphasis circuit Expired - Lifetime JP2833932B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4159077A JP2833932B2 (en) 1992-06-18 1992-06-18 Non-linear emphasis circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4159077A JP2833932B2 (en) 1992-06-18 1992-06-18 Non-linear emphasis circuit

Publications (2)

Publication Number Publication Date
JPH066759A JPH066759A (en) 1994-01-14
JP2833932B2 true JP2833932B2 (en) 1998-12-09

Family

ID=15685720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4159077A Expired - Lifetime JP2833932B2 (en) 1992-06-18 1992-06-18 Non-linear emphasis circuit

Country Status (1)

Country Link
JP (1) JP2833932B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102197294A (en) * 2008-08-21 2011-09-21 秦内蒂克有限公司 Conduit monitoring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102197294A (en) * 2008-08-21 2011-09-21 秦内蒂克有限公司 Conduit monitoring

Also Published As

Publication number Publication date
JPH066759A (en) 1994-01-14

Similar Documents

Publication Publication Date Title
EP0354734B1 (en) Non-linear amplifier and non-linear emphasis/deemphasis circuit using the same
US4860105A (en) Noise Reducing circuit of a video signal
KR920010187B1 (en) Magnetic reproducing device
JP2833932B2 (en) Non-linear emphasis circuit
JPS6321394B2 (en)
US5276403A (en) Nonlinear preemphasis-deemphasis system
US5182520A (en) Non-linear de-emphasis circuit
US5461339A (en) Apparatus for processing frequency modulated signals
JP2997388B2 (en) Inversion prevention circuit
JPS62249575A (en) Circuit arrangement for image reproducer
JP2533107B2 (en) Limiter processing circuit for playback FM signal
JPH0773192B2 (en) Signal processor
JP2872514B2 (en) Noise reduction regenerative amplifier
JP2535826B2 (en) Noise cancellation circuit
JP2564987B2 (en) Video signal processing circuit
KR0126448B1 (en) Magnetic recording and reproducing device
JP2535262B2 (en) Pre-emphasis circuit
JP2987897B2 (en) Video signal processing circuit
JP2576634B2 (en) Reversal development prevention device
JP3139050B2 (en) FM equalization circuit and recording / reproducing apparatus using the same
JPS5946046B2 (en) Recording/playback device
JPH04262689A (en) Nonlinear signal processor
JPH077570B2 (en) Limiter circuit
JPH05298822A (en) Fm demodulation device
JPH02216667A (en) White peak inversion phenomenon compensating circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980908