JP2535826B2 - Noise cancellation circuit - Google Patents
Noise cancellation circuitInfo
- Publication number
- JP2535826B2 JP2535826B2 JP61103639A JP10363986A JP2535826B2 JP 2535826 B2 JP2535826 B2 JP 2535826B2 JP 61103639 A JP61103639 A JP 61103639A JP 10363986 A JP10363986 A JP 10363986A JP 2535826 B2 JP2535826 B2 JP 2535826B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- pass filter
- circuit
- signal
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はVTRの映像再生回路等に用いられるノイズキ
ャンセル回路に関するものである。TECHNICAL FIELD The present invention relates to a noise canceling circuit used in a video reproducing circuit of a VTR or the like.
VTRの再生波形における輝度レベルが急激に変化する
部分(以下エッジ部と言う)には、隣接トラック等から
のノイズが集中するため、このエッジ部のノイズは再生
波形の平坦部のノイズより多くなる。また従来のVTRに
はノイズを除去するために、映像信号をハイパスフィル
タに通じた信号をさらにリミッタに通じて得られる信号
を上記映像信号から減算するようにしたノイズキャンセ
ル回路が用いられている。Since noise from adjacent tracks concentrates on the portion where the brightness level in the VTR playback waveform changes abruptly (hereinafter referred to as the edge portion), the noise at this edge portion is larger than the noise at the flat portion of the playback waveform. . Further, in the conventional VTR, in order to remove noise, a noise cancel circuit is used in which a signal obtained by passing a video signal through a high-pass filter is further passed through a limiter to subtract a signal obtained from the video signal.
上述した従来のノイズキャンセル回路では波形の平坦
部のノイズを除去することはできるが、エッジ部のノイ
ズを充分に除去することはできなかった。エッジ部のノ
イズを除去するには高域のレスポンスを下げればよい
が、そうすると、画面のディテイルの損失、限界解像度
の低下及び再生波形の劣化等の問題が生じることにな
る。The conventional noise canceling circuit described above can remove the noise in the flat portion of the waveform, but cannot sufficiently remove the noise in the edge portion. The noise in the edge part can be removed by lowering the response in the high frequency range. However, this causes problems such as loss of detail on the screen, lower limit resolution, and deterioration of reproduced waveform.
またノン・リニア・デ・エンファシス回路が設けられ
ている場合でも、大振幅部分ではデ・エンファシス量が
減少することにより、エッジ部のノイズが目立つことに
なる。Even when the non-linear de-emphasis circuit is provided, the noise at the edge portion becomes conspicuous due to the reduction of the de-emphasis amount in the large amplitude portion.
本発明においては、入力映像信号の高域成分を取り出
す第1のハイパスフィルタと、前記第1のハイパスフィ
ルタの出力信号の振幅を制限する振幅制限回路と、上記
入力映像信号の高域成分を取り出す第2のハイパスフィ
ルタと、上記振幅制限回路の出力信号と上記第2のハイ
パスフィルタの出力信号との差分を足り出す減算回路
と、前記減算回路の出力信号が供給される第3のハイパ
スフィルタと、前記第3のハイパスフィルタの出力信号
と上記振幅制限回路の出力信号と上記入力映像信号とを
合成する合成手段とを備えている。In the present invention, a first high-pass filter for extracting a high-frequency component of an input video signal, an amplitude limiting circuit for limiting an amplitude of an output signal of the first high-pass filter, and a high-frequency component of the input video signal are extracted. A second high-pass filter, a subtraction circuit for obtaining a difference between the output signal of the amplitude limiting circuit and the output signal of the second high-pass filter, and a third high-pass filter to which the output signal of the subtraction circuit is supplied. , A combining means for combining the output signal of the third high-pass filter, the output signal of the amplitude limiting circuit, and the input video signal.
上記ハイパスフィルタにより、波形のエッジ部付近が
なまることがなく、波形歪み等を起こすことがない。With the high-pass filter, the vicinity of the edge of the waveform is not blunted, and the waveform is not distorted.
第1図は第1の実施例を示すものである。 FIG. 1 shows a first embodiment.
第1図において、磁気テープ1からヘッド2により再
生された輝度信号は、再生アンプ3を通じてFM復調回路
4に加えられて復調される。復調された輝度信号はメイ
ン・デ・エンファシス回路5に加えられて高域の補正が
行われた後、さらにサブ・デ・エンファシス回路6に送
られて補正される。このデ・エンファシス回路6は加算
器7、ハイパスフィルタ8及びリミッタ9により図示の
ように構成されている。In FIG. 1, the luminance signal reproduced from the magnetic tape 1 by the head 2 is applied to the FM demodulation circuit 4 through the reproduction amplifier 3 and demodulated. The demodulated luminance signal is added to the main de-emphasis circuit 5 to perform high-frequency correction, and then sent to the sub-de-emphasis circuit 6 for correction. The de-emphasis circuit 6 is constituted by an adder 7, a high pass filter 8 and a limiter 9 as shown in the figure.
本実施例はエッジ部のノイズを除去するためのエッジ
部ノイズキャンセル回路10を設けているが、このノイズ
キャンセル回路10はその一部に上記デ・エンファシス回
路6を利用している。In this embodiment, the edge noise canceling circuit 10 for removing the noise in the edge portion is provided. The noise canceling circuit 10 uses the de-emphasis circuit 6 as a part thereof.
上記ノイズキャンセル回路10は上記デ・エンファシス
回路6とハイパスフィルタ11と周波数補償回路12と加算
器13とハイパスフィルタ14と減衰器15と加算器16とによ
り構成されている。The noise canceling circuit 10 comprises the de-emphasis circuit 6, a high pass filter 11, a frequency compensating circuit 12, an adder 13, a high pass filter 14, an attenuator 15 and an adder 16.
次に上記構成によるエッジ部ノイズキャンセル回路10
の動作を第2図を参照しながら説明する。第2図a〜f
は第1図のa〜f点における信号波形を示すものであ
る。Next, the edge noise canceling circuit 10 having the above configuration
The operation will be described with reference to FIG. 2 a to f
Shows the signal waveforms at points a to f in FIG.
上記メイン・デ・エンファシス回路5の出力は加算器
7を通じることにより高域補正が成された信号としてa
点に出力されるが、このa点の出力信号はハイパスフィ
ルタ8に加えられてその高域成分が取り出され、さらに
リミッタ9によりレベル制限を受けた後、加算器7に加
えられてメイン・デ・エンファシス回路5の出力信号か
ら減算される。この減算出力が上記高域補正された上記
a点の出力信号となる。この出力信号はハイパスフィル
タ8に加えられると共にこのハイパスフィルタ8と略同
一特性を有するハイパスフィルタ11に加えられる。The output of the main de-emphasis circuit 5 is passed through an adder 7 to obtain a high-frequency corrected signal a
The output signal at the point a is added to the high-pass filter 8 to extract its high-frequency component, and after the level is limited by the limiter 9, it is added to the adder 7 to be added to the main demultiplexer. -Subtracted from the output signal of the emphasis circuit 5. This subtraction output becomes the output signal at the point a that has been corrected in the high frequency range. This output signal is applied to the high-pass filter 8 and the high-pass filter 11 having substantially the same characteristics as the high-pass filter 8.
上記出力信号のレベルが急激に変化して第2図aに示
すようなエッジ部17が生じると、ハイパスフィルタ8の
出力波形は第2図bに示すようなエッジ部17の微分波形
が生じる。この微分波形及び同図aの信号の波形には全
体的にノイズNが重畳されている。上記微分波形はリミ
ッタ9を通過することにより、第2図cのように所定の
リミッタレベルでカットされた波形となる。この波形は
図示のようにリミッタレベル付近のノイズNが除去され
ている。この波形の信号は加算器7に加えられると共に
加算器13に加えられる。When the level of the output signal suddenly changes and the edge portion 17 as shown in FIG. 2A is generated, the output waveform of the high-pass filter 8 is a differential waveform of the edge portion 17 as shown in FIG. 2B. Noise N is superimposed on the differential waveform and the waveform of the signal shown in FIG. By passing through the limiter 9, the differentiated waveform becomes a waveform cut at a predetermined limiter level as shown in FIG. 2c. In this waveform, noise N near the limiter level is removed as shown in the figure. The signal of this waveform is added to the adder 7 and the adder 13.
一方、ハイパスフィルタ11に加えられたエッジ部17を
有する信号は周波数補償回路12に加えられる。この周波
数補償回路12は、2つのハイパスフィルター8、11が同
一特性を有するとしても、実際にはリミッタ9によって
高域が低下する等の特性を生じるため、ハイパスフィル
タ11の出力の増幅、位相、周波数特性等をリミッタ9の
出力と一致させるための補正を行う機能を有している。
従って、この周波数補償回路12の出力波形は第2図bの
ハイパスフィルタ8の出力波形と実質的に同一である。
この出力波形の信号は加算器13に加えられてリミッタ9
の出力波形と減算される。この減算は、第2図bの波形
と同図cの波形を反転した波形とを加算する系で行われ
るので、この減算出力の波形としては同図dのように、
同図cの波形のリミッタレベル付近に対応する部分にノ
イズNが残留し他の部分はノイズが除去された波形とな
る。またこの波形は同図bの波形と相似し且つbの波形
より小さいものとなる。On the other hand, the signal having the edge portion 17 added to the high pass filter 11 is added to the frequency compensation circuit 12. Even if the two high-pass filters 8 and 11 have the same characteristic, the frequency compensating circuit 12 actually causes the characteristic that the high frequency is lowered by the limiter 9, so that the output of the high-pass filter 11 is amplified, the phase, It has a function of performing correction for matching the frequency characteristics and the like with the output of the limiter 9.
Therefore, the output waveform of the frequency compensation circuit 12 is substantially the same as the output waveform of the high pass filter 8 of FIG. 2b.
The signal of this output waveform is added to the adder 13 and the limiter 9
Is subtracted from the output waveform of. Since this subtraction is performed by a system that adds the waveform of FIG. 2b and the waveform of FIG. 2c inverted, the waveform of the subtraction output is as shown in FIG.
The noise N remains in the portion corresponding to the vicinity of the limiter level of the waveform in FIG. 7C, and the noise is removed in the other portions. Further, this waveform is similar to the waveform shown in FIG. 11B and smaller than the waveform shown in FIG.
この第2図dの波形を有する信号はハイパスフィルタ
14を通過することにより、同図eの波形となる。この波
形は同図dの波形を微分した形であり、正と負の両側に
現れており且つ同図dのノイズNの残留部分と対応する
部分にノイズNが残留している。この波形の信号は減衰
器15でキャンセル量を調整された後、加算器16に加えら
れて第2図aの波形と減算される。The signal having the waveform of FIG. 2d is a high pass filter.
By passing through 14, the waveform of FIG. This waveform is a differentiated form of the waveform shown in FIG. 7D, appears on both the positive and negative sides, and the noise N remains at the portion corresponding to the remaining portion of the noise N shown in FIG. The signal of this waveform is adjusted in the amount of cancellation by the attenuator 15 and then added to the adder 16 to be subtracted from the waveform of FIG.
この減算は、第2図aの波形と同図eの波形を反転し
た波形とを加算する形で行われるので、この減算出力の
波形としては同図fのように、同図cの波形のリミッタ
レベル付近に対応する部分はノイズが除去され、且つ他
の部分に同図aに元からあるノイズが残留した波形とな
る。This subtraction is performed by adding the waveform shown in FIG. 2a and the waveform obtained by inverting the waveform shown in FIG. 2e. Therefore, the waveform of the subtraction output is the same as the waveform shown in FIG. The noise is removed from the portion corresponding to the vicinity of the limiter level, and the original noise in FIG.
この第2図fの点線は同図aのノイズを除去した波形
と等しい波形を表している。この図より明らかなよう
に、実線で示す波形のエッジ部17′及びピーク付近の波
形は同図eの波形で補正されるため、波形が殆どなまっ
ていない。即ち、高域のレスポンスを低下させてノイズ
Nを除去しているにも拘らず、ディテイルの損失、限界
解像度の低下、波形劣化等を生じることがない。この第
2図fの波形の信号は次に従来のノイズキャンセル回路
18に加えられることにより、残留するノイズNが略完全
に除去された出力信号S0を得ることができる。The dotted line in FIG. 2f represents a waveform equal to the noise-removed waveform in FIG. 2a. As is clear from this figure, the waveform near the edge portion 17 'and the peak of the waveform shown by the solid line is corrected by the waveform shown in FIG. That is, although the response in the high frequency range is reduced to remove the noise N, the loss of detail, the reduction of the limit resolution, the waveform deterioration, etc. do not occur. The signal having the waveform of FIG.
By being added to 18, it is possible to obtain the output signal S 0 from which the residual noise N is almost completely removed.
以上述べた実施例では従来から設けられているサブ・
デ・エンファシス回路6を利用しているが、このサブ・
デ・エンファシス回路6が設けられていない場合は、加
算器7とこの加算器7とリミッタ9とを接続する伝送線
路が省略されると共に、メイン・デ・エンファシス回路
5の出力信号が入力信号として直接にa点に現れること
になる。In the embodiment described above, the sub
I am using the de-emphasis circuit 6.
When the de-emphasis circuit 6 is not provided, the adder 7 and the transmission line connecting the adder 7 and the limiter 9 are omitted, and the output signal of the main de-emphasis circuit 5 is used as an input signal. It will appear directly at point a.
第2図は第2の実施例を示すもので、第1図と対応す
る部分には同一符号を付してある。FIG. 2 shows a second embodiment, in which parts corresponding to those in FIG. 1 are designated by the same reference numerals.
前述した第1図の実施例では加算器13の出力信号をa
点の入力信号に基づいて得ているが、本実施例は加算器
13の出力信号を出力信号S0に基づいて得るようにしたフ
ィードハック型に構成した場合である。即ち、加算器13
の出力信号をハイパスフィルタ14を通じて加算器19にお
いてリミッタ9の出力信号と加算し、この加算出力信号
を加算器7に加えて入力信号から減算するようにしてい
る。In the embodiment shown in FIG. 1, the output signal of the adder 13 is a
Although it is obtained based on the input signal of the point, this embodiment is an adder.
This is a case where the output signal of 13 is obtained on the basis of the output signal S 0 and is configured as a feed hack type. That is, the adder 13
Is added to the output signal of the limiter 9 in the adder 19 through the high pass filter 14, and the added output signal is added to the adder 7 and subtracted from the input signal.
本実施例の場合も、サブ・デ・エンファシス回路6が
設けられていない場合は、加算器19とこの加算器19とリ
ミッタ9とを接続する伝送線路が省略される。Also in this embodiment, if the sub-de-emphasis circuit 6 is not provided, the adder 19 and the transmission line connecting the adder 19 and the limiter 9 are omitted.
本発明によれば、映像信号よりハイパスフィルタで抽
出された振幅を制限された第1の高域成分と、さらにこ
の第1の高域成分と映像信号よりハイパスフィルタで抽
出された高域成分との差分により得られた第2の高域成
分と、入力映像信号とを合成することにより、従来の入
力映像信号のエッジ部分等に残留するノイズを効果的に
除去することができる。According to the present invention, the amplitude-limited first high-frequency component extracted from the video signal by the high-pass filter, and the first high-frequency component and the high-frequency component extracted from the video signal by the high-pass filter are provided. By synthesizing the second high-frequency component obtained by the difference of the input video signal and the input video signal, it is possible to effectively remove the noise remaining in the edge portion of the conventional input video signal.
第1図は本発明の第1の実施例を示すブロック図、第2
図は第1図のa〜f点の信号波形図、第3図は第2の実
施例を示すブロック図である。 なお図面に用いた符号において、 10……エッジ部ノイズキャンセル回路 8,11,14……ハイパスフィルタ 9……リミッタ 13,16……加算器 である。FIG. 1 is a block diagram showing the first embodiment of the present invention, and FIG.
FIG. 3 is a signal waveform diagram of points a to f in FIG. 1, and FIG. 3 is a block diagram showing a second embodiment. In the reference numerals used in the drawings, 10 ... edge noise canceling circuit 8, 11, 14 ... high-pass filter 9 ... limiter 13, 16 ... adder.
Claims (1)
ハイパスフィルタと、 前記第1のハイパスフィルタの出力信号の振幅を制限す
る振幅制限回路と、 上記入力映像信号の高域成分を取り出す第2のハイパス
フィルタと、 上記振幅制限回路の出力信号と上記第2のハイパスフィ
ルタの出力信号との差分を取り出す減算回路と、 前記減算回路の出力信号が供給される第3のハイパスフ
ィルタと、 前記第3のハイパスフィルタの出力信号と上記振幅制限
回路の出力信号と上記入力映像信号とを合成する合成手
段とを備えたノイズキャンセル回路。1. A first high-pass filter for extracting a high-frequency component of an input video signal, an amplitude limiting circuit for limiting an amplitude of an output signal of the first high-pass filter, and a high-frequency component of the input video signal. A second high-pass filter, a subtraction circuit for extracting a difference between the output signal of the amplitude limiting circuit and the output signal of the second high-pass filter, and a third high-pass filter to which the output signal of the subtraction circuit is supplied, A noise canceling circuit comprising a combining means for combining the output signal of the third high pass filter, the output signal of the amplitude limiting circuit and the input video signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61103639A JP2535826B2 (en) | 1986-05-06 | 1986-05-06 | Noise cancellation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61103639A JP2535826B2 (en) | 1986-05-06 | 1986-05-06 | Noise cancellation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62260485A JPS62260485A (en) | 1987-11-12 |
JP2535826B2 true JP2535826B2 (en) | 1996-09-18 |
Family
ID=14359335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61103639A Expired - Fee Related JP2535826B2 (en) | 1986-05-06 | 1986-05-06 | Noise cancellation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2535826B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5046034A (en) * | 1973-08-28 | 1975-04-24 | ||
JPS58169770U (en) * | 1982-05-08 | 1983-11-12 | パイオニア株式会社 | Contour correction circuit |
-
1986
- 1986-05-06 JP JP61103639A patent/JP2535826B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS62260485A (en) | 1987-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03104395A (en) | Video signal processing circuit | |
JPH0241951B2 (en) | ||
JPH0476191B2 (en) | ||
JPH0810533B2 (en) | Magnetic playback device | |
JP2535826B2 (en) | Noise cancellation circuit | |
JPH02301277A (en) | Recording processing circuit for video signal | |
JPH0760566B2 (en) | FM recording / reproducing system noise reduction circuit | |
JPH0627023Y2 (en) | Noise reduction circuit | |
JPS604267Y2 (en) | Noise removal circuit for recording/playback equipment | |
JP2987897B2 (en) | Video signal processing circuit | |
JP2564987B2 (en) | Video signal processing circuit | |
US5179476A (en) | Signal processor | |
JP2533107B2 (en) | Limiter processing circuit for playback FM signal | |
JPH05292455A (en) | Video signal recording and reproducing device | |
JP3048884B2 (en) | VTR video signal reproduction circuit | |
JPH0799863B2 (en) | Noise reduction circuit | |
JPH0516791B2 (en) | ||
JP3030925B2 (en) | Magnetic recording / reproducing device | |
JP2535231Y2 (en) | Broadband noise reduction circuit | |
JPH0356915Y2 (en) | ||
JPH09200699A (en) | Fm signal processing circuit | |
JPS61212985A (en) | Magnetic recording and reproducing device | |
JPS6070884A (en) | Edge noise suppression circuit | |
JPH01288067A (en) | Video signal contour correction device | |
JPH03238669A (en) | Fm demodulation device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |