JPS6070884A - Edge noise suppression circuit - Google Patents

Edge noise suppression circuit

Info

Publication number
JPS6070884A
JPS6070884A JP58177966A JP17796683A JPS6070884A JP S6070884 A JPS6070884 A JP S6070884A JP 58177966 A JP58177966 A JP 58177966A JP 17796683 A JP17796683 A JP 17796683A JP S6070884 A JPS6070884 A JP S6070884A
Authority
JP
Japan
Prior art keywords
circuit
noise
edge
signal
frequency component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58177966A
Other languages
Japanese (ja)
Inventor
Keiichi Komatsu
小松 恵一
Shiyunsuke Mitsuhayashi
三林 俊祐
Akira Shibata
晃 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58177966A priority Critical patent/JPS6070884A/en
Publication of JPS6070884A publication Critical patent/JPS6070884A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/911Television signal processing therefor for the suppression of noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Abstract

PURPOSE:To reproduce a picture without edge noise by extracting only a high frequency component of an edge part and transmitting it to a limiter to reduce noise of the edge part and adding the result to a low frequency component. CONSTITUTION:The edge suppression circuit is provided between a main deemphasis circuit 20 and a video equalizer circuit 32 in a reproducing circuit of a video tape recorder. The edge noise suppression circuit consists of an LPF28, an HPF29, a limiter 30 and an adder 31. The HPF29 extracts a component including a high frequency noise from an inputted luminance signal, while the LPF28 extracts a low frequency component. The high frequency component is subject to limit by the limiter 30 and added with the low frequency component at the adder circuit 31. Thus, a luminance signal without edge noise is obtained at an output terminal.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、磁気記録再生装置に係り、特に信号のエツジ
に発生するノイズを軽減するに最適なエツジノイズ抑圧
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a magnetic recording/reproducing device, and particularly to an edge noise suppression circuit optimal for reducing noise generated at the edges of a signal.

〔発明の背景〕[Background of the invention]

第1図にビデオテープレコーダ(以下VTRと略す)の
再生ブロック図を示す。第1図においてlは磁気テープ
、2は磁気ヘッド、3はロータリートランス、4はプリ
アンプ、5はヘッドのチャンネルを切替えるスイッチン
グアンプ、6はへッドスイッチンクパルスの入力端子、
7はバッファアンプ、8は輝度信号を取り出すためのバ
イパスフづルタ(以下HP Pと略す)、9は再生ヘッ
ドの出力が高周波になるほど低下するのをFM白ギヤリ
ア付近を持ち上げて周波数特性改善する杓生FMビーキ
ンク1g回路、10は二つのヘッド出力信号(YFM)
を夫々一定値に揃えるためのAGCアンプ、11はA 
G Cを動作させるレベル検波回路、12は信号欠如期
間を検出するためのドロップアウト[lj出1白路、1
3は再生FMビー・トンク回路9の高城、掲ち土Vy’
lこよる高域位相遅れを改善するための位相補償回路、
14は主としてスベーシンクロスなどで再生出力が低下
した時キャリアと下サイドハンドのレベルが反転するこ
とを防止する反転防止回路、15は信号欠如期間をIH
遅延した信号C補間するドロップアウト補償回路、16
はIHMrA回路、■7はリミタ、18は復調回路、1
9はローパスフィルタ(以下LPFと略す)、20は記
鯨でのメインエンファシス特性を元に戻すメインデ・イ
エンファシス回1.21はタイ丈ミツクエンファシス持
性を元に戻すダイナミックディエンファシス、22は高
域のノイズ成分を取り除くノイズキャンセル回路、23
はビデオアンプ、24は輝度信号の出力端子、25はク
ロマ信号を取り出すバンドパスフィルタ(以下)’、 
P I’ (!、:qす)、26は二つのヘッドから出
力されるカラーパースト信号のレベルを夫々一定値1こ
捕えるためのAGCアンプ、27はAGCアンプ出力を
カラー刊生処理1包路に導くための端子である。
FIG. 1 shows a playback block diagram of a video tape recorder (hereinafter abbreviated as VTR). In FIG. 1, l is a magnetic tape, 2 is a magnetic head, 3 is a rotary transformer, 4 is a preamplifier, 5 is a switching amplifier that switches the head channel, 6 is an input terminal for head switching pulses,
7 is a buffer amplifier, 8 is a bypass filter (hereinafter abbreviated as HP P) for extracting the luminance signal, and 9 is a lever that lifts the FM white gear area and improves the frequency characteristics, since the output of the playback head decreases as the frequency increases. Raw FM bekink 1g circuit, 10 is two head output signals (YFM)
AGC amplifier 11 is A to adjust each to a constant value.
12 is a level detection circuit for operating the G C, and 12 is a dropout [lj output 1 white path, 1
3 is the playback FM B Tonk circuit 9 Takagi, Hachito Vy'
A phase compensation circuit for improving the high-frequency phase delay caused by
14 is an inversion prevention circuit that prevents the levels of the carrier and lower side hand from being reversed when the reproduction output decreases mainly due to subbasing cross, etc.; 15 is an IH circuit that prevents the signal loss period from being reversed;
Dropout compensation circuit for interpolating delayed signal C, 16
is the IHMrA circuit, ■7 is the limiter, 18 is the demodulation circuit, 1
9 is a low-pass filter (hereinafter abbreviated as LPF), 20 is a main de-emphasis that returns the main emphasis characteristic in recording to its original state. 21 is a dynamic de-emphasis that returns the main emphasis characteristic to the original, Noise cancellation circuit that removes noise components in the area, 23
is a video amplifier, 24 is a luminance signal output terminal, 25 is a bandpass filter (below) for extracting a chroma signal,
PI' (!, :qsu), 26 is an AGC amplifier for capturing the level of the color burst signal outputted from the two heads, each having a fixed value of 1, and 27 is an AGC amplifier output for color printing raw processing 1 package. This is a terminal for leading to.

従来のV′♂凡ては、共7.生ヘッドの出力か尚周波に
なるほど低下する。そこで、再生FMピーキング回路9
によりFN1白キャリア付近を持ち上げて周波数特性を
改善している。ただし、ピーキングによって高域の遅延
量が大きくなり、低域との遅延差スフ5生じる。これを
補償するために、位相補償回路13を設けて遅延差をk
t、看めるようにしている。しかし、遅延量を高域と低
域で平坦にするのは藏しく、結局ある8度の遅延差が生
じ、特に画像のエツジ部にエツジノイズとして現われる
All conventional V'♂ are 7. The output of the raw head decreases as the frequency increases. Therefore, the reproduction FM peaking circuit 9
The frequency characteristics are improved by raising the area around the FN1 white carrier. However, due to peaking, the amount of delay in the high frequency band increases, resulting in a delay difference 5 between the high frequency band and the low frequency band. In order to compensate for this, a phase compensation circuit 13 is provided to reduce the delay difference to k
t. I'm making sure I can watch it. However, it is difficult to make the delay amount flat between high and low frequencies, and a delay difference of 8 degrees occurs, which appears as edge noise, especially at the edges of the image.

また、磁気テープ上のトラックの間にカードバンドを持
たない高密度記録VTRでは隣接トラックの信号が妨害
となって、特にエツジ部にエツジノイズとして現われる
Furthermore, in a high-density recording VTR that does not have a card band between tracks on a magnetic tape, signals from adjacent tracks become an interference, which appears as edge noise, especially at the edge portions.

従来、平坦部ノイズはノイズキャンセル回路22などの
処理により低減することができるが、エツジノイズは低
減できず再生画像を著しく劣化させるもので、エツジノ
イズの低減は画質向上に大きく貢献する。
Conventionally, flat area noise can be reduced by processing such as the noise canceling circuit 22, but edge noise cannot be reduced and significantly deteriorates the reproduced image. Reducing edge noise greatly contributes to improving image quality.

〔発明の目的〕[Purpose of the invention]

本発明の目的は従来問題となっている、エツジ部に発生
するノイズを抑圧し、良質な画像を実現するエツジノイ
ズ抑圧回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an edge noise suppression circuit that suppresses noise generated at edges, which has been a problem in the past, and realizes high-quality images.

〔発明の概要〕[Summary of the invention]

本発明では、問題を解決するためにエツジ部の高域成分
のみを取り出し、リミタすることによりエツジ部のノイ
ズを低減し、その後低域成分と加算することによりエツ
ジノイズのない画像を実現するものである。
In order to solve this problem, the present invention extracts only the high-frequency components at the edges, reduces the noise at the edges by limiting them, and then adds them to the low-frequency components to create an image without edge noise. be.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例を第2図、第3図により説明す
る。
An embodiment of the present invention will be described below with reference to FIGS. 2 and 3.

第2図において、28はLPF、29はHP Ii’ 
In Fig. 2, 28 is LPF, 29 is HP Ii'
.

30はリミタ、3工は輝度(8号の低域成分と高域成分
を加算する加算回路、32は画像の輪郭部に等しい飯の
オーバーシーートとブリシーートを発生させるビデオイ
コライザ回路、33はエツジ部に生じ−る波形歪を改善
するクリップ補償回路、他は第1図と同じものである。
30 is a limiter, 3 is a brightness (addition circuit that adds the low frequency component and high frequency component of No. 8), 32 is a video equalizer circuit that generates oversheet and oversheet equal to the contour of the image, and 33 is an edge circuit. The other components are the same as those shown in FIG. 1, except for the clip compensation circuit for improving the waveform distortion occurring in the section.

第2図の特徴は、28,29,30.31から構成され
るエツジノイズ抑圧回路を持つことである。
The feature of FIG. 2 is that it has an edge noise suppression circuit composed of 28, 29, 30, and 31.

第3図に本発明のエツジノイズ抑圧回路のブロック図を
示し、各部波形を用いて説明する。
FIG. 3 shows a block diagram of the edge noise suppression circuit of the present invention, and will be explained using waveforms of each part.

第3図において、34はメインディエンファシスされた
輝度信号の入力端子、35はエツジノイズを低減された
輝度信号の出力端子である。
In FIG. 3, 34 is an input terminal for the main de-emphasized luminance signal, and 35 is an output terminal for the luminance signal with reduced edge noise.

入力端子34から入力される輝度信号は(a)に示すよ
うに高域のノイズを含んでいる。信号(alからHPF
29によりノイズ成分を含んだ高域成分(b)が取り出
され、LPF’28により低域成分(C)が取り出され
る。高域成分(blはリミタ30てリミタがかけられ加
算回路31で低域成分(C)と加算される。結局ノイズ
抑圧回路を通った輝度信号は(d)に示すようにエツジ
部のノイズか取り除かれる。
The luminance signal input from the input terminal 34 includes high-frequency noise as shown in (a). Signal (al to HPF
29 extracts a high frequency component (b) containing a noise component, and LPF'28 extracts a low frequency component (C). The high-frequency component (bl) is limited by the limiter 30 and added to the low-frequency component (C) by the adder circuit 31.In the end, the luminance signal that has passed through the noise suppression circuit is affected by edge part noise as shown in (d). be removed.

以上のように本発明を用いることで、従来m」題となっ
ていたエツジノイズを取り除くことができ良質な画像を
再生てきる。なお、信号(d)の平坦部ノイズは従来同
様、ノイズキャンセル回路22などの処理により十分低
減できる。
As described above, by using the present invention, edge noise, which has been a problem in the past, can be removed and high-quality images can be reproduced. Incidentally, the flat part noise of the signal (d) can be sufficiently reduced by processing by the noise canceling circuit 22, etc., as in the conventional case.

第4図に本発明の別の実施例を示す。第4図において、
34はIJ ミタ、35は復調回路、36はLPF、3
7はメインディエンファシス、38はIH遅延回路16
により遅延され復調された遅延輝度信号(以下YDと略
す)とLP11゛28により取り出された低域取分uW
信号(以下YLと略す)の切替え回路、39は輝度信号
(以下Yと略す)とYr、の切替え回路、40は裁尊卸
路、41はA(JCのかけられた再生FM信号の入力端
子、42はドロップアウトパルスを拡張するパルス拡張
回路である。
FIG. 4 shows another embodiment of the invention. In Figure 4,
34 is an IJ miter, 35 is a demodulation circuit, 36 is an LPF, 3
7 is the main de-emphasis, 38 is the IH delay circuit 16
The delayed luminance signal (hereinafter abbreviated as YD) delayed and demodulated by
39 is a switching circuit for a luminance signal (hereinafter abbreviated as Y) and Yr, 40 is a shunsho route, and 41 is an input terminal for A (JC-applied reproduced FM signal). , 42 is a pulse extension circuit for extending the dropout pulse.

第4図の特徴は、第2図、第3図のHPF29をLPF
28、切替え回路39と減算回路40で構成しているこ
と、およびYL倍信号経路に切替え回路38を設は復調
されたYD倍信号用いてビデオ信号でドロップアウト補
償およびCCII−L時に問題となるクロマ信号垂直方
向ずれの補正を行なうように構成していることである。
The feature of Figure 4 is that HPF29 in Figures 2 and 3 is replaced by LPF.
28. The fact that it is composed of a switching circuit 39 and a subtracting circuit 40, and that the switching circuit 38 is installed in the YL multiplied signal path causes a problem when performing dropout compensation and CCII-L in a video signal using the demodulated YD multiplied signal. The present invention is configured to correct vertical deviation of the chroma signal.

通常再生時、スイッチ38 、39は図示の位置にあり
、1.PF28により取り出されたYL倍信号減勇回路
40と加算回路31に専かれる。減算回路40の別の入
力端子にはY信号が導かれており減算回路40の出力は
Y−YLでYH倍信号なる。
During normal playback, the switches 38 and 39 are in the positions shown.1. The signal is dedicated to the YL multiplied signal reduction circuit 40 and the addition circuit 31 taken out by the PF 28. A Y signal is introduced to another input terminal of the subtraction circuit 40, and the output of the subtraction circuit 40 is Y-YL, which is a signal multiplied by YH.

YH倍信号リミタ30でリミタをかけられ、加算回路3
1でYL伯信号加算され、第3図に示したようなエツジ
ノイズを抑圧された信号となる。
It is limited by the YH double signal limiter 30, and the adder circuit 3
1, the YL signal is added, resulting in a signal with edge noise suppressed as shown in FIG.

ドロップアウト時には、スイッチ38 、39が図示と
逆の位置となる。IH遅延回路16の出力はドロップア
ウト補償回路15に入力されると同時にリミタ34に入
力され、復調回路35、LPF36、メインディエンフ
ァシス37を介して生信号よりもIH遅延したYD倍信
号導き出される。ここでパルス拡張回路は、少なくとも
リミタ34、復調(ロ)%35、L P F36とメイ
ンティエンファシス37で生じる遅延時間の合計よりも
多くドロップアウトパルスを拡張することにより、ドロ
ップアウトの切替えノイズを抑制している。減算回路4
0の入力はどちらもY@号となり出力は零になる。一方
スイッチ38の出力はYD倍信号なり、結局ドロップア
ウト時に加算回路3■から出力される信号はY’ D信
号となる。
At the time of dropout, the switches 38 and 39 are in opposite positions to those shown. The output of the IH delay circuit 16 is input to the dropout compensation circuit 15 and at the same time to the limiter 34, and via the demodulation circuit 35, LPF 36, and main de-emphasis 37, a YD times signal delayed by IH from the raw signal is derived. Here, the pulse expansion circuit reduces the dropout switching noise by expanding the dropout pulse by at least the sum of the delay times generated by the limiter 34, demodulation (b)% 35, LPF 36, and main emphasis 37. It's suppressed. Subtraction circuit 4
Both inputs of 0 become Y@, and the output becomes 0. On the other hand, the output of the switch 38 is a YD times signal, and as a result, the signal output from the adder circuit 32 at the time of dropout becomes a Y'D signal.

CCIR時にはクロマくし形によりクロマ信号の垂直情
報が輝度信号よりも遅延することになる。これを解決す
るためにはN度信号も遅延してやればよい。したかつて
切替え回路38ヲ図示とは逆の位置とじYD倍信号出力
させ、切替え回路39を図示の位置としYH倍信号出力
させれば、加算回路31の出力はYD+YH傷号となり
遅延線によって制限されるYD倍信号帯域をYH倍信号
補償でき、クロマ信号との遅延差をなくシ、かつ、十分
な帯域を持った輝度信号を得ることができる。
During CCIR, the vertical information of the chroma signal is delayed compared to the luminance signal due to the chroma comb. To solve this problem, the N degree signal may also be delayed. If the switching circuit 38 is set in the opposite position to that shown and outputs the YD multiplied signal, and the switching circuit 39 is set to the shown position and outputs the YH multiplied signal, the output of the adder circuit 31 becomes the YD+YH signal, which is limited by the delay line. It is possible to compensate the YD-fold signal band for the YH-fold signal, eliminate the delay difference with the chroma signal, and obtain a luminance signal with a sufficient band.

以上のように、本発明によれは、フィルタリンクをL 
P k’ 1個で済ませるエツジノイズ抑圧回路を実現
すると間開に、LPF経路に切替え回路を設けることに
よりビデオドロップアウト補償およびCCI 14時の
クロマ垂直方向ずれ補正を行なうことかでき、非常ζこ
コストパフォーマンスの良いエツジノイズ抑圧回路とな
る。
As described above, according to the present invention, the filter link is
By realizing an edge noise suppression circuit that requires only one P k', it is possible to perform video dropout compensation and chroma vertical shift correction at CCI 14 by providing a switching circuit in the LPF path, which reduces the cost significantly. It becomes an edge noise suppression circuit with good performance.

第5図に、本発明の実施例の具体的回路を示す。FIG. 5 shows a specific circuit of an embodiment of the present invention.

第5図は、1個のLPFで構成するエツジノイズ抑圧回
路である。51は入力端子、52は出力端子である。C
とlxでL P ]”、Ql〜Q4とC,R1でJ−J
 P F、(占” +Q” +Q8+Q9とR2でリミ
タ、Q3Q5とRLで加算回路を構成している。
FIG. 5 shows an edge noise suppression circuit composed of one LPF. 51 is an input terminal, and 52 is an output terminal. C
and L P with lx]”, Ql~Q4 and C, J-J with R1
PF, (+Q) +Q8+Q9 and R2 constitute a limiter, and Q3Q5 and RL constitute an adder circuit.

つまり、端子51から入力された輝度信号YはQ2に導
かれると同時にCと几1で構成されるLPFにより低域
成分Yr、だけか取り出されQ3とQ6に導かれる。Q
2とQ3は差動アンプを構成しており出力として部域成
分YHたけが取り出される。
That is, the luminance signal Y inputted from the terminal 51 is guided to Q2, and at the same time only the low frequency component Yr is taken out by the LPF composed of C and 1 and guided to Q3 and Q6. Q
2 and Q3 form a differential amplifier, and only the local component YH is taken out as an output.

たたし、差動アンプの電流源の電流はJO′L2で調整
することができ、電流を小す<シて差動アンプがリミタ
として動作する点lこ収定しておけば、YH酸成分リミ
タとして働く。リミタされたYHはR1−によりYLと
コレクタ加算され端子52に導かれる。
However, the current of the current source of the differential amplifier can be adjusted with JO'L2, and if the current is reduced and the point at which the differential amplifier operates as a limiter is determined, the YH acid Acts as a component limiter. The limited YH is collector added to YL by R1- and guided to the terminal 52.

本発明によるエツジノイズ抑圧回路を用いれば従来問題
となっているエツジノイズを低減することができる。た
たし、第3図((1)に示すようにエツジ部が若干鈍る
ことになる。通常VTRの再生波形はオーバーシー−ト
気味の波形になるため、鈍りはほとんど1句題ないが、
本発明の実施例の第2図、第4図にはエツジ部の鈍りが
補償できるようにビデオイコライザ回路32、クリップ
補償回路33が設けられている。勿論、上記回路はエツ
ジノイズ抑圧回路でエツジノイズを抑制した後に設ける
のが有効である。
By using the edge noise suppression circuit according to the present invention, edge noise, which has been a problem in the past, can be reduced. However, as shown in Figure 3 ((1)), the edges will become slightly dull. Normally, the reproduced waveform of a VTR is a waveform that is slightly oversheet, so the dullness is hardly a problem.
In the embodiments of the present invention shown in FIGS. 2 and 4, a video equalizer circuit 32 and a clip compensation circuit 33 are provided to compensate for the dullness of the edges. Of course, it is effective to provide the above circuit after the edge noise is suppressed by an edge noise suppression circuit.

第6図にクリップ補償回路33のブロック図を示す。6
1は入力端子、62はHPF、63は開城成分の大振幅
部分のみ8取り出すベースクリップ回路、64は減衰器
、65はLPF’、66は加昇回路、67は出力端子で
ある。信号の流れに沿って谷部の成形を説明する。
FIG. 6 shows a block diagram of the clip compensation circuit 33. 6
1 is an input terminal, 62 is an HPF, 63 is a base clip circuit that extracts only the large amplitude portion of the open castle component, 64 is an attenuator, 65 is an LPF', 66 is a booster circuit, and 67 is an output terminal. The formation of valleys will be explained along the flow of signals.

端子61から入力された1百号からiiP F 62で
高域成分を、LPF65で低域成分を取り出す。高域成
分はベースクリップで大1幅信号だけが取り出され、減
挾器64をブrして双」嘗回路66に導かれる。加算回
路66で低域成分とリミタざ、rした大振幅高域成分が
力日算され、エツジ部の鈍りを補正する。
From No. 100 input from the terminal 61, the iiP F 62 extracts the high frequency component, and the LPF 65 extracts the low frequency component. As for the high-frequency components, only the large-width signal is extracted by base clipping, which is passed through the attenuator 64 and guided to the double-width circuit 66. An adder circuit 66 calculates the low frequency component and the limited large amplitude high frequency component, thereby correcting the dullness of the edge portion.

第7図にビデオイコライザ回路のA体側を示す。71は
入力端子、72は出刃端子である。端子71力1ら入力
された信号は1411;、 71!i・jに示すように
エツジ部にブリシーートおよび詞−バーシュートが付き
、錬りを補正する。シーート量はCRによって円変にて
きる。
FIG. 7 shows the A-body side of the video equalizer circuit. 71 is an input terminal, and 72 is a blade terminal. The signal input from terminal 71 force 1 is 1411;, 71! As shown in i and j, a fillet and a barshot are added to the edges to correct the distortion. The sheet amount varies depending on the CR.

〔発明の効果〕〔Effect of the invention〕

本発明によれは、再生安像6]号に生じるエラ、ジノイ
ズを抑圧し、良質な而f2を再生でき、コストパフォー
マンスの艮い−Lソジノイズ丼正圧回路笑現できる。
According to the present invention, it is possible to suppress errors and noise occurring in the reproduced image 6, reproduce high quality f2, and realize a positive pressure circuit with excellent cost performance.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来の丹生回路のブロック図、第2図は本発
明の実施例を示すブロック図、第3図は本発明の谷部波
形図、第4図は本発明の別の実施例を示すフロック図、
第5冒は本発明の具体的回路図、舅6図itクリップ輛
481rii路のブロック図、第7図はヒデ万・rコラ
1ザ回路の具体的回路図である。 ■・・・@気テープ 2・・・磁気ヘッド4・・・プリ
アンプ 9・・ト)生P’ Mピーキング10・・・A
、GC13・・位相補償回路16・・・IH遅延回路 
18・・・値調回フ′乙20・・・メインディエンファ
シス 21・・・ダイナミツクデイエンフアシス22・・・ノ
イズキャンセル 28・・L P F 29・・・)(P F2O・・・
 リ ミ タ 31 ・・・ 刀Il算回路32・・・
ビデオイコライザ 33・・クリップ備1べ 葛5図 第 2 図 郭 7 図
Fig. 1 is a block diagram of a conventional Niu circuit, Fig. 2 is a block diagram showing an embodiment of the present invention, Fig. 3 is a trough waveform diagram of the present invention, and Fig. 4 is another embodiment of the present invention. A flock diagram showing,
Fig. 5 is a specific circuit diagram of the present invention, Fig. 6 is a block diagram of the IT clip circuit 481rii, and Fig. 7 is a specific circuit diagram of the Hideman-R Cora 1 circuit. ■...@Ki tape 2...Magnetic head 4...Preamplifier 9...G) Raw P' M peaking 10...A
, GC13...Phase compensation circuit 16...IH delay circuit
18...Value adjustment time 20...Main de-emphasis 21...Dynamic de-emphasis 22...Noise cancel 28...L P F 29...) (P F2O...
Limiter 31... Sword Il arithmetic circuit 32...
Video equalizer 33...Clips 1, 5, Figure 2, Figure 7

Claims (1)

【特許請求の範囲】[Claims] 1、映像信号の低域成分のみを取り出す回路と高域成分
のみを取り出す回路と大振幅信号を抑圧する振幅制限N
路より成る磁気記録再生装置において、振幅制限回路を
高域p波後に設イブ、該振幅制限回路の出力と該低域p
波された信号を加算する加X回路を設けたことを特徴と
するエツジノイズ抑圧回路。
1. A circuit that extracts only the low frequency components of the video signal, a circuit that extracts only the high frequency components, and an amplitude limiter N that suppresses large amplitude signals.
In a magnetic recording and reproducing device consisting of a
An edge noise suppression circuit characterized in that it is provided with an X-adding circuit that adds waveformed signals.
JP58177966A 1983-09-28 1983-09-28 Edge noise suppression circuit Pending JPS6070884A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58177966A JPS6070884A (en) 1983-09-28 1983-09-28 Edge noise suppression circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58177966A JPS6070884A (en) 1983-09-28 1983-09-28 Edge noise suppression circuit

Publications (1)

Publication Number Publication Date
JPS6070884A true JPS6070884A (en) 1985-04-22

Family

ID=16040186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58177966A Pending JPS6070884A (en) 1983-09-28 1983-09-28 Edge noise suppression circuit

Country Status (1)

Country Link
JP (1) JPS6070884A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62234495A (en) * 1986-03-31 1987-10-14 Nec Home Electronics Ltd Magnetic recording and reproducing device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62234495A (en) * 1986-03-31 1987-10-14 Nec Home Electronics Ltd Magnetic recording and reproducing device

Similar Documents

Publication Publication Date Title
US4597021A (en) Video recording and reproducing apparatus with noise reduction
JPH039679B2 (en)
JPH0241951B2 (en)
KR920010187B1 (en) Magnetic reproducing device
JPS6119198B2 (en)
JPS6070884A (en) Edge noise suppression circuit
JPS6236991A (en) Clip compensation circuit
JPH026710Y2 (en)
JP2535826B2 (en) Noise cancellation circuit
KR100226564B1 (en) Apparatus for processing a video signal
JPH0526868Y2 (en)
JP3030925B2 (en) Magnetic recording / reproducing device
JP2635647B2 (en) Video signal recording and playback device
JPH0430369A (en) Video signal reproducing device
JP2901114B2 (en) Magnetic recording / reproducing device
JP2533107B2 (en) Limiter processing circuit for playback FM signal
JPH0545116B2 (en)
JPS5897992A (en) Chroma signal recording and reproducing circuit
JPH0225597B2 (en)
JPH0123993B2 (en)
JPS5946046B2 (en) Recording/playback device
JPH0799863B2 (en) Noise reduction circuit
JPH03230371A (en) Fm modulated brightness signal processing circuit
JPS59200594A (en) Chroma signal processing circuit
JPH02290397A (en) Recorder for chroma signal