JPH04262689A - Nonlinear signal processor - Google Patents

Nonlinear signal processor

Info

Publication number
JPH04262689A
JPH04262689A JP3023142A JP2314291A JPH04262689A JP H04262689 A JPH04262689 A JP H04262689A JP 3023142 A JP3023142 A JP 3023142A JP 2314291 A JP2314291 A JP 2314291A JP H04262689 A JPH04262689 A JP H04262689A
Authority
JP
Japan
Prior art keywords
nonlinear
emphasis
signal
horizontal
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3023142A
Other languages
Japanese (ja)
Inventor
Yasuo Hamamoto
康男 濱本
Atsuo Ochi
厚雄 越智
Kohei Suzuki
康平 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3023142A priority Critical patent/JPH04262689A/en
Publication of JPH04262689A publication Critical patent/JPH04262689A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the waveform reproducibility of a transmission waveform and to reduce the noise of the edge part in a picture by digitizing a vertical nonlinear signal processing circuit and making a horizontal nonlinear signal processing circuit into a phase straight line. CONSTITUTION:A video signal inputted from an input terminal 1 is inputted to a digital vertical nonlinear emphasis circuit 2 and a vertical direction high band component receives nonlinear emphasis. The vertical-nonlinear-emphasized video signal is inputted to a horizontal nonlinear phase straight line emphasis circuit 3 and a horizontal direction high band component receives nonlinear emphasis. A signal transmitted through a transmission line 4 is inputted to a horizontal nonlinear phase straight line de-emphasis circuit 5 and the horizontal direction high band component is de-emphasized. The horizontal-nonlinear- phase-strainght-line-de-emphasized video signal is inputted to a digital vertical nonlinear de-emphasis circuit 6 and the vertical direction high band component receives de-emphasis.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、映像信号の伝送に用い
る非線形信号処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nonlinear signal processing device used for transmitting video signals.

【0002】0002

【従来の技術】従来、画像の2次元の非線形処理は、例
えば、National Technical Rep
ort DEC.1988に示されているように、アナ
ログ信号処理にて垂直非線形信号処理を行う回路と水平
非線形処理を行う回路を縦続に接続することにより行っ
ていた。
2. Description of the Related Art Conventionally, two-dimensional nonlinear processing of images has been carried out by, for example, National Technical Rep.
ort DEC. As shown in 1988, analog signal processing was performed by cascade-connecting a circuit that performs vertical nonlinear signal processing and a circuit that performs horizontal nonlinear processing.

【0003】以下、図面を参照しながら、従来の非線形
信号処理装置の一例について説明する。
An example of a conventional nonlinear signal processing device will be described below with reference to the drawings.

【0004】従来の非線形処理処理装置のブロック図を
図4に示す。図4において23は入力端子で、映像信号
が入力される。入力端子23から入力された映像信号は
、まず、24で示される垂直非線形エンファシス回路に
より垂直方向高域成分が振幅が小さいほどエンファシス
量が大きくなるような処理を受ける。垂直非線形エンフ
ァシス回路は例えば、図5に示されるように入力端子3
0、第一の加算器31、アナログ垂直遅延素子32、減
算器33、第一の増幅回路36、第一の非線形処理回路
37、第二の増幅回路34、第二の非線形処理回路35
、第二の加算器38、出力端子39で構成される。
FIG. 4 shows a block diagram of a conventional nonlinear processing device. In FIG. 4, 23 is an input terminal to which a video signal is input. The video signal input from the input terminal 23 is first subjected to processing by a vertical nonlinear emphasis circuit 24 such that the smaller the amplitude of the vertical high frequency component, the greater the amount of emphasis. For example, the vertical nonlinear emphasis circuit has an input terminal 3 as shown in FIG.
0, first adder 31, analog vertical delay element 32, subtracter 33, first amplifier circuit 36, first nonlinear processing circuit 37, second amplifier circuit 34, second nonlinear processing circuit 35
, a second adder 38, and an output terminal 39.

【0005】図5において、例えば増幅回路36の増幅
率を0とした時、入力端子30より入力された映像信号
は、アナログ垂直遅延素子32に入力される。アナログ
垂直遅延素子32は、例えば、CCD等で構成されてお
り、通常は、映像信号1ラインだけ遅延される。そして
遅延素子32の出力は、入力映像信号から減算器33を
用いて差し引かれる。その後に増幅回路34で必要なだ
け増幅された後に非線形処理回路35により振幅制限さ
れ、加算器38を用いて入力信号に加算される。この様
にして得られた信号が出力端子39より出力される。こ
の時、非線形処理回路の特性は、図8に示すように、入
力がある値までは、出力信号は、入力信号に比例し、あ
る値より大きくなるとい一定値thを出力するような特
性となっている。通常、増幅率K=1である。
In FIG. 5, for example, when the amplification factor of the amplifier circuit 36 is set to 0, the video signal input from the input terminal 30 is input to the analog vertical delay element 32. The analog vertical delay element 32 is composed of, for example, a CCD, and is normally delayed by one line of the video signal. The output of the delay element 32 is then subtracted from the input video signal using a subtracter 33. Thereafter, the signal is amplified by the necessary amount in the amplifier circuit 34, and then limited in amplitude by the nonlinear processing circuit 35, and added to the input signal using the adder 38. The signal obtained in this manner is output from the output terminal 39. At this time, the characteristics of the nonlinear processing circuit are such that, as shown in FIG. 8, the output signal is proportional to the input signal until the input value reaches a certain value, and when it becomes larger than a certain value, it outputs a constant value th. It has become. Usually, the amplification factor K=1.

【0006】また、減算器34の出力は、必要があれば
増幅回路36で増幅され、非線形処理回路37で振幅制
限を受けた後に、加算器31を用いて入力信号にフィー
ドバックされるが、エンファシス側では、通常、増幅回
路36の増幅率を0、即ちフィードバックしない構成と
することが多いので増幅率を0として説明した。
The output of the subtracter 34 is amplified by an amplifier circuit 36 if necessary, subjected to amplitude limitation by a nonlinear processing circuit 37, and then fed back to the input signal using an adder 31. On the other hand, the amplification factor of the amplifier circuit 36 is usually 0, that is, the amplification factor is often set to 0, that is, the structure does not provide feedback.

【0007】垂直非線形エンファシスされた映像信号は
、次に、水平非線形エンファシス回路25に入力され、
水平方向高域成分が非線形エンファシスを受ける。
The vertically nonlinearly emphasized video signal is then input to a horizontally nonlinearly emphasized circuit 25.
Horizontal high-frequency components undergo nonlinear emphasis.

【0008】図6は、通常の、非線形エンファシス回路
の構成を示しており入力端子40、位相非直線ハイパス
フィルター41、増幅回路42、非線形処理回路43、
加算器44、出力端子45で構成されている。入力端子
40より入力された映像信号は、位相非直線ハイパスフ
ィルター41で水平高域成分が分離される。位相非直線
ハイパスフィルターは、たとえば、図9に示されるよう
にコンデンサ59、抵抗60で構成されており、入力端
子58から入力された信号の高周波成分のみが出力端子
61より出力されるようになっている。そして増幅回路
42で、必要なだけ増幅された後に、非線形処理回路4
3で振幅制限されて、加算器44にて入力信号に加算さ
れる。非線形処理回路43は、先に垂直非線形処理回路
で用いたものと同様な動作をする。この様にして、出力
端子45には、垂直非線形エンファシスと水平非線形エ
ンファシスのかけられた映像信号が出力される。
FIG. 6 shows the configuration of a normal nonlinear emphasis circuit, which includes an input terminal 40, a phase nonlinear high-pass filter 41, an amplifier circuit 42, a nonlinear processing circuit 43,
It consists of an adder 44 and an output terminal 45. The horizontal high frequency components of the video signal inputted from the input terminal 40 are separated by a phase nonlinear high pass filter 41 . The phase non-linear high-pass filter is composed of a capacitor 59 and a resistor 60, for example, as shown in FIG. ing. After being amplified by the necessary amount in the amplifier circuit 42, the nonlinear processing circuit 4
3, and is added to the input signal by an adder 44. The nonlinear processing circuit 43 operates in the same manner as that used in the vertical nonlinear processing circuit. In this manner, a video signal subjected to vertical nonlinear emphasis and horizontal nonlinear emphasis is output to the output terminal 45.

【0009】このエンファシスのかかった信号は、次に
伝送路26を通して、水平非線形ディエンファシス回路
に入力される。水平非線形エンファシス回路は、例えば
、図7に示すように入力端子46、減算器47、位相非
直線ハイパスフィルター50、増幅回路49、非線形処
理回路48で構成されている。入力された映像信号は、
フィードバックされた信号が差し引かれ、出力信号とし
て、出力端子51より出力される。また、減算器47の
出力は、位相非直線ハイパスフィルター50、増幅回路
49、非線形処理回路48を通ってフィードバック信号
となる。位相非直線ハイパスフィルター50、増幅回路
49、非線形処理回路48は、水平非線形エンファシス
回路で用いたものと同一の特性を有するものを用いれば
よい。
This emphasized signal is then input to a horizontal nonlinear de-emphasis circuit through a transmission line 26. The horizontal nonlinear emphasis circuit includes, for example, an input terminal 46, a subtracter 47, a phase nonlinear high-pass filter 50, an amplifier circuit 49, and a nonlinear processing circuit 48, as shown in FIG. The input video signal is
The feedback signal is subtracted and output from the output terminal 51 as an output signal. Further, the output of the subtracter 47 passes through a phase nonlinear high-pass filter 50, an amplifier circuit 49, and a nonlinear processing circuit 48, and becomes a feedback signal. The phase nonlinear high-pass filter 50, the amplifier circuit 49, and the nonlinear processing circuit 48 may have the same characteristics as those used in the horizontal nonlinear emphasis circuit.

【0010】水平非線形ディエンファシスを受けた映像
信号は、次に、垂直非線形ディエンファシス回路28に
入力され、垂直方向高域成分がディエンファシスされ、
元に戻った信号が出力端子29に得られる。
The video signal that has undergone horizontal nonlinear de-emphasis is then input to a vertical non-linear de-emphasis circuit 28, where vertical high-frequency components are de-emphasized.
The restored signal is obtained at the output terminal 29.

【0011】垂直非線形ディエンファシス回路28は、
垂直非線形エンファシス回路(図5)の2つの増幅回路
の極性を反転し、増幅率を適切な値にすれば得られるの
で、説明は省略する。
The vertical nonlinear de-emphasis circuit 28 is
This can be obtained by inverting the polarities of the two amplifier circuits of the vertical nonlinear emphasis circuit (FIG. 5) and setting the amplification factor to an appropriate value, so a description thereof will be omitted.

【0012】水平及び、垂直のディエンファシスにより
伝送路26で付加された雑音、歪成分が低減され、信号
対雑音比(SNR)が改善されることになる。
The horizontal and vertical de-emphasis reduces the noise and distortion components added in the transmission line 26 and improves the signal-to-noise ratio (SNR).

【0013】[0013]

【発明が解決しようとする課題】このような従来の非線
形信号処理装置は、垂直非線形エンファシス(ディエン
ファシス)に関しては、アナログ信号処理であるために
、映像信号帯域が狭い、波形再現性が悪い等の問題点を
有しており、水平非線形エンファシス(ディエンファシ
ス)に関しては、位相非直線エンファシスであるために
、ディエンファシスで画像のエッジ部にディエンファシ
スされない雑音が多く残されるという問題点を有してい
る。そのため、全体系として映像信号の波形劣化が大き
く、画像のエッジ部に雑音が多く残るという問題点をも
つ。
[Problems to be Solved by the Invention] Such conventional nonlinear signal processing devices use analog signal processing for vertical nonlinear emphasis (de-emphasis), so they suffer from problems such as a narrow video signal band and poor waveform reproducibility. Regarding horizontal nonlinear emphasis (de-emphasis), since it is a phase non-linear emphasis, there is a problem that a lot of noise that is not de-emphasized is left at the edge of the image during de-emphasis. ing. Therefore, there is a problem in that the waveform of the video signal is significantly degraded as a whole, and a lot of noise remains at the edge portions of the image.

【0014】本発明は、上記問題を解決するもので、波
形再現性がよく、画像のエッジ部の雑音が従来に比べて
少なくなる非線形信号処理装置を提供することを目的と
している。
The present invention solves the above-mentioned problems, and aims to provide a nonlinear signal processing device with good waveform reproducibility and with less noise at the edge of an image than in the past.

【0015】[0015]

【課題を解決するための手段】本発明は上記課題を解決
するために、垂直非線形信号処理回路をディジタル化し
、水平非線形信号処理回路を位相直線化するという構成
を持ち、ディジタル垂直非線形エンファシス、水平非線
形位相直線エンファシスの順にエンファシスを施して伝
送し、水平非線形位相直線ディエンファシス、ディジタ
ル垂直非線形ディエンファシスの順にディエンファシス
を行うという構成を有する。
[Means for Solving the Problems] In order to solve the above-mentioned problems, the present invention has a configuration in which a vertical nonlinear signal processing circuit is digitized and a horizontal nonlinear signal processing circuit is phase linearized. It has a configuration in which emphasis is applied and transmitted in the order of non-linear phase linear emphasis, and de-emphasis is performed in the order of horizontal non-linear phase linear de-emphasis and digital vertical non-linear de-emphasis.

【0016】[0016]

【作用】本発明は上記した構成により、映像信号の波形
再現性が良好にでき、さらに、ディエンファシスにより
取り残されたエッジ部の雑音も低減されることになる。
According to the present invention, with the above-described configuration, the waveform reproducibility of the video signal can be improved, and noise in the edge portion left behind by de-emphasis can also be reduced.

【0017】[0017]

【実施例】以下、本発明の一実施例について図面を参照
して説明する。図1において、1は入力端子、2はディ
ジタル垂直非線形エンファシス回路、3は水平非線形位
相直線エンファシス回路、4は伝送路、5は水平非線形
位相直線エンファシス回路、6はディジタル垂直非線形
ディエンファシス回路、7は出力端子である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 1 is an input terminal, 2 is a digital vertical nonlinear emphasis circuit, 3 is a horizontal nonlinear phase linear emphasis circuit, 4 is a transmission line, 5 is a horizontal nonlinear phase linear emphasis circuit, 6 is a digital vertical nonlinear deemphasis circuit, 7 is the output terminal.

【0018】ブロック図の構成としては、図4の従来例
と同様であるが、従来例の垂直非線形エンファシス回路
、垂直非線形ディエンファシス回路がディジタル化され
ている点と、水平非線形エンファシス回路、水平非線形
ディエンファシス回路が位相直線エンファシスとなって
いる点が従来例と大きく異なる。
The configuration of the block diagram is the same as the conventional example shown in FIG. 4, except that the vertical nonlinear emphasis circuit and vertical nonlinear deemphasis circuit of the conventional example are digitized, and the horizontal nonlinear emphasis circuit and horizontal This is greatly different from the conventional example in that the de-emphasis circuit is a phase linear emphasis.

【0019】入力端子1より入力された映像信号は、最
初にディジタル垂直非線形エンファシス回路に入力され
、垂直方向高域成分が非線形エンファシスを受ける。 ディジタル非線形エンファシス回路のブロック図を図2
に示している。動作は、従来例で示したものと同一であ
るので省略するが、垂直遅延素子10がディジタルメモ
リーによって構成されている。これにより、アナログに
遅延素子に比較して波形再現性、伝送帯域共に優れた垂
直非線形エンファシス回路となる。ディジタル垂直遅延
素子10は、映像信号を1水平走査期間(1Hと呼ぶ)
を単位として遅延させる素子で、遅延時間は通常1Hで
あるが2Hもしくは1Hの整数倍でもかまわない。
The video signal inputted from the input terminal 1 is first inputted to a digital vertical nonlinear emphasis circuit, and the vertical high frequency components are subjected to nonlinear emphasis. Figure 2 shows a block diagram of the digital nonlinear emphasis circuit.
It is shown in The operation is the same as that shown in the conventional example, so a description thereof will be omitted, but the vertical delay element 10 is constituted by a digital memory. This results in a vertical nonlinear emphasis circuit that is superior in waveform reproducibility and transmission band compared to analog delay elements. The digital vertical delay element 10 transmits the video signal for one horizontal scanning period (referred to as 1H).
It is an element that delays in units of 1H, and the delay time is usually 1H, but it may be 2H or an integral multiple of 1H.

【0020】垂直非線形エンファシスされた映像信号は
、次に、水平非線形位相直線エンファシス回路3に入力
され、水平方向高域成分が非線形エンファシスを受ける
。水平非線形位相直線エンファシスは図3に示すように
構成されており、入力端子18より入力された映像信号
は、まず、位相直線ハイパスフィルター19に入力され
る。位相直線ハイパスフィルターは、例えば、図10に
示すように構成される。図10に於て、62は入力端子
、63、64、65、66は水平方向の単位遅延素子、
67、68、69、70、71は乗算器、72は加算器
、73は出力端子である。入力端子62より入力された
映像信号は、単位遅延素子63〜66で遅延された後、
入力信号及びそれぞれの単位遅延素子の出力は、乗算器
67〜71により適切な定数倍されて、加算器72にて
加算される。そして、加算器の出力は、位相直線ハイパ
スフィルターの出力として、出力端子73から出力され
る。
The vertically nonlinearly emphasized video signal is then input to a horizontally nonlinear phase linear emphasis circuit 3, where the horizontal high frequency components are subjected to nonlinear emphasis. The horizontal nonlinear phase line emphasis is configured as shown in FIG. 3, and the video signal input from the input terminal 18 is first input to the phase line high pass filter 19. The phase linear high-pass filter is configured as shown in FIG. 10, for example. In FIG. 10, 62 is an input terminal, 63, 64, 65, 66 are horizontal unit delay elements,
67, 68, 69, 70, and 71 are multipliers, 72 is an adder, and 73 is an output terminal. The video signal input from the input terminal 62 is delayed by unit delay elements 63 to 66, and then
The input signal and the output of each unit delay element are multiplied by an appropriate constant by multipliers 67 to 71, and added by an adder 72. The output of the adder is then output from the output terminal 73 as the output of the phase linear high-pass filter.

【0021】分離された水平方向高域成分は、増幅回路
20で適切な量だけ増幅され、非線形処理回路21で振
幅制限され、加算器74で入力信号と加算されて出力端
子22より出力される。非線形処理回路21は従来例で
も説明したように、図8で示されるようなリミッタ特性
を有する回路である。
The separated horizontal high-frequency components are amplified by an appropriate amount in the amplifier circuit 20, amplitude limited in the nonlinear processing circuit 21, added to the input signal in the adder 74, and outputted from the output terminal 22. . As explained in the conventional example, the nonlinear processing circuit 21 is a circuit having limiter characteristics as shown in FIG.

【0022】この様にして、垂直非線形エンファシス及
び水平非線形エンファシスされた信号は伝送路4で各種
の雑音や歪を伴って伝送される。
In this way, the vertically nonlinearly emphasized and horizontally nonlinearly emphasized signals are transmitted along the transmission line 4 with various noises and distortions.

【0023】伝送された信号は、最初、水平非線形位相
直線ディエンファシス回路5に入力され水平方向高域成
分がディエンファシスされると同時に雑音の水平方向高
域成分を減少させる。水平非線形位相直線ディエンファ
シスの構成は、エンファシス時と同様に図3に示される
。ただ、エンファシス側でのフィルターの伝達関数をH
e(ω)(ωは角周波数)、増幅回路20の増幅率をA
eとした場合、ディエンファシス側での伝達関数Hd(
ω)=He(ω)/(1+Ae・He(ω))、増幅率
Ad=−Aeとしなければならない。
The transmitted signal is first input to the horizontal nonlinear phase linear de-emphasis circuit 5, where the horizontal high-frequency components are de-emphasized and at the same time the horizontal high-frequency components of the noise are reduced. The configuration of horizontal nonlinear phase straight line de-emphasis is shown in FIG. 3 as in the case of emphasis. However, the transfer function of the filter on the emphasis side is H
e(ω) (ω is the angular frequency), the amplification factor of the amplifier circuit 20 is A
e, the transfer function Hd on the de-emphasis side (
ω)=He(ω)/(1+Ae·He(ω)), and the amplification factor Ad=−Ae.

【0024】水平非線形位相直線ディエンファシスされ
た映像信号は、ディジタル垂直非線形ディエンファシス
回路6に入力され、垂直方向高域成分のディエンファシ
スを受けると同時に雑音の垂直方向高域成分を減少させ
る。ディジタル垂直非線形ディエンファシス回路61の
構成は、ディジタル垂直非線形エンファシス回路2と同
様に図2で示される。ただ、エンファシス時、増幅回路
12の増幅率をVe、増幅回路14の増幅率を0とした
時、ディエンファシス側では、増幅回路12、14とも
に増幅率Vd=−Ve/(1+Ve)としなければなら
ない。動作は、エンファシス時と同様なので省略する。
The video signal subjected to the horizontal nonlinear phase linear deemphasis is input to the digital vertical nonlinear deemphasis circuit 6, where the vertical high frequency component is deemphasized and at the same time, the vertical high frequency component of the noise is reduced. The configuration of the digital vertical nonlinear de-emphasis circuit 61 is shown in FIG. 2 similarly to the digital vertical non-linear emphasis circuit 2. However, during emphasis, when the amplification factor of the amplifier circuit 12 is Ve and the amplification factor of the amplifier circuit 14 is 0, on the de-emphasis side, the amplification factor of both the amplifier circuits 12 and 14 must be set to Vd=-Ve/(1+Ve). It won't happen. The operation is the same as for emphasis, so it will be omitted.

【0025】この様にして、ディエンファシスされて伝
送時に加わった雑音成分及び歪成分が減少した信号が出
力端子7に出力されることになる。
In this manner, a de-emphasized signal with reduced noise and distortion components added during transmission is output to the output terminal 7.

【0026】また、画像のサンプリング周波数が十分に
高くない場合、垂直非線形エンファシス(ディエンファ
シス)部の非線形処理回路がディジタル処理であるため
に、斜め方向のサンプリングキャリヤからの折り返し妨
害が発生することが考えられる。しかし、エンファシス
側に於いては、水平エンファシスにより画像の高域斜め
成分の強調を行う前に垂直の非線形処理を行っており、
また、ディエンファシス側では、水平ディエンファシス
後に垂直の非線形処理を行っているため、垂直非線形エ
ンファシス(ディエンファシス)される画像の斜め成分
はさほど大振幅にはなっていない。このために、垂直非
線形処理部での斜め成分の折り返し妨害は、問題になら
ない。
Furthermore, if the image sampling frequency is not high enough, aliasing interference from diagonal sampling carriers may occur because the nonlinear processing circuit in the vertical nonlinear emphasis (de-emphasis) section is a digital process. Conceivable. However, on the emphasis side, vertical nonlinear processing is performed before emphasizing the high-frequency diagonal components of the image using horizontal emphasis.
Furthermore, on the de-emphasis side, since vertical non-linear processing is performed after horizontal de-emphasis, the diagonal components of the image subjected to vertical non-linear emphasis (de-emphasis) do not have a very large amplitude. For this reason, aliasing interference of oblique components in the vertical nonlinear processing section does not pose a problem.

【0027】そして、さらに波形再現をよくするために
、水平非線形エンファシス(ディエンファシス)処理も
ディジタル処理しても構わない。
In order to further improve waveform reproduction, horizontal nonlinear emphasis (de-emphasis) processing may also be digitally processed.

【0028】この様に本発明の実施例の非線形信号処理
回路は、垂直処理のディジタル化と水平処理の位相直線
化により良好な波形再現性及びエッジ部の雑音の低減効
果が得られる。
As described above, the nonlinear signal processing circuit according to the embodiment of the present invention achieves good waveform reproducibility and the effect of reducing edge noise by digitizing the vertical processing and linearizing the phase of the horizontal processing.

【0029】[0029]

【発明の効果】以上の一実施例から明らかなように本発
明によれば、従来、アナログ処理にて処理していた垂直
非線形エンファシスをディジタル化し、位相非直線であ
った水平非線形エンファシスを位相直線化し、エンファ
シス側で、垂直・水平の順に、また、ディエンファシス
側では水平・垂直の順に、それぞれ、エンファシス、デ
ィエンファシスを施しているので、良好な波形再現性と
画像のエッジ部の雑音の低減効果が得られる非線形信号
処理装置を提供できる。
Effects of the Invention As is clear from the above embodiment, according to the present invention, the vertical nonlinear emphasis, which was conventionally processed by analog processing, is digitized, and the horizontal nonlinear emphasis, which was phase nonlinear, is now converted to a phase linear On the emphasis side, emphasis and de-emphasis are applied in vertical and horizontal order, and on the de-emphasis side, in horizontal and vertical order, respectively, resulting in good waveform reproducibility and reduction of noise at the edge of the image. It is possible to provide a nonlinear signal processing device that is effective.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】ディジタル垂直非線形エンファシス回路のブロ
ック図である。
FIG. 2 is a block diagram of a digital vertical nonlinear emphasis circuit.

【図3】水平非線形位相直線エンファシスのブロック図
である。
FIG. 3 is a block diagram of horizontal nonlinear phase linear emphasis.

【図4】従来例を示すブロック図である。FIG. 4 is a block diagram showing a conventional example.

【図5】従来の垂直非線形エンファシスを示すブロック
図である。
FIG. 5 is a block diagram showing a conventional vertical nonlinear emphasis system.

【図6】従来の水平非線形エンファシスを示すブロック
図である。
FIG. 6 is a block diagram showing a conventional horizontal nonlinear emphasis system.

【図7】従来の水平非線形ディエンファシスを示すブロ
ック図である。
FIG. 7 is a block diagram showing conventional horizontal nonlinear de-emphasis.

【図8】非線形信号処理回路の入出力特性を示す図であ
る。
FIG. 8 is a diagram showing input/output characteristics of a nonlinear signal processing circuit.

【図9】位相非線形ハイパスフィルターの回路図である
FIG. 9 is a circuit diagram of a phase nonlinear high-pass filter.

【図10】位相直線ハイパスフィルターのブロック図で
ある。
FIG. 10 is a block diagram of a phase linear high-pass filter.

【符号の説明】[Explanation of symbols]

1,8,18,23,30,40,46,58,62 
 入力端子 7,17,22,29,39,45,51,61,73
  出力端子 9,16,74,31,38,44,72  加算器1
1,33,47  減算器
1, 8, 18, 23, 30, 40, 46, 58, 62
Input terminals 7, 17, 22, 29, 39, 45, 51, 61, 73
Output terminals 9, 16, 74, 31, 38, 44, 72 Adder 1
1, 33, 47 subtractor

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】  入力映像信号の垂直方向高域成分に対
してディジタル信号処理を用いて小振幅信号ほど振幅の
増幅率が大となる非線形処理を施した後に、水平方向高
域に対し小振幅信号ほど振幅の増幅率が大となる非線形
処理を施すことを特徴とする非線形信号処理装置。
Claim 1: After applying non-linear processing to the vertical high frequency components of the input video signal using digital signal processing such that the amplitude amplification factor is larger as the amplitude signal becomes smaller, the horizontal high frequency components are A nonlinear signal processing device characterized by performing nonlinear processing such that the amplitude of the signal is increased by a larger amplification factor.
【請求項2】  水平方向高域に対する非線形処理が位
相直線処理であることを特徴とする請求項1記載の非線
形信号処理装置。
2. The nonlinear signal processing device according to claim 1, wherein the nonlinear processing for the horizontal high range is phase linear processing.
【請求項3】  入力映像信号の水平方向高域に対し小
振幅信号ほど振幅を大きく減衰させる非線形処理を施し
た後に、垂直方向高域成分に対してディジタル信号処理
を用いて小振幅信号ほど振幅を大きく減衰させる非線形
処理を施すことを特徴とする非線形信号処理装置。
3. After applying non-linear processing to the horizontal high frequency range of the input video signal to attenuate the amplitude to a greater extent as the smaller the amplitude signal is, digital signal processing is applied to the vertical high frequency component to reduce the amplitude for the smaller amplitude signal. A nonlinear signal processing device characterized by performing nonlinear processing that greatly attenuates the signal.
【請求項4】  水平方向高域に対する非線形処理が位
相直線処理であることを特徴とする請求項3記載の非線
形信号処理装置。
4. The nonlinear signal processing device according to claim 3, wherein the nonlinear processing for the horizontal high range is phase linear processing.
JP3023142A 1991-02-18 1991-02-18 Nonlinear signal processor Pending JPH04262689A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3023142A JPH04262689A (en) 1991-02-18 1991-02-18 Nonlinear signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3023142A JPH04262689A (en) 1991-02-18 1991-02-18 Nonlinear signal processor

Publications (1)

Publication Number Publication Date
JPH04262689A true JPH04262689A (en) 1992-09-18

Family

ID=12102315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3023142A Pending JPH04262689A (en) 1991-02-18 1991-02-18 Nonlinear signal processor

Country Status (1)

Country Link
JP (1) JPH04262689A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6128283A (en) * 1984-07-18 1986-02-07 Victor Co Of Japan Ltd Video signal recording and reproducing device
JPS6465919A (en) * 1987-09-04 1989-03-13 Sharp Kk Non-linear emphasis circuit
JPH01251475A (en) * 1988-03-31 1989-10-06 Nec Home Electron Ltd Digital emphasis circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6128283A (en) * 1984-07-18 1986-02-07 Victor Co Of Japan Ltd Video signal recording and reproducing device
JPS6465919A (en) * 1987-09-04 1989-03-13 Sharp Kk Non-linear emphasis circuit
JPH01251475A (en) * 1988-03-31 1989-10-06 Nec Home Electron Ltd Digital emphasis circuit

Similar Documents

Publication Publication Date Title
US5262863A (en) Video signal processor having an adjustable noise cancelling circuit
JPH01220975A (en) Picture quality adjustment circuit
JPH04262689A (en) Nonlinear signal processor
JP2551205B2 (en) Contour correction circuit
JPH04262690A (en) Nonlinear signal processor
JP2548448B2 (en) Multidimensional nonlinear signal processor
JP3454990B2 (en) Signal processing circuit
JP2833932B2 (en) Non-linear emphasis circuit
JP2591005B2 (en) Noise canceller device
JPH026710Y2 (en)
JP2574509B2 (en) Video signal processing device
JP2632428B2 (en) Line correlation noise cancellation circuit
JPH04973A (en) Video signal processor
JPH053196B2 (en)
JPH0514477B2 (en)
JPH0339433B2 (en)
JP2757370B2 (en) Nonlinear signal processor
JPS5824536Y2 (en) Horizontal aperture correction circuit
JP2538139B2 (en) Non-linear signal processor
JPH05308576A (en) Video signal processing system
JPH01198879A (en) Noise reduction device
JPH0416075A (en) Nonlinear filter circuit
JPS61288575A (en) Aperture compensating circuit
JPS62262583A (en) Method for varying high frequency gain
JPH02202213A (en) Equalizing circuit