JPH01245318A - 直流電圧変換回路 - Google Patents
直流電圧変換回路Info
- Publication number
- JPH01245318A JPH01245318A JP7381988A JP7381988A JPH01245318A JP H01245318 A JPH01245318 A JP H01245318A JP 7381988 A JP7381988 A JP 7381988A JP 7381988 A JP7381988 A JP 7381988A JP H01245318 A JPH01245318 A JP H01245318A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- output
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000007599 discharging Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、例えば電子チューナの可変容量ダイオード
等へ印加するチューニング用電圧を生成するために好適
する直流電圧変換回路の改良に関する。
等へ印加するチューニング用電圧を生成するために好適
する直流電圧変換回路の改良に関する。
（従来の技術）
周知のように、例えば電子チューナの可変容量ダイオー
ドに印加するチューニング用電圧は、直流電圧変換回路
によって生成される。第３図は、ＩＣ（集積回路）化さ
れた従来の直流電圧変換回路を示すもので、図中点線で
囲んだ部分がＩＣ１１を示している。
ドに印加するチューニング用電圧は、直流電圧変換回路
によって生成される。第３図は、ＩＣ（集積回路）化さ
れた従来の直流電圧変換回路を示すもので、図中点線で
囲んだ部分がＩＣ１１を示している。
定電圧源１２の出力電圧Ｖｃｃは、ＩＣ１１の外部接続
用ビンＩｌａを介して昇圧回路１３に印加され昇圧され
る。この昇圧回路１３の昇圧電圧Ｖｓは、基準電圧発生
回路１４及びＰＮＰ型のトランジスタＱ１にそれぞれ電
源電圧として印加されるとともに、Ｉｃ１ｉの外部接続
用ピン１１ｂを介して、ＩＣ１１の外部に取り出せるよ
うになされている。
用ビンＩｌａを介して昇圧回路１３に印加され昇圧され
る。この昇圧回路１３の昇圧電圧Ｖｓは、基準電圧発生
回路１４及びＰＮＰ型のトランジスタＱ１にそれぞれ電
源電圧として印加されるとともに、Ｉｃ１ｉの外部接続
用ピン１１ｂを介して、ＩＣ１１の外部に取り出せるよ
うになされている。
基準電圧発生回路１４は、昇圧電圧Ｖｓに基づいて基準
電圧Ｖｒｅｆを発生する。この基準電圧Ｖ ｒｅｆは、
ＩＣ１１の外部接続用ビン１１ｃ及び抵抗Ｒ１を介し、
て可変抵抗器１５に印加される。可変抵抗器１５の摺動
子１５ａから得られる分圧電圧Ｖｉｎ＋は、ＩＣ１１の
外部接続用ビンＩｌｄを介して、直流増幅回路１６の非
反転入力端子に印加される。
電圧Ｖｒｅｆを発生する。この基準電圧Ｖ ｒｅｆは、
ＩＣ１１の外部接続用ビン１１ｃ及び抵抗Ｒ１を介し、
て可変抵抗器１５に印加される。可変抵抗器１５の摺動
子１５ａから得られる分圧電圧Ｖｉｎ＋は、ＩＣ１１の
外部接続用ビンＩｌｄを介して、直流増幅回路１６の非
反転入力端子に印加される。
この直流増幅回路１６の出力は、ＮＰＮ型のトランジス
タＱ２を介して前記トランジスタＱ１のコレクタ電流Ｉ
ｃ１として取り出され、ＩＣ１１の外部接続用ビン１１
θ、抵抗Ｒ２、Ｒ３及びコンデンサＣ１よりなる負帰還
回路１７、ＩＣ１１の外部接続用ビン１１ｆを介して、
直流増幅回路１６の反転入力端一に供給される。
タＱ２を介して前記トランジスタＱ１のコレクタ電流Ｉ
ｃ１として取り出され、ＩＣ１１の外部接続用ビン１１
θ、抵抗Ｒ２、Ｒ３及びコンデンサＣ１よりなる負帰還
回路１７、ＩＣ１１の外部接続用ビン１１ｆを介して、
直流増幅回路１６の反転入力端一に供給される。
そして、ＩＣ１１の外部接続用ビン１１θに発生する電
圧Ｖｏが、チューニング用電圧として図示しない電子チ
ューナの可変容量ダイオードに印加されるものである。
圧Ｖｏが、チューニング用電圧として図示しない電子チ
ューナの可変容量ダイオードに印加されるものである。
また、コンデンサＣ１は、出力電圧Ｖｏのリヅプル除去
の作用を行なっている。
の作用を行なっている。
ここで、直流増幅回路１６の閉ループゲインＧは、負帰
還回路１７を構成する外付けの抵抗Ｒ２、Ｒ３によって
決定され、 ａ＝ （Ｒ２＋Ｒ３）／Ｒ２ となる。このため、出力電圧Ｖｏは、可変抵抗器１５の
摺動子１５ａから取り出された分圧電圧Ｖｉｎ＋を、直
流増幅回路１６の閉ループゲインＧ倍したもの、つまり
、 ＶＯ＝ ＋ （Ｒ２＋Ｒ３） ／Ｒ２） ） ・Ｖｉｎ
＋・・・（１） となる、そして、分圧電圧Ｖｉｎ十は、可変抵抗器１５
の摺動子１５ａの操作位置を変えることによって変化さ
せることができるので、結局、出力電圧Ｖｏは、可変抵
抗器１５の摺動子１５ａの操作位置に対応して変化する
ことになる。
還回路１７を構成する外付けの抵抗Ｒ２、Ｒ３によって
決定され、 ａ＝ （Ｒ２＋Ｒ３）／Ｒ２ となる。このため、出力電圧Ｖｏは、可変抵抗器１５の
摺動子１５ａから取り出された分圧電圧Ｖｉｎ＋を、直
流増幅回路１６の閉ループゲインＧ倍したもの、つまり
、 ＶＯ＝ ＋ （Ｒ２＋Ｒ３） ／Ｒ２） ） ・Ｖｉｎ
＋・・・（１） となる、そして、分圧電圧Ｖｉｎ十は、可変抵抗器１５
の摺動子１５ａの操作位置を変えることによって変化さ
せることができるので、結局、出力電圧Ｖｏは、可変抵
抗器１５の摺動子１５ａの操作位置に対応して変化する
ことになる。
一方、上記分圧電圧Ｖｉｎ十は、可変抵抗器１５の全抵
抗値をＲＶＲとし、摺動子１５ａと接地端との間の抵抗
値をＲＶＲＣとすると、 Ｖｉｎ÷＝ （ＲＶＲＣ／ （Ｒ１＋ＲＶＲ） ｌ −
Ｖｒｅｆ・・・（２） となる、すると、上記（？）、（２１式より、Ｖｏ ＝
（（Ｒ２＋Ｒ３） ／Ｒ２） ）−（ＲＶＲＣ／ （
Ｒｔ ＋ＲＶＲ） ） −Ｖｒｅｆが得られ、基準電圧
Ｖｒｅｆに温度依存性がなければ、出力電圧ｖＯにも温
度依存性がなくなり、温度に対して出力電圧Ｖｏが変動
しないことがわかる。
抗値をＲＶＲとし、摺動子１５ａと接地端との間の抵抗
値をＲＶＲＣとすると、 Ｖｉｎ÷＝ （ＲＶＲＣ／ （Ｒ１＋ＲＶＲ） ｌ −
Ｖｒｅｆ・・・（２） となる、すると、上記（？）、（２１式より、Ｖｏ ＝
（（Ｒ２＋Ｒ３） ／Ｒ２） ）−（ＲＶＲＣ／ （
Ｒｔ ＋ＲＶＲ） ） −Ｖｒｅｆが得られ、基準電圧
Ｖｒｅｆに温度依存性がなければ、出力電圧ｖＯにも温
度依存性がなくなり、温度に対して出力電圧Ｖｏが変動
しないことがわかる。
ここで、第３図に示した構成の直流電圧変換回路は、昇
圧側での負荷電流を小さくすることにより、回路全体の
消費電流を小さくして、高調波の不要輻射を低減させる
ようにしているなめ、抵抗Ｒ２、Ｒ３としては、非常に
抵抗値の高いものが使用されている。
圧側での負荷電流を小さくすることにより、回路全体の
消費電流を小さくして、高調波の不要輻射を低減させる
ようにしているなめ、抵抗Ｒ２、Ｒ３としては、非常に
抵抗値の高いものが使用されている。
例えば
Ｒ２＝ ４００ ｋＱ
Ｒ３＝２１４Ω
とした場合、
Ｒ１＝ ６８０ ｋＱ
Ｖｒｅｆ＝６Ｖ
とすると、最大出力電圧Ｖ ０１ａＸとして１２Ｖを得
るためには、 Ｖｉｎ＋＝２Ｖ が必要となり、このためには、 ＲＶＲＣ＝ ３４０ ｋＱ にする必要がある。
るためには、 Ｖｉｎ＋＝２Ｖ が必要となり、このためには、 ＲＶＲＣ＝ ３４０ ｋＱ にする必要がある。
しかしながら、上記のような従来の直流電圧変換回路で
は、第４図に示すように、出力電圧Ｖ。
は、第４図に示すように、出力電圧Ｖ。
が１２Ｖ （ＶＯｌａＸ）にある状態において、同図中
時刻Ｔ１で、可変抵抗器１５の摺動子１５ａを、ＲＶＲ
Ｃ＝ ３４０ ｋＱ の位置から急激に、 ＲＶＲＣ＝ＯΩ となる位置まで移動させると、トランジスタＱ１がカッ
トオフ状態となり、出力電圧ＶＯが、抵抗Ｒ２、Ｒ３と
コンデンサＣ１とで決定される時定数τで低下すること
になる。この場合、コンデンサＣ１の容量を４．７μＦ
とすると、時定数τは、τ＝（Ｒ２±Ｒ３）・Ｃ１ ＝ ２．４ ＨΩ・４．７μＦ ユ１１５ＥｉＣとなり
、出力電圧ＶＯは、約１１ ｓｅｃかかつて、やつとＶ
ｏｎａｘ （１２Ｖ ）の３６．８％の電圧（４，４
２Ｖ）、ｔで低下するようになる。
時刻Ｔ１で、可変抵抗器１５の摺動子１５ａを、ＲＶＲ
Ｃ＝ ３４０ ｋＱ の位置から急激に、 ＲＶＲＣ＝ＯΩ となる位置まで移動させると、トランジスタＱ１がカッ
トオフ状態となり、出力電圧ＶＯが、抵抗Ｒ２、Ｒ３と
コンデンサＣ１とで決定される時定数τで低下すること
になる。この場合、コンデンサＣ１の容量を４．７μＦ
とすると、時定数τは、τ＝（Ｒ２±Ｒ３）・Ｃ１ ＝ ２．４ ＨΩ・４．７μＦ ユ１１５ＥｉＣとなり
、出力電圧ＶＯは、約１１ ｓｅｃかかつて、やつとＶ
ｏｎａｘ （１２Ｖ ）の３６．８％の電圧（４，４
２Ｖ）、ｔで低下するようになる。
（発明が解決しようとする課題）
以上のように、従来の直流電圧変換回路では、外付はコ
ンデンサの放電時定数が長いために、素早いチューニン
グやチューニングの微ＷＲＭ等を行なうことができなく
なるという問題を有している。
ンデンサの放電時定数が長いために、素早いチューニン
グやチューニングの微ＷＲＭ等を行なうことができなく
なるという問題を有している。
そこで、この発明は上記事情を考慮してなされたもので
、コンデンサの放電時定数を短くし、例えば電子チュー
ナ等に適用した場合チューニング操作を容易に行なえる
ようにした極めて良好な直流電圧変換回路を提供するこ
とを目的とする。
、コンデンサの放電時定数を短くし、例えば電子チュー
ナ等に適用した場合チューニング操作を容易に行なえる
ようにした極めて良好な直流電圧変換回路を提供するこ
とを目的とする。
［発明の構成］
（課題を解決するための手段）
この発明は、直流電圧を昇圧する昇圧回路と、この昇圧
回路の出力に基づいて駆動される基２１！電圧生成回路
と、この基準電圧生成回路の出力を分圧する分圧回路と
、この分圧回路の出力が非反転入力端に供給される直流
増幅回路と、この直流増幅回路の出力で駆動されるトラ
ンジスタと、このトランジスタの出力電流で充電される
リップル除去用のコンデンサを含み、トランジスタの出
力電流を直流増幅回路の反転入力端に負帰還して、直流
増幅回路の利得を設定する負帰還回路と、トランジスタ
がカットオフ状態になったことを検出してコンデンサを
急速放電する放ｔ４回路とを備えたものである。
回路の出力に基づいて駆動される基２１！電圧生成回路
と、この基準電圧生成回路の出力を分圧する分圧回路と
、この分圧回路の出力が非反転入力端に供給される直流
増幅回路と、この直流増幅回路の出力で駆動されるトラ
ンジスタと、このトランジスタの出力電流で充電される
リップル除去用のコンデンサを含み、トランジスタの出
力電流を直流増幅回路の反転入力端に負帰還して、直流
増幅回路の利得を設定する負帰還回路と、トランジスタ
がカットオフ状態になったことを検出してコンデンサを
急速放電する放ｔ４回路とを備えたものである。
（作用）
上記のような構成によれば、トランジスタがカットオフ
状態になったとき、放電回路によってコンデンサを急速
放電させるようにしたので、コンデンサの放電時定数を
短くし、例えば電子チューナ等に適用した場合チューニ
ング操作を容易に行なえるようになる。
状態になったとき、放電回路によってコンデンサを急速
放電させるようにしたので、コンデンサの放電時定数を
短くし、例えば電子チューナ等に適用した場合チューニ
ング操作を容易に行なえるようになる。
（実施例）
以下、この発明の一実施例について図面を書照して詳細
に説明する。第１図において、第３図と同一部分には同
一記号を付して示し、ここでは異なる部分についてのみ
述べる。すなわち、トランジスタＱ１には、ＰＮＰ型の
トランジスタＱ３がベース共通接続されている。このト
ランジスタＱ３のエミッタには、昇圧電圧Ｖｓが印加さ
れている。
に説明する。第１図において、第３図と同一部分には同
一記号を付して示し、ここでは異なる部分についてのみ
述べる。すなわち、トランジスタＱ１には、ＰＮＰ型の
トランジスタＱ３がベース共通接続されている。このト
ランジスタＱ３のエミッタには、昇圧電圧Ｖｓが印加さ
れている。
トランジスタＱ３のコレクタは、ＮＰＮ型のトランジス
タＱ４のベースに接続されている。このトランジスタＱ
４のエミッタは接地され、コレクタは定電流源１８を介
してｔ源端子１９に接続・されるとともに、ＮＰＮ型の
トランジスタＱ５のベースに接続されている。トランジ
スタＱ５のエミッタは接地され、コレクタはトランジス
タＱ１のコレクタに接続されている。
タＱ４のベースに接続されている。このトランジスタＱ
４のエミッタは接地され、コレクタは定電流源１８を介
してｔ源端子１９に接続・されるとともに、ＮＰＮ型の
トランジスタＱ５のベースに接続されている。トランジ
スタＱ５のエミッタは接地され、コレクタはトランジス
タＱ１のコレクタに接続されている。
このような構成によれば、正常な動作状態、例えば第２
図の時刻Ｔ２以前に示すように、出力電圧ＶＯが最大ｖ
Ｏ信ａＸ （１２Ｖ ）であるとき、トランジスタＱ１
は、出力電圧■０と抵抗Ｒ２、Ｒ３とで決定されるコレ
クタ電流ＩＣ１を流している。このなめ、トランジスタ
Ｑ３もオン状態とをり、そのコレクタ電流Ｉｃ３でトラ
ンジスタＱ４がオン状態となって、定を流源１８の出力
電流Ｉｄを接地端に引き込み、トランジスタＱ５がオフ
状態となっている。
図の時刻Ｔ２以前に示すように、出力電圧ＶＯが最大ｖ
Ｏ信ａＸ （１２Ｖ ）であるとき、トランジスタＱ１
は、出力電圧■０と抵抗Ｒ２、Ｒ３とで決定されるコレ
クタ電流ＩＣ１を流している。このなめ、トランジスタ
Ｑ３もオン状態とをり、そのコレクタ電流Ｉｃ３でトラ
ンジスタＱ４がオン状態となって、定を流源１８の出力
電流Ｉｄを接地端に引き込み、トランジスタＱ５がオフ
状態となっている。
このような状態で、第２図中時刻Ｔ２で可変抵抗器１５
の摺動子１５ａを、 ＲＶＲＣ＝ ３４０ ｋＱ の位置から急激に、 ＲＶＲＣ＝ＯΩ となる位！まで移動させる。すると、トランジスタＱ１
、Ｑ３がそれぞれカットオフ状態となり、これに伴っ
てトランジスタＱ４もオフ状態となる。
の摺動子１５ａを、 ＲＶＲＣ＝ ３４０ ｋＱ の位置から急激に、 ＲＶＲＣ＝ＯΩ となる位！まで移動させる。すると、トランジスタＱ１
、Ｑ３がそれぞれカットオフ状態となり、これに伴っ
てトランジスタＱ４もオフ状態となる。
このため、定電流源１８の出力電流Ｉｄによってトラン
ジスタＱ５がオン状態となり、コンデンサＣ１の充電さ
れた電荷が電流となって接地端に急速に放電され、出力
電圧Ｖｏが第２図に示すように急速に低下するようにな
る。
ジスタＱ５がオン状態となり、コンデンサＣ１の充電さ
れた電荷が電流となって接地端に急速に放電され、出力
電圧Ｖｏが第２図に示すように急速に低下するようにな
る。
ここで、出力電圧Ｖｏが、時刻Ｔ２の時点がら最大値Ｖ
ｏｎａｘ （１２Ｖ ）の３６．８％にまで低下する
時定数τは、トランジスタＱ５がコンデンサｃ１から抜
き去る電流を■とすると、 τ＝ｃ１ ・Ｖｏｍａｘ−（１−０，３６８） ／
Ｉで表わすことができる。この場合、電流工は、トラン
ジスタＱ５のベースに定電流２１１８の出力電流Ｉｄが
流れ込んでいることから、トランジスタＱ５エミッタ接
地電流増幅率を「５０」とし、Ｉｄ＝１０μＡとすれば
、 Ｉ＝５０・１０μＡ＝５００μＡ となるので、０１ ＝ ４．７μＦとすれば、τ＝４．
７μＦ・１２Ｖ −（１−０，３６８） ／ ５００μＡ＝０．０７ ｓ
ｅｃとなり、従来に比して格段に放電時定数を短くする
ことができる。
ｏｎａｘ （１２Ｖ ）の３６．８％にまで低下する
時定数τは、トランジスタＱ５がコンデンサｃ１から抜
き去る電流を■とすると、 τ＝ｃ１ ・Ｖｏｍａｘ−（１−０，３６８） ／
Ｉで表わすことができる。この場合、電流工は、トラン
ジスタＱ５のベースに定電流２１１８の出力電流Ｉｄが
流れ込んでいることから、トランジスタＱ５エミッタ接
地電流増幅率を「５０」とし、Ｉｄ＝１０μＡとすれば
、 Ｉ＝５０・１０μＡ＝５００μＡ となるので、０１ ＝ ４．７μＦとすれば、τ＝４．
７μＦ・１２Ｖ −（１−０，３６８） ／ ５００μＡ＝０．０７ ｓ
ｅｃとなり、従来に比して格段に放電時定数を短くする
ことができる。
なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
［発明の効果］
以上詳述したようにこの発明によれば、コンデンサの放
電時定数を短くし、例えば電子チューナ等に適用した場
合チューニング操作を容易に行なえるようにした極めて
良好な直流電圧変換回路を提供することができる。
電時定数を短くし、例えば電子チューナ等に適用した場
合チューニング操作を容易に行なえるようにした極めて
良好な直流電圧変換回路を提供することができる。
【図面の簡単な説明】
第１図及び第２図はそれぞれこの発明の一実施例を示す
ブロック回路構成図及びその動作を説明するための特性
曲線図、第３図及び第４図はそれぞれ従来の直流電圧変
換回路を示すブロック回兆構成図及びその動作を説明す
るための特性曲線図である。 １１・・・ＩＣ１１２・・・定電圧源、１３・・・昇圧
回路、１４・・・基準電圧発生回路、１５・・・可変抵
抗器、１６・・・直流増幅回路、１７・・・負帰還回路
、１８・・・定電流源、１９・・・電源端子。 出願人代理人 弁理士 鈴 江 武 彦丁２ 第２図 第４図
ブロック回路構成図及びその動作を説明するための特性
曲線図、第３図及び第４図はそれぞれ従来の直流電圧変
換回路を示すブロック回兆構成図及びその動作を説明す
るための特性曲線図である。 １１・・・ＩＣ１１２・・・定電圧源、１３・・・昇圧
回路、１４・・・基準電圧発生回路、１５・・・可変抵
抗器、１６・・・直流増幅回路、１７・・・負帰還回路
、１８・・・定電流源、１９・・・電源端子。 出願人代理人 弁理士 鈴 江 武 彦丁２ 第２図 第４図
Claims (1)
- 直流電圧を昇圧する昇圧回路と、この昇圧回路の出力に
基づいて駆動される基準電圧生成回路と、この基準電圧
生成回路の出力を分圧する分圧回路と、この分圧回路の
出力が非反転入力端に供給される直流増幅回路と、この
直流増幅回路の出力で駆動されるトランジスタと、この
トランジスタの出力電流で充電されるリップル除去用の
コンデンサを含み該トランジスタの出力電流を前記直流
増幅回路の反転入力端に負帰還して該直流増幅回路の利
得を設定する負帰還回路と、前記トランジスタがカット
オフ状態になったことを検出して前記コンデンサを急速
放電する放電回路とを具備してなることを特徴とする直
流電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7381988A JPH01245318A (ja) | 1988-03-28 | 1988-03-28 | 直流電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7381988A JPH01245318A (ja) | 1988-03-28 | 1988-03-28 | 直流電圧変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01245318A true JPH01245318A (ja) | 1989-09-29 |
Family
ID=13529146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7381988A Pending JPH01245318A (ja) | 1988-03-28 | 1988-03-28 | 直流電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01245318A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4507292B2 (ja) * | 1999-04-23 | 2010-07-21 | ソニー株式会社 | 定電圧レギュレータ回路 |
-
1988
- 1988-03-28 JP JP7381988A patent/JPH01245318A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4507292B2 (ja) * | 1999-04-23 | 2010-07-21 | ソニー株式会社 | 定電圧レギュレータ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06174762A (ja) | 設定値に対する電圧変動を検出する検出回路、デバイス及び電力供給回路 | |
| JP3251770B2 (ja) | 半導体集積回路の電源回路 | |
| US4115748A (en) | MOS IC Oscillation circuit | |
| US3523235A (en) | Self-oscillating switching type power supply | |
| JPH0767325A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH01245318A (ja) | 直流電圧変換回路 | |
| JPH10293617A (ja) | 定電圧電源装置及び突入電流防止回路 | |
| US4626702A (en) | Saw-tooth wave generating circuit | |
| CA1296763C (en) | Motor driving power supply apparatus including switching regulatorcontrol loop | |
| JP2000253653A (ja) | 昇降圧電源回路 | |
| JP3542022B2 (ja) | レギュレータ | |
| JP2002323928A (ja) | 基準電圧発生回路 | |
| JPH05292735A (ja) | 降圧型スイッチングレギュレータ | |
| JPH028550Y2 (ja) | ||
| US3983472A (en) | Chokeless Schmitt-trigger regulator | |
| JP2003088105A (ja) | スイッチングレギュレータ | |
| CN115173685B (zh) | 一种高稳定性的电路 | |
| JPH083066Y2 (ja) | 同調電圧発生回路 | |
| JPS5918745Y2 (ja) | 可変周波発生回路 | |
| JP2002084741A (ja) | スイッチングレギュレータ | |
| JPH069583Y2 (ja) | 定電圧電源回路 | |
| JPH01245316A (ja) | 直流電圧変換回路 | |
| JPH01245317A (ja) | 直流電圧変換回路 | |
| JPH0215129Y2 (ja) | ||
| JPH04125470A (ja) | バッテリー電圧監視回路 |