JPH01244633A - 半導体基板表面のパーティクル汚染評価方法 - Google Patents
半導体基板表面のパーティクル汚染評価方法Info
- Publication number
- JPH01244633A JPH01244633A JP7256388A JP7256388A JPH01244633A JP H01244633 A JPH01244633 A JP H01244633A JP 7256388 A JP7256388 A JP 7256388A JP 7256388 A JP7256388 A JP 7256388A JP H01244633 A JPH01244633 A JP H01244633A
- Authority
- JP
- Japan
- Prior art keywords
- hydrofluoric acid
- substrate
- substrates
- particles
- contamination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 38
- 239000002245 particle Substances 0.000 title claims abstract description 31
- 238000011109 contamination Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title abstract description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000000356 contaminant Substances 0.000 claims description 3
- 238000011156 evaluation Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 238000007689 inspection Methods 0.000 abstract description 3
- 238000007598 dipping method Methods 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 2
- 238000000605 extraction Methods 0.000 abstract 1
- 238000005259 measurement Methods 0.000 abstract 1
- 238000005247 gettering Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 238000007654 immersion Methods 0.000 description 4
- 238000005488 sandblasting Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、半導体基板に施された機械的歪層に起因す
る半導体素子の製造工程中でのパーティクル汚染度合の
評価方法に関する。
る半導体素子の製造工程中でのパーティクル汚染度合の
評価方法に関する。
従来の技術
半導体素子の製造工程において、素子領域が重金属によ
り汚染された基板を使用すると、熱処理により微小欠陥
が発生し、半導体素子の特性が著しく劣化する。そのた
め、重金属が結晶欠陥へ集る性質を利用して、素子領域
とは反対の裏面に故意に結晶欠陥を導入し、ここに汚染
物質を集め、素子領域を救済する、いわゆるゲッタリン
グ技術が行われている。
り汚染された基板を使用すると、熱処理により微小欠陥
が発生し、半導体素子の特性が著しく劣化する。そのた
め、重金属が結晶欠陥へ集る性質を利用して、素子領域
とは反対の裏面に故意に結晶欠陥を導入し、ここに汚染
物質を集め、素子領域を救済する、いわゆるゲッタリン
グ技術が行われている。
このゲッタリング技術には基板裏面にゲッタ能力を持た
せたエクストリンシックゲッタリングと基板内に酸素の
関与した微小欠陥を作り利用するイントリンシックゲッ
タリングの２つがある。
せたエクストリンシックゲッタリングと基板内に酸素の
関与した微小欠陥を作り利用するイントリンシックゲッ
タリングの２つがある。
上記エクストリンシックゲッタリングの方法には高濃度
リン拡散法、イオン注入法、サンドブラスト法など数多
くあるが、その中で砥粒を基板裏面に吹付は機械的に歪
層を形成するサンドブラスト法が処理の容易さ、コスト
安のため多く行われている。
リン拡散法、イオン注入法、サンドブラスト法など数多
くあるが、その中で砥粒を基板裏面に吹付は機械的に歪
層を形成するサンドブラスト法が処理の容易さ、コスト
安のため多く行われている。
このサンドブラスト法などにより歪付けされた基板は、
その後の半導体素子製造工程中の熱処理やフッ酸処理に
おいて歪層から離脱したパーティクルにより素子面が汚
染され素子耐圧不良を起こす。
その後の半導体素子製造工程中の熱処理やフッ酸処理に
おいて歪層から離脱したパーティクルにより素子面が汚
染され素子耐圧不良を起こす。
発明が解決しようとする課題
上記したように、基板の歪層から離脱したパーティクル
による素子面の汚染は基板を半導体素子製造工程に投入
して初めてわかる。したがって、パーティクル汚染の度
合が大きい基板は素子耐圧不良をおこし半導体−子製造
工程における歩留を低下させていた。
による素子面の汚染は基板を半導体素子製造工程に投入
して初めてわかる。したがって、パーティクル汚染の度
合が大きい基板は素子耐圧不良をおこし半導体−子製造
工程における歩留を低下させていた。
この発明はかかる現状にかんがみ、半導体素子製造工程
へ投入する以前に、基板のパーティクル汚染度合を判別
するためのパーティクル汚染評価方法を提供するもので
ある。
へ投入する以前に、基板のパーティクル汚染度合を判別
するためのパーティクル汚染評価方法を提供するもので
ある。
課題を解決するための手段
上記目的を達成するため、この発明は裏面に歪付けした
基板をフッ酸に浸漬して自然酸化膜を除去したのち、引
続き基板のフッ酸への浸漬、取出しを複数回繰返し強制
的にパーティクルを表面に付着させ、その汚染パーティ
クル付着口を計測して汚染度合を判定するものである。
基板をフッ酸に浸漬して自然酸化膜を除去したのち、引
続き基板のフッ酸への浸漬、取出しを複数回繰返し強制
的にパーティクルを表面に付着させ、その汚染パーティ
クル付着口を計測して汚染度合を判定するものである。
作 用
半導体素子製造工程で問題となる基板裏面の歪層よりの
離脱パーティクル汚染の度合を、基板が半導体素子！！
！造工程に投入される以前に、歪強度の弱いものから強
いものまで非破壊で簡単に測定でき、表面歪のみならず
機械的歪全般よりの離脱パーティクル汚染の評価に用い
ることができる。
離脱パーティクル汚染の度合を、基板が半導体素子！！
！造工程に投入される以前に、歪強度の弱いものから強
いものまで非破壊で簡単に測定でき、表面歪のみならず
機械的歪全般よりの離脱パーティクル汚染の評価に用い
ることができる。
実施例
この発明の実施例を図面に基いて説明する。
基板の裏面にサンドブラストにより歪強度が弱、中、強
と異なる歪層を形成した３種類のシリコン基板と歪付け
を施さなかった歪なし基板及び研削加工により歪付けし
た基板（ＳＧ）を作製した。
と異なる歪層を形成した３種類のシリコン基板と歪付け
を施さなかった歪なし基板及び研削加工により歪付けし
た基板（ＳＧ）を作製した。
そして、各基板を鏡面加工してパーティクル汚染のない
表面に仕上げた。
表面に仕上げた。
上記の各種基板からそれぞれ複数枚を取り出し、フッ酸
槽中に浸漬して表面の自然酸化膜を除去したのち乾燥し
た。そして、鏡面仕上げした表面に付着した汚染パーテ
ィクル数を計測した。その結果を第２図に示す。第２図
はレーザー表面検査装置により計測した汚染パーティク
ル数（０，２５ｌ！Ｉｎ以上）を縦軸に、表面歪の種類
を横軸として汚染度合を示したものである。
槽中に浸漬して表面の自然酸化膜を除去したのち乾燥し
た。そして、鏡面仕上げした表面に付着した汚染パーテ
ィクル数を計測した。その結果を第２図に示す。第２図
はレーザー表面検査装置により計測した汚染パーティク
ル数（０，２５ｌ！Ｉｎ以上）を縦軸に、表面歪の種類
を横軸として汚染度合を示したものである。
上記第２図より、歪付けを行ったすべての基板（弱、中
、強及びＳＧ）は歪なし基板に比べて表面付着パーティ
クル数が多くなっており、裏面の歪層から離脱したパー
ティクルが表面に付着していることがわかる。
、強及びＳＧ）は歪なし基板に比べて表面付着パーティ
クル数が多くなっており、裏面の歪層から離脱したパー
ティクルが表面に付着していることがわかる。
第１図はこの発明の実施における工程を示す図であり、
まず５％ＨＦのフッ酸槽（１）に収納容器（２）に入れ
た基板（３）を５分間浸漬して表面の自然酸化膜を除去
する（ａ図）。引続き収納容器（２）に入れた基板（３
）をフッ酸槽（１）中に１〜５回出し入れを繰返したの
ち（ｂ図）、水槽（４）中に１０分間浸漬して洗滌しく
０図）、スピン乾燥した（ｄ図）。そして、処理した各
基板の表面に付着したパーティクルをレーザー表面検査
装置により計測した。その結果を第３図に示す。
まず５％ＨＦのフッ酸槽（１）に収納容器（２）に入れ
た基板（３）を５分間浸漬して表面の自然酸化膜を除去
する（ａ図）。引続き収納容器（２）に入れた基板（３
）をフッ酸槽（１）中に１〜５回出し入れを繰返したの
ち（ｂ図）、水槽（４）中に１０分間浸漬して洗滌しく
０図）、スピン乾燥した（ｄ図）。そして、処理した各
基板の表面に付着したパーティクルをレーザー表面検査
装置により計測した。その結果を第３図に示す。
第３図は縦軸に計測した表面付着パーティクル数（０，
２５ρ以上）を、横軸に各種類の基板ごとに浸漬繰返し
回数を示した。この結果歪強度及び浸漬繰返し回数に比
例して表面付着パーティクル数が増加しており、裏面の
歪層から離脱したパーティクルによる基板表面の汚染の
度合を測定できることがわかる。また、浸漬の繰返し回
数は１回でも効果があるが、３回の繰返しが最も明確に
歪強度による差を出すことができる。
２５ρ以上）を、横軸に各種類の基板ごとに浸漬繰返し
回数を示した。この結果歪強度及び浸漬繰返し回数に比
例して表面付着パーティクル数が増加しており、裏面の
歪層から離脱したパーティクルによる基板表面の汚染の
度合を測定できることがわかる。また、浸漬の繰返し回
数は１回でも効果があるが、３回の繰返しが最も明確に
歪強度による差を出すことができる。
発明の効果
この発明は、裏面に歪層を形成した半導体基板をフッ酸
に繰返し浸漬することにより簡単にパーティクル汚染の
度合を計測することができるため、基板を半導体素子製
造工程に投入する以前にこの汚染評価法を実施して選別
しておけば、半導体素子製造における歩留を向上するこ
とができる。
に繰返し浸漬することにより簡単にパーティクル汚染の
度合を計測することができるため、基板を半導体素子製
造工程に投入する以前にこの汚染評価法を実施して選別
しておけば、半導体素子製造における歩留を向上するこ
とができる。
【図面の簡単な説明】
第１図はこの発明の実施例における工程を示す説明図、
第２図は表面歪の強度が異なる基板をフッ酸処理したあ
との鏡面仕上げした表面に付着したパーティクル汚染度
合を示すグラフ、第３図はこの発明を実施した結果表面
付着パーティクル数を表面歪の強度別及びフッ酸浸漬回
数別に示したグラフである。
第２図は表面歪の強度が異なる基板をフッ酸処理したあ
との鏡面仕上げした表面に付着したパーティクル汚染度
合を示すグラフ、第３図はこの発明を実施した結果表面
付着パーティクル数を表面歪の強度別及びフッ酸浸漬回
数別に示したグラフである。
Claims (1)
- １ 裏面に歪付けした基板をフッ酸に浸漬して自然酸化
膜を除去したのち、引続き基板のフッ酸への浸漬、取出
しを複数回繰返し、強制的にパーティクルを表面に付着
させ、その汚染パーティクル付着量を計測して汚染度合
を判定する半導体基板表面のパーティクル汚染評価方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7256388A JPH01244633A (ja) | 1988-03-26 | 1988-03-26 | 半導体基板表面のパーティクル汚染評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7256388A JPH01244633A (ja) | 1988-03-26 | 1988-03-26 | 半導体基板表面のパーティクル汚染評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01244633A true JPH01244633A (ja) | 1989-09-29 |
| JPH0529308B2 JPH0529308B2 (ja) | 1993-04-30 |
Family
ID=13492957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7256388A Granted JPH01244633A (ja) | 1988-03-26 | 1988-03-26 | 半導体基板表面のパーティクル汚染評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01244633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017180304A1 (en) * | 2016-04-14 | 2017-10-19 | Applied Materials, Inc. | 30nm in-line lpc testing and cleaning of semiconductor processing equipment |
-
1988
- 1988-03-26 JP JP7256388A patent/JPH01244633A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017180304A1 (en) * | 2016-04-14 | 2017-10-19 | Applied Materials, Inc. | 30nm in-line lpc testing and cleaning of semiconductor processing equipment |
| US10583465B2 (en) | 2016-04-14 | 2020-03-10 | Applied Materials, Inc. | 30 nm in-line LPC testing and cleaning of semiconductor processing equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529308B2 (ja) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1053382A (en) | Surface treatment of semiconductor substrates | |
| US7531462B2 (en) | Method of inspecting semiconductor wafer | |
| JP2002509355A (ja) | シリコンウエハのラッピング後洗浄法 | |
| KR20030008163A (ko) | 접합기판의 제조방법 | |
| JP2010268001A (ja) | 別のウェハと接合するための半導体ウェハ表面の調製 | |
| JPH01244633A (ja) | 半導体基板表面のパーティクル汚染評価方法 | |
| JP3862116B2 (ja) | シリコンウェーハを用いた半導体ウェーハ研磨加工の良否評価方法 | |
| CN113267431A (zh) | 颗粒物清洁度检测方法 | |
| JP2776583B2 (ja) | 半導体基板の処理液及び処理方法 | |
| JP2508530B2 (ja) | 歪付けウエハのゲツタリング能力の評価方法 | |
| JP3337895B2 (ja) | 半導体基板洗浄方法 | |
| JPH1174493A (ja) | Ｓｏｉウエーハの欠陥検査方法 | |
| JPH02224243A (ja) | 洗浄装置及び洗浄度測定方法 | |
| JP2760735B2 (ja) | 半導体ウェーハのパーティクル検査装置 | |
| JP2612024B2 (ja) | シリコンウェハ汚染試料の作成方法 | |
| JP3917245B2 (ja) | シリコンウェーハ及び熱処理用ボート、チューブの評価方法 | |
| JPH0888259A (ja) | 半導体基板評価のための表面処理方法 | |
| KR102420473B1 (ko) | 진단 키트용 원본 디스크 상의 필름 막 제거 방법 | |
| JP4061989B2 (ja) | 半導体ウェーハのウエット処理方法 | |
| JP4370812B2 (ja) | Ｓｏｉウェーハの検査方法 | |
| JP2894154B2 (ja) | シリコンウエーハ表面の加工変質層深さの測定方法 | |
| Dussault et al. | High efficiency cleaning processes for direct wafer bonding | |
| Ahn et al. | Identification and removal of defects on silicon wafer processed with a rinse with/without megasonics in DI water | |
| JP2900380B2 (ja) | 半導体装置の製造方法 | |
| JPH0897263A (ja) | 半導体装置製造工程の汚染度評価方法 |