JPH01243730A - Ｐｌｌシンセサイザ無線装置 - Google Patents
Ｐｌｌシンセサイザ無線装置Info
- Publication number
- JPH01243730A JPH01243730A JP7123888A JP7123888A JPH01243730A JP H01243730 A JPH01243730 A JP H01243730A JP 7123888 A JP7123888 A JP 7123888A JP 7123888 A JP7123888 A JP 7123888A JP H01243730 A JPH01243730 A JP H01243730A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- maximum frequency
- frequency deviation
- vco
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000035945 sensitivity Effects 0.000 claims abstract description 11
- 230000005540 biological transmission Effects 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- OOYGSFOGFJDDHP-KMCOLRRFSA-N kanamycin A sulfate Chemical group OS(O)(=O)=O.O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CN)O[C@@H]1O[C@H]1[C@H](O)[C@@H](O[C@@H]2[C@@H]([C@@H](N)[C@H](O)[C@@H](CO)O2)O)[C@H](N)C[C@@H]1N OOYGSFOGFJDDHP-KMCOLRRFSA-N 0.000 description 1
Landscapes
- Transmitters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は直接ＦＭ変調方式を使用したＰＬＬシンセサイ
ザ無線装置の最大周波数偏移補正回路に関するものであ
る。
ザ無線装置の最大周波数偏移補正回路に関するものであ
る。
従来の直接ＦＭ変調方式を使用したＰＬＬシンセサイザ
無線装置は、第７図に示すような構成である。同図にお
いて、１はプリアンプ、２はＩＤＣ回路（瞬時偏移制御
回路）、３はスブラックフィルタ（低域フィルタ）、４
はＶＣＯを具備するＰＬＬ回路である。
無線装置は、第７図に示すような構成である。同図にお
いて、１はプリアンプ、２はＩＤＣ回路（瞬時偏移制御
回路）、３はスブラックフィルタ（低域フィルタ）、４
はＶＣＯを具備するＰＬＬ回路である。
上記構成の装置において、変調人力Ｓｉｎがプリアンプ
１に入力されるとＩＤＣ回路２、スブラックフィルタ３
を通ってＰＬＬ回路４に入力され、変調されて出力５ｏ
ｕｔが送信ＡＭＰに送られる。
１に入力されるとＩＤＣ回路２、スブラックフィルタ３
を通ってＰＬＬ回路４に入力され、変調されて出力５ｏ
ｕｔが送信ＡＭＰに送られる。
上記構成のＰＬＬシンセサイザ無線装置において、ＰＬ
Ｌ回路４のＶＣＯを広帯域化したり、シフト回路を使用
し送信周波数をずらした場合、Ｖｃｏの変調感度が送信
周波数（ＶＣＯコントロール電圧）やシフト回路のＯＮ
、ＯＦＦの状況にょり変化するため、無線装置の最大周
波数偏移は、第８図及び第９図に示す如くなる。即ち、
図示するように最大周波数偏移は送信周波数によって大
幅に変動する。その結果ＦＭ無線装置の広帯域化を妨げ
る大きな障害となっている。
Ｌ回路４のＶＣＯを広帯域化したり、シフト回路を使用
し送信周波数をずらした場合、Ｖｃｏの変調感度が送信
周波数（ＶＣＯコントロール電圧）やシフト回路のＯＮ
、ＯＦＦの状況にょり変化するため、無線装置の最大周
波数偏移は、第８図及び第９図に示す如くなる。即ち、
図示するように最大周波数偏移は送信周波数によって大
幅に変動する。その結果ＦＭ無線装置の広帯域化を妨げ
る大きな障害となっている。
本発明は上述の点に鑑みてなされたもので、上記問題点
を除去し、送信周波数に対する最大周波数偏移を平坦化
した広帯域のＰＬＬシンセサイザ無線装置を提供するこ
とにある。
を除去し、送信周波数に対する最大周波数偏移を平坦化
した広帯域のＰＬＬシンセサイザ無線装置を提供するこ
とにある。
上記課題を解決するため本発明は、上記最大周波数偏移
の変動は、ＶＣＯ変調感度の送信周波数に対する変化に
起因するので、送信周波数に対するｖＣｏ変調感度の特
性から、送信周波数に対応し、変調入力信号の大きさを
変化させて最大周波数偏移を平坦化させる最大周波数偏
移補正回路５を第１図に示すようにＩＤＣ回路２とスプ
ラッタフィルタ３の間に設けるか、又は最大周波数偏移
補正回路５をスプラッタフィルタ３とＰＬＬ回路４との
間に設けてＰＬＬシンセサイザ無線装置を構成した。
の変動は、ＶＣＯ変調感度の送信周波数に対する変化に
起因するので、送信周波数に対するｖＣｏ変調感度の特
性から、送信周波数に対応し、変調入力信号の大きさを
変化させて最大周波数偏移を平坦化させる最大周波数偏
移補正回路５を第１図に示すようにＩＤＣ回路２とスプ
ラッタフィルタ３の間に設けるか、又は最大周波数偏移
補正回路５をスプラッタフィルタ３とＰＬＬ回路４との
間に設けてＰＬＬシンセサイザ無線装置を構成した。
ＰＬＬシンセサイザ無線装置を上記の如く構成するので
、最大周波数偏移補正回路５は送信周波数が変化しＶＣ
Ｏ変調感度が変化するとそれに応じて変調入力信号の大
きさを変化させるので、最大周波数偏移を平坦化させる
ことが可能となる。
、最大周波数偏移補正回路５は送信周波数が変化しＶＣ
Ｏ変調感度が変化するとそれに応じて変調入力信号の大
きさを変化させるので、最大周波数偏移を平坦化させる
ことが可能となる。
以下、本発明の実施例を図面に基づいて説明する。
第１図は本発明に係るＰＬＬシンセサイザ無線装置のシ
ステム構成を示すブロック図である。同図において、第
７図と同一符号を付した部分は同−又は相当部分を示す
。図示するように、本発明に係るＰＬＬシンセサイザ無
線装置はＩＤＣ回路２とスプラッタフィルタ３の間に、
送信周波数に対するＶＣＯ変調感度の特性から送信周波
数に対応して変調入力信号の大きさを変化許せている最
大周波数偏移補正回路５を挿入している。
ステム構成を示すブロック図である。同図において、第
７図と同一符号を付した部分は同−又は相当部分を示す
。図示するように、本発明に係るＰＬＬシンセサイザ無
線装置はＩＤＣ回路２とスプラッタフィルタ３の間に、
送信周波数に対するＶＣＯ変調感度の特性から送信周波
数に対応して変調入力信号の大きさを変化許せている最
大周波数偏移補正回路５を挿入している。
第２図は上記最大周波数偏移補正回路５の具体的構成を
示す回路図、第３図はその等価回路である。同図におい
て、ＲＶ、は可変抵抗器、Ｒａ。
示す回路図、第３図はその等価回路である。同図におい
て、ＲＶ、は可変抵抗器、Ｒａ。
Ｒｂはそれぞれ抵抗器、ＣＤ、、ＣＤ、、ＣＤ、・・・
・・・・・ＣＤ、はダイオード、Ｒ＋ 、Ｒａ、Ｒｓ・
・・・・・・・Ｒアは抵抗器である。また、５−１はＥ
ＦＲＯＭ、５−２は中央処理装置、５−３はフントロー
ル回路である。なお、抵抗器ＲｂはＯＦＦ時のダイオー
ドＣＤＩ、ＣＤＩ、ＣＤｓ・−・・・・・・ＣＤ、に対
して逆バイアスを印加する抵抗器である。抵抗器Ｒｂに
より、ダイオードＣＤ、、ＣＤ、、ＣＤ、・・・・・・
・・ＣＤ、、がＯＦＦの漏れ′Ｗ、流による影響を軽減
できる。
・・・・・ＣＤ、はダイオード、Ｒ＋ 、Ｒａ、Ｒｓ・
・・・・・・・Ｒアは抵抗器である。また、５−１はＥ
ＦＲＯＭ、５−２は中央処理装置、５−３はフントロー
ル回路である。なお、抵抗器ＲｂはＯＦＦ時のダイオー
ドＣＤＩ、ＣＤＩ、ＣＤｓ・−・・・・・・ＣＤ、に対
して逆バイアスを印加する抵抗器である。抵抗器Ｒｂに
より、ダイオードＣＤ、、ＣＤ、、ＣＤ、・・・・・・
・・ＣＤ、、がＯＦＦの漏れ′Ｗ、流による影響を軽減
できる。
第２図の最大周波数偏移補正回路において、コントロー
ル回路５−３の出力ｐｏ、、ＰＯＩ、ＰＯ３・・・・・
・・・ＰＯ，を制御（高レベル又は低レベル）すること
により、ダイオードＣＤ、、ＣＤ、、ＣＤ、・・・・・
・・・ＣＤ、がＯＮ、ＯＦＦする。ダイオードＣＤ １
． ＣＤ ＊ 、 ＣＤ ｓ・・・・・・・・ＣＤ、、
の内のＯＮＬ。
ル回路５−３の出力ｐｏ、、ＰＯＩ、ＰＯ３・・・・・
・・・ＰＯ，を制御（高レベル又は低レベル）すること
により、ダイオードＣＤ、、ＣＤ、、ＣＤ、・・・・・
・・・ＣＤ、がＯＮ、ＯＦＦする。ダイオードＣＤ １
． ＣＤ ＊ 、 ＣＤ ｓ・・・・・・・・ＣＤ、、
の内のＯＮＬ。
たダイオードに接続されている抵抗器が交流的にアース
へ落ちる（第３図の等価回路を参照）。これにより、最
大周波数偏移補正回路５からの交流出力Ｖａｃｏｕｔの
レベル（変調入力レベル）をダイオードＣＤ、、ＣＤｔ
、ＣＤｓ・・・・・・・・ＣＤ、の全部が全てＯＦＦの
時よりも下げることができる。即ちコントロール回路５
−３の出力ＰＯ，。
へ落ちる（第３図の等価回路を参照）。これにより、最
大周波数偏移補正回路５からの交流出力Ｖａｃｏｕｔの
レベル（変調入力レベル）をダイオードＣＤ、、ＣＤｔ
、ＣＤｓ・・・・・・・・ＣＤ、の全部が全てＯＦＦの
時よりも下げることができる。即ちコントロール回路５
−３の出力ＰＯ，。
ｐｏ、、ｐｏ、・・・・・・・・ＰＯｏのｎビットの高
レベル／低レベル信号の組み合わせ及び抵抗器Ｒ１１Ｒ
，、Ｒ，・・・・・・・・Ｒ１の抵抗値の選択によりＰ
ＬＬ回路４の■ＯＣへの変調入力レベルを微調整するこ
とが可能となる。
レベル／低レベル信号の組み合わせ及び抵抗器Ｒ１１Ｒ
，、Ｒ，・・・・・・・・Ｒ１の抵抗値の選択によりＰ
ＬＬ回路４の■ＯＣへの変調入力レベルを微調整するこ
とが可能となる。
第４図は最大周波数偏移補正回路５の交流出力Ｖａｃｏ
ｕｔのレベルの変化状態を示す図で、同図において、Ｐ
、はダイオードＣＤ、〜ＣＤ、、の全てをＯＮした場合
、Ｐ、はダイオードＣＤ、のみＯＦＦでＣＤ、 〜ＣＤ
、、の全てをＯＮした場合、・・・・・・・・、Ｒ７−
１はＣＤ、のみＯＮでＣＤ、〜ＣＤ、、−。
ｕｔのレベルの変化状態を示す図で、同図において、Ｐ
、はダイオードＣＤ、〜ＣＤ、、の全てをＯＮした場合
、Ｐ、はダイオードＣＤ、のみＯＦＦでＣＤ、 〜ＣＤ
、、の全てをＯＮした場合、・・・・・・・・、Ｒ７−
１はＣＤ、のみＯＮでＣＤ、〜ＣＤ、、−。
の仝てをＯＦＦした場合、ＰｌはダイオードＣＤ。
〜ＣＤ、の全てを０ＦＦＩ、た場合をそれぞれ示す。即
ち、抵抗器Ｒ，＜Ｒ，＜ Ｒ，＜・・・・・＜Ｒ，とす
れば、第４図に示ず如＜ ＰＬＬ回路４のＶＣ０への変
調入力レベルを補正できる。
ち、抵抗器Ｒ，＜Ｒ，＜ Ｒ，＜・・・・・＜Ｒ，とす
れば、第４図に示ず如＜ ＰＬＬ回路４のＶＣ０への変
調入力レベルを補正できる。
ここで、ＰＬＬ回路４のＶＣＯの変調感度は既知である
ので、最大周波数偏移を平坦にするためには、どれだけ
変調入力レベルの補正をすべきかが一義的に決定される
から、この決定された補正量に一番近い補正抵抗を抵抗
器Ｒ１，Ｒ＊、Ｒ−・・・・・・・・Ｒ７の組み合わせ
により決定し、この組み合わせでコントロール回路５−
３を制御できるように制御データを予めＥＰＲＯＭ５−
１に全帯域周波数分セラ１−シておき、送信周波数に応
じて、中央処理装置５−２がこの決定きれた補正量にな
るように、コントロール回路５−３の出力ＰＯ８゜ＰＯ
，、ＰＯ，・・・・・・・・ＰＯｏのレベルを制御する
ことにより、最大周波数偏移補正回路５に入力される変
調入力信号のレベルを調整する。これにより最大周波数
偏移の平坦化が可能となる。
ので、最大周波数偏移を平坦にするためには、どれだけ
変調入力レベルの補正をすべきかが一義的に決定される
から、この決定された補正量に一番近い補正抵抗を抵抗
器Ｒ１，Ｒ＊、Ｒ−・・・・・・・・Ｒ７の組み合わせ
により決定し、この組み合わせでコントロール回路５−
３を制御できるように制御データを予めＥＰＲＯＭ５−
１に全帯域周波数分セラ１−シておき、送信周波数に応
じて、中央処理装置５−２がこの決定きれた補正量にな
るように、コントロール回路５−３の出力ＰＯ８゜ＰＯ
，、ＰＯ，・・・・・・・・ＰＯｏのレベルを制御する
ことにより、最大周波数偏移補正回路５に入力される変
調入力信号のレベルを調整する。これにより最大周波数
偏移の平坦化が可能となる。
上記のようにＰＬＬシンセサイザ無線装置を構成するこ
とにより、送信周波数を無線装置内に記憶させておくこ
とのできる無線装置は、送信時、送信周波数を自動的に
確認し、変調入力レベルの補正制御を行なうことにより
、ＶＣＯ変調感度変動の最大周波数偏移に対する影響を
少なくすることが可能となる。
とにより、送信周波数を無線装置内に記憶させておくこ
とのできる無線装置は、送信時、送信周波数を自動的に
確認し、変調入力レベルの補正制御を行なうことにより
、ＶＣＯ変調感度変動の最大周波数偏移に対する影響を
少なくすることが可能となる。
第５図は従来のＰＬＬシンセサイザ無線装置の最大周波
数偏移−送信周波数特性を示す図、第６図は本発明に係
るＰＬＬシンセサイザ無線装置の最大周波数偏移−送信
周波数特性の測定例を示す図である。この最大周波数偏
移−送信周波数特性の測定例を得るために用いた無線装
置は、（１）ＵＨＦ帯（４４０〜４７０Ｍ） ワイド
（２５ｋＨｚ ＣＨスペースインク）Ｊａ（２）帯域
幅３０ＭＨｚ 使用ＶＣＯはシフト回路を使用し、ＩＯＭＨ２の３サブ
バンドによって３０ＭＨｚをカバーしている。
数偏移−送信周波数特性を示す図、第６図は本発明に係
るＰＬＬシンセサイザ無線装置の最大周波数偏移−送信
周波数特性の測定例を示す図である。この最大周波数偏
移−送信周波数特性の測定例を得るために用いた無線装
置は、（１）ＵＨＦ帯（４４０〜４７０Ｍ） ワイド
（２５ｋＨｚ ＣＨスペースインク）Ｊａ（２）帯域
幅３０ＭＨｚ 使用ＶＣＯはシフト回路を使用し、ＩＯＭＨ２の３サブ
バンドによって３０ＭＨｚをカバーしている。
り３）また、第６図においては補正抵抗器はＲ１１Ｒ１
，・・・・Ｒ，の６個の抵抗器とし、その各々の抵抗値
を、Ｒ，＝４７にΩ、Ｒ１冨６８にΩ１Ｒｓ＝１００に
Ω、Ｒ４＝２２０にΩ、Ｒ，＝４７０にΩ１Ｒｓ＝１０
０とし、補正は２．５ＭＨｚの間隔の補正周波数幅にて
行なった。
，・・・・Ｒ，の６個の抵抗器とし、その各々の抵抗値
を、Ｒ，＝４７にΩ、Ｒ１冨６８にΩ１Ｒｓ＝１００に
Ω、Ｒ４＝２２０にΩ、Ｒ，＝４７０にΩ１Ｒｓ＝１０
０とし、補正は２．５ＭＨｚの間隔の補正周波数幅にて
行なった。
第５図に示すように、従来は最大周波数偏移が４．０ｋ
ＨｚＤＥＶ 〜５．５ｋＨｚＤＥＶであったものが、上
記最大周波数偏移補正回路で変調入力レベルを補正する
ことにより、第６図に示すように４．３５ｋＨｚＤＥＶ
〜４．７ｋＨｚＤＥＶとなり、最大周波数偏移の変動は
改善され最大周波数偏移が平坦化される。
ＨｚＤＥＶ 〜５．５ｋＨｚＤＥＶであったものが、上
記最大周波数偏移補正回路で変調入力レベルを補正する
ことにより、第６図に示すように４．３５ｋＨｚＤＥＶ
〜４．７ｋＨｚＤＥＶとなり、最大周波数偏移の変動は
改善され最大周波数偏移が平坦化される。
第２図におけるＥＰＲＯＭ５−１、中央処理装置５−２
及びコントロール回路５−３には市販のマイクロコンピ
ュータを使用できるから、従来のＰＬＬシンセサイザ無
線装置に市販のマイクロコンピュータを具備する最大周
波数偏移補正回路を追加することで本発明に係るＰＬＬ
シンセサイザ無線装置は容易に制作できる。
及びコントロール回路５−３には市販のマイクロコンピ
ュータを使用できるから、従来のＰＬＬシンセサイザ無
線装置に市販のマイクロコンピュータを具備する最大周
波数偏移補正回路を追加することで本発明に係るＰＬＬ
シンセサイザ無線装置は容易に制作できる。
以上説明したように本発明によれば、最大周波数偏移補
正回路は送信周波数が変化しＶＣＯ変調感度が変化する
と、それに応して変調入力信号の大きさを変化させるの
で、最大周波数偏移を平坦化させることができるという
優れた効果が得られる。
正回路は送信周波数が変化しＶＣＯ変調感度が変化する
と、それに応して変調入力信号の大きさを変化させるの
で、最大周波数偏移を平坦化させることができるという
優れた効果が得られる。
第１図は本発明に係るＰＬＬシンセサイザ無線装置のシ
ステム構成を示すブロック図、第２図は最大周波数偏移
補正回路の構成を示す回路図、第３図はその等価回路図
、第４図は最大周波数偏移補正回路の交流出力Ｖａｃｏ
ｕｔのレベルの変化状態を示す図、第５図は従来のＰＬ
Ｌシンセサイザ無線装置の最大周波数偏移−送信周波数
特性の測定例を示す図、第６図は本発明に係るＰＬＬシ
ンセサイザ無線装置の最大周波数偏移−送信周波数特性
の測定例を示す図、第７図は従来のＰＬＬシンセサイザ
無線装置のシステム構成を示すブロック図、第８図及び
第９図は従来のＰＬＬシンセサイザ無線装置の最大周波
数偏移−送信周波数特性を示す図である。 図中、１・・・・プリアンプ、２・・・・ＩＤＣ回路、
３・・・・スブラックフィルタ、４・・・・ＰＬＬ回路
、５・・・・最大周波数偏移補正回路。 第１ 図 ＶＡ 第２図 箪３・図 第４図 第７図 第８図 第９図 ４く；喉嬉１驚
ステム構成を示すブロック図、第２図は最大周波数偏移
補正回路の構成を示す回路図、第３図はその等価回路図
、第４図は最大周波数偏移補正回路の交流出力Ｖａｃｏ
ｕｔのレベルの変化状態を示す図、第５図は従来のＰＬ
Ｌシンセサイザ無線装置の最大周波数偏移−送信周波数
特性の測定例を示す図、第６図は本発明に係るＰＬＬシ
ンセサイザ無線装置の最大周波数偏移−送信周波数特性
の測定例を示す図、第７図は従来のＰＬＬシンセサイザ
無線装置のシステム構成を示すブロック図、第８図及び
第９図は従来のＰＬＬシンセサイザ無線装置の最大周波
数偏移−送信周波数特性を示す図である。 図中、１・・・・プリアンプ、２・・・・ＩＤＣ回路、
３・・・・スブラックフィルタ、４・・・・ＰＬＬ回路
、５・・・・最大周波数偏移補正回路。 第１ 図 ＶＡ 第２図 箪３・図 第４図 第７図 第８図 第９図 ４く；喉嬉１驚
Claims (2)
- （１）ＶＣＯ（電圧制御発振器）を有するＰＬＬ（フェ
ーズロックドループ）回路を具備するＰＬＬシンセサイ
ザ無線装置において、前記ＶＣＯの送信周波数に対する
変調感度の変化に応じて変調入力信号の大きさを変化さ
せ、送信周波数に対する最大周波数偏移を平坦化する最
大周波数偏移補正回路を設けたことを特徴とするＰＬＬ
シンセサイザ無線装置。 - （２）前記最大周波数偏移補正回路は送信周波数に対し
て変調入力信号の大きさを段階的に複数段変化させるよ
うに構成されていることを特徴とする請求項（１）記載
のＰＬＬシンセサイザ無線装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7123888A JPH01243730A (ja) | 1988-03-25 | 1988-03-25 | Ｐｌｌシンセサイザ無線装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7123888A JPH01243730A (ja) | 1988-03-25 | 1988-03-25 | Ｐｌｌシンセサイザ無線装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01243730A true JPH01243730A (ja) | 1989-09-28 |
Family
ID=13454920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7123888A Pending JPH01243730A (ja) | 1988-03-25 | 1988-03-25 | Ｐｌｌシンセサイザ無線装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01243730A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7269200B2 (en) | 2002-03-11 | 2007-09-11 | Nec Corporation | Frequency hopping communication device with simple structure |
-
1988
- 1988-03-25 JP JP7123888A patent/JPH01243730A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7269200B2 (en) | 2002-03-11 | 2007-09-11 | Nec Corporation | Frequency hopping communication device with simple structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0044155B1 (en) | Frequency modulated phase-locked loop signal source | |
| EP0044154B1 (en) | Phase-locked loop frequency synthesizer including compensated phase and frequency modulation | |
| US4074209A (en) | Wide range frequency modulation of narrow loop bandwidth phase-locked oscillators | |
| US5631601A (en) | FM demodulation with a variable gain phase locked loop | |
| JPS58105631A (ja) | 周波数変調送信機 | |
| JPH06507291A (ja) | 変調回路 | |
| JPH01243730A (ja) | Ｐｌｌシンセサイザ無線装置 | |
| US4500857A (en) | Frequency modulated phase locked loop | |
| JP3889278B2 (ja) | 送信装置 | |
| US4237556A (en) | Superheterodyne receiver having distortion reducing circuitry | |
| US4426627A (en) | Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator | |
| US4312032A (en) | RF Power control apparatus | |
| US20060114071A1 (en) | Phase locked loop | |
| JP2638101B2 (ja) | Ｆｍ変調回路 | |
| JP3672913B2 (ja) | 携帯型無線機における発振周波数補正回路 | |
| JPH04172002A (ja) | Ｐｌｌ制御によるｆｍ変調回路 | |
| SU1035776A1 (ru) | Цифровой синтезатор частоты с частотной модул цией | |
| JPH0342807B2 (ja) | ||
| US7129788B2 (en) | Method and apparatus for driving a direct current or voltage controlled oscillator with modulation slope feedback | |
| JP2811805B2 (ja) | フィルタおよび位相同期ループ回路 | |
| JP2794707B2 (ja) | 周波数シフトキーイング式変調器 | |
| EP0360157B1 (en) | Oscillation circuit | |
| JPH066597Y2 (ja) | Ｆｍ変調回路 | |
| JPH05114921A (ja) | 変調特性補正回路 | |
| JPH0344460B2 (ja) |