JPH0123830B2 - - Google Patents

Info

Publication number
JPH0123830B2
JPH0123830B2 JP55155820A JP15582080A JPH0123830B2 JP H0123830 B2 JPH0123830 B2 JP H0123830B2 JP 55155820 A JP55155820 A JP 55155820A JP 15582080 A JP15582080 A JP 15582080A JP H0123830 B2 JPH0123830 B2 JP H0123830B2
Authority
JP
Japan
Prior art keywords
bill
banknote
counterfeit
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55155820A
Other languages
English (en)
Other versions
JPS5781694A (en
Inventor
Toshihisa Myagishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP55155820A priority Critical patent/JPS5781694A/ja
Publication of JPS5781694A publication Critical patent/JPS5781694A/ja
Publication of JPH0123830B2 publication Critical patent/JPH0123830B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Inspection Of Paper Currency And Valuable Securities (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、偽札と判定される紙幣が繰返して挿
入された場合には、所定の時間鑑別動作を停止し
得る紙幣鑑別装置に関するものである。
[従来の技術] 従来の紙幣鑑別装置は、第1図に示すように、
検出センサ1、パルス成形回路2、処理回路3、
入出力回路4および搬送モータ5から構成されて
いる。
その各部の動作について説明すると、検出セン
サ1は、搬送モータ5により搬送される紙幣の位
置および特徴パターンを検出し、それぞれ電気信
号に変換するもので、通常紙幣の搬送経路に複数
個設けられる。
パルス成形回路2は、処理回路3においてデジ
タル処理が容易なように、当該電気信号を適宜増
幅したのち波形整形をしてパルス信号にする。処
理回路3は、パルス信号による特徴パターンを読
み込み、この特徴パターンと内部の基準パターン
とを比較し、真紙幣か否かの判定を行い、この判
定の結果、真紙幣として許容できるものであれ
ば、被検紙幣を装置内部に収容し、またそうでな
い場合には偽札として返却するよう搬送モータ5
に指令を出す。
そして、入出力回路4は処理回路3の判定結果
を外部装置へ出力したり、外部装置から入力され
る、例えば、動作禁止信号などの制御信号を受信
し、装置の各部へ供給する。
[発明が解決しようとする課題] ところが、紙幣鑑別装置における処理回路の基
準パターンは、通常固定されているため外部から
いろいろな手段で真紙幣と類似の信号を発生する
ような処置をしながら何度も繰返して紙葉を挿入
することによつて、その基準パターンが明らかに
なつてしまうという欠点があつた。殊に、自動販
売機などに、この種の紙幣鑑別装置を搭載し、無
人の環境下に設置するような場合に、上述のよう
に基準パターンを知ろうとするいたずらが行われ
やすいので、これを防止し得るような対策が重要
である。
このために、特開昭54−17092号公報に開示さ
れているように、偽札などが連続して所定回数紙
幣鑑別装置に投入された場合は、紙幣鑑別装置を
自動的に禁止させることが提案されている。けれ
ども、特開昭54−17092号公報に開示されている
紙幣鑑別装置は自動停止の解除をオペレータの指
示により行うので、この紙幣鑑別装置を自動販売
機に用いると、紙幣鑑別装置が自動停止している
か否かを自動販売機の所有者が監視せねばならな
い。また、紙幣鑑別装置が自動停止状態になり、
上記所有者により再起動されるまでは自動販売機
は通常の紙幣鑑別動作ができず、商品の販売を行
うことができないことが予想される。
そこで、本発明の目的は、このような欠点を除
去し、偽札と判定される紙葉が繰返し挿入された
場合には、所定の時間鑑別動作を停止することに
より、通常の鑑別動作復帰に支障なく真紙幣の基
準パターンの盗用を防ぐことができる紙幣鑑別装
置を提供することにある。
[課題を解決するための手段] このような目的を達成するために、本発明は、
自動販売機に搭載される紙幣鑑別装置において、
投入された紙幣の特徴を表わすパターンを検出す
るパターン検出手段と、パターン検出手段により
検出された紙幣のパターンが偽札によるものか否
かおよび真紙幣によるものか否かを判定する偽札
判定手段と、偽札判定手段からの真紙幣判定信号
によりリセツトされながら偽札判定信号の出力回
数を計数し、この計数値が所定値に達した際に出
力を生ずる計数手段と、計数手段の出力により、
所定時間当該紙幣鑑別装置の紙幣鑑別動作を停止
させるタイマを有すると共に、計数値をリセツト
するロツク手段とを具えたことを特徴とする。
[作用] 本発明においては、偽札が繰返し紙幣鑑別装置
に投入されると、この投入された紙幣が偽札判定
手段により偽札であることを判別すると共に、計
数手段により偽札の投入回数を計数する。この偽
札の投入回数が所定値に達すると、ロツク手段が
紙幣鑑別装置を所定時間停止するようにしたの
で、この間は偽札を投入しての基準パターンのチ
エツクができなくなり、真紙幣の基準パターンの
盗用を防ぐことができる。
そして、この所定時間が経過すると通常状態に
復帰するので、この所定時間を適宜定めることに
より、通常動作に支障なく基準パターンの盗用を
防止できる。また、偽札判定信号の計数は、真紙
幣判定信号によりリセツトされながら、行われる
ので、計数手段が出力を発生する所定値を適宜定
めることにより、故意に偽札判定信号が発生され
る場合以外の通常動作時に鑑別動作が停止される
のを防止できる。
[実施例] 以下図面を参照して本発明について詳細に説明
する。
第2図は本発明の紙幣鑑別装置の一構成例を示
すブロツク図である。
第2図において、この紙幣鑑別装置は、従来装
置と同様に複数の検出センサ11、パルス成形回
路12、処理回路13、入出力回路14および搬
送モータ15から構成される。しかし、処理回路
13は偽札判定回路16、偽札検出計数回路1
7、タイマ回路18および頻度検出回路19を有
している。
そして、偽札判定回路16は、真紙幣か否か、
偽札と判定する場合には、真紙幣が偶然汚損して
いた等の原因によるものか、あるいは真紙幣では
全くあり得ない検出信号が得られたことに起因す
るのかを判定し、真紙幣の場合にはそれを装置の
内部に収容し、偽札の場合には挿入された紙幣を
返却するよう搬送モータ15に指令信号を出す。
偽札検出計数回路17は、偽札判定回路16の
出力を計数し、その計数値が予め定められた大き
さになると、タイマ回路18を駆動する。頻度計
数回路19は、真紙幣と明白な偽札が、例えば交
互に偽札判定回路16で検出された場合に、その
頻度を計数してその計数値が所定の値に到達する
と、タイマ回路18を駆動する。
タイマ回路18は、偽札検出計数回路17と頻
度検出回路19の出力で駆動され、搬送モータ1
5を停止する制御信号を出力するとともに全ての
鑑別動作を一定時間停止する。なお、偽札検出計
数回路17は偽札判定回路16が動作する毎に計
数動作を実行し、真紙幣が受け入れられた場合と
タイマ回路18の動作が終了する毎にリセツトさ
れる。
そこで、この紙幣鑑別装置に紙幣が挿入される
と、検出センサ11が紙幣の位置と特徴パターン
を検出し、これをパルス成形回路12がパルス信
号に変換し処理回路13に供給する。処理回路1
3では、読み込んだパルス信号による特徴パター
ンデータと基準パターンとの比較を偽札判定回路
16が行い、真紙幣の場合には被検紙幣を装置内
部に収容する指令信号を搬送モータ15に出力す
るが、当該紙幣が真紙幣であつても汚損等があつ
たとき、あるいは偽札のときには、被検紙幣を返
却する指令信号を搬送モータ15に出力すると同
時に、偽札検出計数回路17にその判定パルスを
供給する。
被検紙幣が真紙幣であつて汚損等によつて偶然
偽札と判定される場合には、基準パターンと特徴
パターンの相違は僅かであるが、全くの偽札の場
合には、その相違がランダムで多数個所にわたる
から、偽札判定回路16における比較回路の定数
を適切に設定することにより、後述するように、
偽札判定回路16はその区別をすることができ
る。
また、偽札検出計数回路17は、偽札判定回路
16から供給される偽札判定パルスを計数し、そ
の計数値が設定値を越えるとき、すなわち繰返し
偽札が紙幣鑑別装置に挿入され、その回数が設定
値以上になると、タイマ回路18に駆動パルスを
供給する。
このようにしてタイマ回路18が駆動される
と、タイマ回路18は搬送モータ15の停止信号
と鑑別動作停止信号を各部に出力する。
ここで、鑑別動作停止信号の時間は、いたずら
などを目的とする行為者が、以後偽札を紙幣鑑別
装置に挿入するのをあきらめる程度に長時間に設
定することが必要である。そして、タイマ回路1
8が鑑別動作停止信号を出力すると、入出力回路
14は鑑別動作停止表示信号を発生して表示器
(図示せず)で表示させることにより、無用なト
ラブルを避けるようにする。
そして、所定時間経過後、タイマ回路18が動
作を終了すると、偽札検出計数回路17がリセツ
トし、紙幣鑑別装置は正常状態に復帰する。とこ
ろで、既に述べたように、偽札検出計数回路17
は、真紙幣が挿入されたときもリセツトするか
ら、明白な偽札と真紙幣が例えば交互に繰返し挿
入されると、偽札検出計数回路17はタイマ回路
18の駆動パルスを出力することはできない。
従つて、これを防止するため、頻度検出回路1
9は偽札判定回路16から出力される明白な偽札
判定パルスの頻度を計数し、タイマ回路18の駆
動パルスを出力する。
次に、本発明による紙幣鑑別装置の要部の詳細
な説明を第3図ないし第7図を参照して行う。
本発明の紙幣鑑別装置における検出センサ11
は、第3図に示すように、紙幣30の位置を検出
するために挿入口、搬出経路およびその終端部
に、それぞれ位置検出センサ31〜34が配置さ
れ、信号検出センサ35,36はほぼ位置センサ
33の近傍に配置される。
第4図は検出センサと搬送モータから検出され
る信号波形図である。紙幣鑑別装置に紙幣30が
挿入され、これが搬送モータ15により搬送され
ると、位置検出センサ31,32は紙幣30が通
過する間、ローレベルの鑑別動作制御信号41を
出力し、この期間中に紙幣の鑑別が行われる。
信号検出センサ35,36は、紙幣30の特徴
パターン信号42,44を発生する。一方、搬送
モータ15の軸にタコジエネレータを取り付け、
その出力を波形整形すると、搬送モータ15の回
転数に比例した繰返し周波数を有する識別同期パ
ルス46が生ずる。この識別同期パルス46を、
信号41がローレベルにある期間中だけ分周し
て、特徴パターン信号42,44の識別タイミン
グパルス43,45が形成される。
いま、識別タイミングパルス43,45が入力
されるとリセツトする計数回路により、それぞれ
各識別タイミングパルス期間に生ずる特徴パター
ン信号42,44を計数し、その計数値が所定の
大きさを越えると“1”を出力するものとし、第
4図の特徴パターン信号が各識別タイミングパル
ス期間中にその条件を満足すれば、特徴パターン
信号42の計数回路は第1ビツト系列
“00001110”を出力し、特徴パターン信号44の
計数回路は第2ビツト系列“010110”を出力す
る。
これらのビツト系列は、それぞれシフトレジス
タに順次入力され、次いで基準パターンと比較さ
れることにより紙幣の真偽が判定される。
第5図は検出センサ11、パルス成形回路12
および処理回路13における偽札判定回路16
(第2図参照)の具体的な構成例を示す回路図で
ある。この図において、搬送モータ15の軸に取
り付けたタコジエネレータ51の検出信号は、整
形回路52でパルスに変換され、上述した識別同
期パルス46となる。位置検出センサ33は、発
光ダイオードとフオトトランジスタからなり、そ
の出力信号は整形回路53で波形整形されてパル
スとなり、鑑別動作制御信号41として識別タイ
ミングパルス発生回路54,55に入力されると
ともに、リセツト信号としてオアゲート56,5
7を介してカウンタ58,59にも入力される。
識別タイミングパルス発生回路54,55はカ
ウンタで構成でき、鑑別動作制御信号41がロー
レベルの期間中に識別同期パルス46を分周する
ことにより識別タイミングパルス43,45を出
力する(第4図参照)。
そして、識別タイミングパルス43,45がそ
れぞれオアゲート56,57を介してカウンタ5
8,59に入力されると、その入力毎にカウンタ
58,59はリセツトする。
ところで、紙幣の特徴パターンは信号検出セン
サ35,36で検出され、増幅器60,61で増
幅されたのち、パルス化回路62,63でパルス
42,44に変換される。これらのパルス42,
44は計数回路68,69にそれぞれ入力され
る。計数回路68はノアゲート64、カウンタ5
8およびアンドゲート66からなり、カウンタ5
8の計数値が設定値になると、アンドゲート66
からノアゲート64にインヒビツト(禁止)信号
が供給される。カウンタ58の設定値はどのビツ
トのカウンタ出力をアンドゲート66に入力する
かによつて、任意に選択することができる。
計数回路69もこれとほぼ同様な構成であり、
ノアゲート65、カウンタ59およびアンドゲー
ト67からなる。カウンタ58,59は、鑑別動
作制御信号41および識別タイミングパルス4
3,45が入力される毎にリセツトするから、識
別タイミングパルス43,45の各周期で計数動
作を行う(第4図参照)。
そして、その期間中に特徴パターンパルス4
2,44がカウンタ58,59の設定値まで入力
されると、アンドゲート66,67の出力は
“1”(ハイレベル)になる。その結果、既述した
通り、計数回路68のアンドゲート66から、例
えば第1ビツト系列として“00001110”が出力さ
れ、また計数回路69のアンドゲート67から第
2ビツト系列として“010110”が出力される。こ
れらのビツト系列はシフトレジスタ70,71に
それぞれ供給される。
シフトレジスタ70,71には鑑別動作制御信
号41が供給され、それがローレベルの期間中、
シフトレジスタ70,71は識別タイミング発生
回路54,55から供給されるシフトパルスによ
つて、それぞれアンドゲート66,67からのビ
ツト系列パルスを読み込むことができる。
このようにしてシフトレジスタ70,71に読
み込まれたデータは、比較回路72,73で基準
パターンと比較され、被検紙幣の真偽の判定が行
われる。ここで、第2図の処理回路13における
偽札判定回路16は、以上の説明から、計数回路
68,69、シフトレジスタ70,71および比
較回路72,73から構成されていることがわか
る。
この偽札判定回路16の出力は、オアゲート7
4,75およびアンドゲート76によつて次段に
供給される。また、鑑別動作制御信号41も出力
回路77から処理回路13の各部に供給される。
第6図は第5図における比較回路72の詳細な
回路図である。この図において、シフトレジスタ
70に入力される第1ビツト系列は、被検紙幣が
真紙幣の場合に“00001110”であるものとする。
いま、スイツチ回路82〜89は“1”が入力
されるとオンし、抵抗90〜97に出力が生じ
る。演算増幅器100,101はそれぞれ抵抗9
0〜94と帰還抵抗98および抵抗95〜97と
帰還抵抗99によつて、加算回路を構成する。
演算増幅器100,101の出力は、比較器1
02,103において抵抗104,105の接続
点と抵抗106,107の接続点に生ずる基準電
圧と比較される。その比較出力はオアゲート11
1を介して偽札検出計数回路17に供給される。
真紙幣に対する基準パターンを設定するため、シ
フトレジスタ70の第5ビツトないし第7ビツト
の出力は、インバータ108〜110でそれぞれ
反転され、スイツチ回路87〜89へ供給される
ように構成する。
スイツチ回路82〜89の入力は、オアゲート
112およびオアゲート112とインバータ11
3を介して次段に供給される。この比較回路72
において、シフトレジスタ70に真紙幣の特徴パ
ターンを示す第1ビツト系列の“00001110”が入
力されたときには、スイツチ回路82〜89はい
ずれもオンせず、従つて、演算増幅器100,1
01の入力は零であり、比較器102,103の
出力は“0”となる。
また、オアゲート112の出力も“0”とな
り、真紙幣判定出力用のインバータ113の出力
のみが“1”になる。
次に、真紙幣であつても、汚損等により特徴パ
ターンが汚れ、シフトレジスタ70の例えば第1
ビツトのみが“1”になつて、スイツチ回路82
がオンし、演算増幅器100にそれに相当する入
力電圧が供給されることになつても、その出力電
圧は比較器102の基準電圧以下になるから、こ
の比較器102の出力は“0”のままであるが、
オアゲート112の出力は“1”となる。
このように、真紙幣であつても偶然偽札と判定
される場合には、オアゲート111の出力は
“0”であるが、オアゲート112の出力は“1”
になる。なお、シフトレジスタ70のビツト系列
のうち、どの程度真紙幣のビツト系列と異なれば
比較器102,103の出力が“1”になるの
か、つまり偶然偽と判定される場合の基準は、経
験則にもとづき比較器102,103の基準電圧
を設定することによつて決めることができる。
さらに、真紙幣のコピーのように明白な偽札の
場合には、シフトレジスタ70に入力されるビツ
ト系列と真紙幣によるビツト系列はランダムに相
違し、ビツトの相違箇所に応じて演算増幅器10
2,103に加算出力が生じる。
従つて、この場合には比較器102,103の
少なくとも一方は、その入力電圧が基準電圧以上
になるから、オアゲート111の出力は“1”に
なり、また当然オアゲート112の出力も“1”
になる。
なお、第6図には、比較回路73は図示してい
ないが、その構成ならびに動作はこれまで説明し
た比較回路72と実質的に同じである。
第7図は偽札検出計数回路17と頻度検出回路
19の一構成例を示す回路図である。
第7図において、偽札検出計数回路17の入力
回路は、アンドゲート120〜123からなる。
ここで、アンドゲート120は搬送モータ15が
正転しているときに、入力端子115に供給され
る信号“1”と出力回路77(第5図)から入力
端子116に供給される鑑別動作制御信号“1”
が継続している期間、アンドゲート121〜12
3ならびに頻度検出回路19のシフトレジスタ1
24に出力信号“1”を供給する。従つて、その
期間中にアンドゲート121は、偽札判定回路1
6から真紙幣判定信号“1”が入力端子117に
供給されると、真紙幣処理信号“1”を出力端子
125に出力するとともに、カウンタ126にリ
セツト信号を供給する。
また、アンドゲート122は、真紙幣が汚損等
による偽判定出力信号“1”が出力されたとき
に、出力端子127に当該紙幣の返却処理信号
“1”を供給する。さらに、アンドゲート123
は、偽札判定回路16から明白なる偽札判定出力
信号“1”が入力端子119に供給されたとき
に、カウンタ126に出力信号“1”を供給す
る。このカウンタ126の所定計数値は、それに
対応したビツト出力信号をアンドゲート128に
結合することによつて設定できる。
そこで、悪意の使用者が繰返して真紙幣のコピ
ーのような偽札を紙幣鑑別装置に挿入し、その結
果、カウンタ126の入力パルスが所定計数値に
なると、アンドゲート128はオアゲート129
に出力信号“1”を供給するから、オアゲート1
29に接続されたタイマ回路18(第2図)が動
作して、紙幣鑑別装置の鑑別動作を所定時間停止
する。
しかし、カウンタ126は、アンドゲート12
1から供給される真紙幣判定出力信号によりリセ
ツトするため、このカウンタ126が所定計数値
になる前に真紙幣が紙幣鑑別装置に挿入されるよ
うないたずらには対処できない。
このようないたずらはごく稀であり、このまま
でも実用上差しつかえないと考えられるが、紙幣
鑑別装置の信頼性の一層の向上と防犯の観点か
ら、その頻度によりタイマ回路18を動作させる
頻度検出回路19を設けると有効である。
この頻度検出回路19は、被検紙幣毎に真偽の
判定信号を記憶しておき、所定回数にどの程度の
頻度で偽札が使用されたかを検出する。
第7図の頻度検出回路19は、真偽の判定信号
の記憶のために、8ビツトのシフトレジスタ12
4が用いられている。このシフトレジスタ124
においては、端子130へ入力される動作終了信
号と微分回路132により検出された電源の立上
り信号をオアゲート131に供給し、その出力信
号をリセツト信号とし、被検紙幣毎に“1”とな
るアンドゲート120の出力信号をシフトパルス
に用いている。
そして、上述のごとく、入力端子119には偽
札判定回路16から真偽の判定信号が供給される
から、アンドゲート120の出力信号“1”でシ
フトしながら、その判定信号をシフトレジスタ1
24に読み込むことができる。
シフトレジスタ124の各ビツトの出力は、ス
イツチ回路133〜140と入力抵抗141〜1
48を介して演算増幅器150に供給される。こ
こで、演算増幅器150、入力抵抗141〜14
8および帰還抵抗149は、加算回路を構成して
いる。
従つて、シフトレジスタ124のビツト出力が
“1”であれば、スイツチ回路133〜140の
うち、そのビツトに対応するスイツチ回路がオン
し、ビツト出力が“1”であるビツト数、すなわ
ち偽札判定信号の頻度に比例した電圧が演算増幅
器150から出力される。
この電圧と抵抗151,152で設定される基
準電圧が比較器153で比較され、その比較出力
がオアゲート129に入力され、オアゲート12
9から出力信号“1”がタイマ回路16に供給さ
れる。
ここで、シフトレジスタ124は8ビツトであ
り、8回の紙幣の鑑別結果を記憶することができ
るが、そのうち所定回数、例えば4回が偽札(そ
のビツト出力は“1”)と判定されたならば、オ
アゲート129から出力信号“1”が生ずるよう
に、抵抗151,152の抵抗値を選択して比較
器153の基準電圧を設定することができる。な
お、処理回路13における基準パターン、計数値
および基準電圧などは入出力回路を介して、外部
から設定するようにしてもよい。
[発明の効果] 以上のような本発明によれば、真紙幣判定信号
によりリセツトしながら偽札判定信号の出力回数
を計数し、この計数値が所定値に達したときに所
定時間鑑別動作を停止するようにしたので、基準
パターンの盗用をすると共に鑑別動作の停止後自
動的に通常動作に復帰するので自動販売機に搭載
する紙幣鑑別装置として好適であり、また自動販
売機所有者による装置の点検を必要とせず、商品
の販売機会も大幅に損なわれないという効果が得
られる。
【図面の簡単な説明】
第1図は従来の紙幣鑑別装置のブロツク図、第
2図は本発明による紙幣鑑別装置の一構成例を示
すブロツク図、第3図はその検出センサの配置
図、第4図は第3図の検出センサの出力信号波形
図、第5図ないし第7図は第2図における各部の
詳細回路図である。 11,31〜36……検出センサ、12……パ
ルス成形回路、13……処理回路、14……入出
力回路、15……搬送モータ、16……偽札判定
回路、17……偽札検出計数回路、18……タイ
マ回路、19……頻度検出回路。

Claims (1)

  1. 【特許請求の範囲】 1 自動販売機に搭載される紙幣鑑別装置におい
    て、 投入された紙幣の特徴を表わすパターンを検出
    するパターン検出手段と、 該パターン検出手段により検出された紙幣のパ
    ターンが偽札によるものか否かおよび真紙幣によ
    るものか否かを判定する偽札判定手段と、 該偽札判定手段からの真紙幣判定信号によりリ
    セツトされながら偽札判定信号の出力回数を計数
    し、この計数値が所定値に達した際に出力を生ず
    る計数手段と、 該計数手段の出力により、所定時間当該紙幣鑑
    別装置の紙幣鑑別動作を停止させるタイマを有す
    ると共に、前記計数値をリセツトするロツク手段
    と を具えたことを特徴とする紙幣鑑別装置。 2 特許請求の範囲第1項に記載の紙幣鑑別装置
    において、 前記パターン検出手段は複数のセンサを有し、
    前記偽札判定手段が、前記複数のセンサにより検
    出された紙幣のパターンを表わすビツト系列を真
    紙幣のパターンを表わすビツト系列と比較して相
    違箇所数あるいは相違態様を検知することによつ
    て偽札であるか否かを判定するようにしたことを
    特徴とする紙幣鑑別装置。 3 特許請求の範囲第1項または第2項に記載の
    紙幣鑑別装置において、 前記計数手段は偽札の投入頻度をも計数し、こ
    の計数値が予め定められた頻度に達したときに前
    記ロツク手段により当該紙幣鑑別装置の紙幣鑑別
    動作を停止させるようにしたことを特徴とする紙
    幣鑑別装置。
JP55155820A 1980-11-07 1980-11-07 Bank note identifier Granted JPS5781694A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55155820A JPS5781694A (en) 1980-11-07 1980-11-07 Bank note identifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55155820A JPS5781694A (en) 1980-11-07 1980-11-07 Bank note identifier

Publications (2)

Publication Number Publication Date
JPS5781694A JPS5781694A (en) 1982-05-21
JPH0123830B2 true JPH0123830B2 (ja) 1989-05-09

Family

ID=15614192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55155820A Granted JPS5781694A (en) 1980-11-07 1980-11-07 Bank note identifier

Country Status (1)

Country Link
JP (1) JPS5781694A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005234618A (ja) * 2004-02-17 2005-09-02 Hitachi Omron Terminal Solutions Corp 現金自動取引装置の制御

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020793B2 (ja) * 1977-07-07 1985-05-23 株式会社東芝 券類処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005234618A (ja) * 2004-02-17 2005-09-02 Hitachi Omron Terminal Solutions Corp 現金自動取引装置の制御

Also Published As

Publication number Publication date
JPS5781694A (en) 1982-05-21

Similar Documents

Publication Publication Date Title
KR920003002B1 (ko) 경화 검출방법
US5467856A (en) Gaming machine and method of detecting fraud in the same
KR970011020B1 (ko) 주화 판별 장치 및 방법
JPH0666076B2 (ja) 紙幣検査方法
US4109774A (en) Control system for a vending machine
JPH0123830B2 (ja)
JPS63276688A (ja) 紙幣鑑別装置
JP3612681B2 (ja) 遊技メダル等の受入判定装置
JPS5853796B2 (ja) 紙幣真偽判別方式
KR101252405B1 (ko) 금융기기
JPS586190B2 (ja) 自動販売機の硬貨受入装置
JP2518172B2 (ja) 紙葉類処理装置
JPS6132716B2 (ja)
KR0133815B1 (ko) 코인 식별 장치
KR880000187B1 (ko) 지폐 식별장치
JP4776803B2 (ja) 賞球計数機の不正計数防止装置
JPS589989B2 (ja) 紙幣真偽判別方式
JPS5918527Y2 (ja) 紙幣鑑別装置
KR19990065712A (ko) 지폐 계수장치 및 그 제어방법
JPS5872289A (ja) 紙幣識別装置の制御方式
JP3363542B2 (ja) 貨幣識別装置
JP3713979B2 (ja) 硬貨識別装置
JP2800627B2 (ja) 紙幣識別装置
JPS6243422Y2 (ja)
JP2964657B2 (ja) 硬貨識別装置