JPH0123580Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、スイツチング回路のパルス出力に
より超音波振動子を駆動する超音波発生装置に関
し、パルス出力の周波数およびパルス幅を制御
し、超音波振動子に供給される交流出力の制御範
囲を拡大して制御精度を向上させようとするもの
である。

従来、この種超音波発生装置は、パルス出力を
変圧器の１次巻線に印加するとともに、変圧器の
２次巻線の交流出力を、共振整合回路を介して超
音波振動子に供給し、かつ、スイツチング回路の
スイツチング周波数を制御してパルス出力の周波
数のみを制御し、超音波振動子側の負荷変動に対
して前記交流出力をほぼ一定に制御する。

しかし、スイツチング周波数を制御する場合、
スイツチング周波数の可変範囲が、超音波振動子
の共振周波数oと該周波数の近傍の周波数との
間に限られ、たとえば共振周波数oが28KHzのと
きには、スイツチング周波数の可変範囲が28KHz
〜26KHzに限られる。

そしてスイツチング回路に、電源交流の整流に
より形成された整流出力が入力される場合、電源
交流を入力電流Iiとすれば、スイツチング周波数
を28KHz〜26KHzの範囲で可変制御することによ
り、第１図に示すように、入力電流Iiが実線Xa
に従つて変化するとともに、２次巻線の出力電流
Ioが実線Yaに従つて変化し、このとき２次巻線
の出力電力Ｐが実線Xaに従つて変化し、２次巻
線の交流出力の電流Ioおよび電力Ｐそれぞれの制
御範囲が実線YaおよびXaそれぞれの範囲に限ら
れ、交流出力を高精度に制御することが困難であ
る。

この考案は、前記の点に留意してなされたもの
であり、少なくとも２個のスイツチング用半導体
素子を有し電源交流の整流により形成された整流
出力または直流源の直流出力をパルス出力に変換
するスイツチング回路と、前記パルス出力が入力
される１次巻線および変圧された交流出力が発生
する２次巻線の設けられた変圧器と、前記交流出
力を超音波振動子に供給する共振整合回路とを備
えた超音波発生装置において、前記電源交流また
は前記スイツチング回路の入力電流を検出し入力
側検出信号を出力する入力側電流検出器と、前記
交流出力の電流を検出し出力側検出信号を出力す
る出力側電流検出器と、前記出力側検出信号が入
力され該検出信号の増加により周波数の低下する
第１制御指令信号を出力する第１制御回路と、前
記入力側検出信号が入力され該検出信号の増減に
よりパルス幅の制御される第２制御指令信号を出
力する第２制御回路と、前記両指令信号が入力さ
れ前記各スイツチング用半導体素子のスイツチン
グを制御して前記パルス出力の周波数およびパル
ス幅を制御する出力回路とを備えた超音波発生装
置である。

したがつてパルス出力の周波数制御と、パルス
出力のパルス幅制御との組み合わせにより、交流
出力が制御され、交流出力の制御範囲を拡大する
ことができ、負荷変動などに対して交流出力を高
精度に制御することができ、たとえば超音波洗浄
装置に適用した場合には、洗浄物に応じた適切な
超音波出力で洗浄物を効率よく洗浄することがで
きる。

つぎに、この考案の超音波発生装置の１実施例
を、第２図以下の図面とともに説明する。

第２図において、１は商用交流電源であり、ス
イツチ２を介して整流ダイオードからなるブリツ
ジ整流器３の交流入力端子ac，ac′に電源交流Ii
を出力する。４は２個のスイツチング用半導体素
子であるNPN型のスイツチング用第１、第２ト
ランジスタ５，６が設けられたスイツチング回路
であり、整流器３の一方の直流出力端子dcにト
ランジスタ５のコレクタが接続されるとともに、
他方の出力端子dc′にトランジスタ６のエミツタ
が接続されている。

また、スイツチング回路４に、第１、第２コン
デンサ７，８および保護用第１、第２ダイオード
９，１０が設けられ、トランジスタ５のコレクタ
とトランジスタ６のエミツタとの間に、両コンデ
ンサ７，８が直列接続されるとともに、両トラン
ジスタ５，６それぞれのコレクタ、エミツタに両
ダイオード９，１０それぞれが逆並列に接続され
ている。

そして整流器３の直流出力端子dc，dc′からス
イツチング回路４に、電流交流Iiの整流により形
成された整流出力が供給され、このとき、両トラ
ンジスタ５，６それぞれのベースに接続されたベ
ース制御入力端子ba，bbおよび、両トランジス
タ５，６それぞれのエミツタに接続されたエミツ
タ制御入力端子ea，ebに、後述の制御ブロツク
からの制御信号が入力され、両トランジスタ５，
６のスイツチング周波数およびオンの期間とオフ
の期間との割り合いが制御され、両コンデンサ
７，８の接続点と、トランジスタ５のエミツタと
トランジスタ６のコレクタの接続点との間から整
流出力を変換したパルスが出力される。

さらに、スイツチング回路４から出力されたパ
ルス出力が、変圧器１１の１次巻線laに入力さ
れ、変圧器１１の２次巻線lbからパルス出力を変
圧した交流が出力され、該交流出力が、２次巻線
lbの一端に接続された一方の共振出力端子ｏおよ
び、共振整合用のコンデンサからなる共振整合回
路１２と他方の共振出力端子o′を介して超音波振
動子１３に供給される。

一方、検出制御部１４に、電源交流Iiを検出す
る入力側電流検出器１５および、共振整合回路１
２を介した２次巻線lbの交流出力の電流Ioを検出
する出力側電流検出器１６が設けられるととも
に、検出器１５の入力側検出信号および検出器１
６の出力側検出信号が入力される制御ブロツク１
７が設けられている。なお、制御ブロツク１７
に、ベース制御入力端子ba，bbそれぞれに接続
されるベース制御出力端子ba′，bb′それぞれが設
けられるとともに、エミツタ制御入力端子ea，
ebそれぞれに接続されるエミツタ制御出力端子
ea′，eb′それぞれが設けられている。

そして制御ブロツク１７が第３図に示すように
構成され、同図に示すように、入力側検出信号が
整流ダイオードからなる第１整流回路１８により
整流されるとともに、出力側検出信号が整流ダイ
オードからなる第２整流回路１９により整流さ
れ、整流された入力側信号が第１演算増幅器２０
の非反転入力端子（＋）に入力されるとともに、
整流された出力側検出信号が第２演算増幅器２１
の反転入力端子（−）に入力される。なお、増幅
器２０の反転入力端子（−）、増幅器２１の非反
転入力端子（＋）に、バイアス電源端子（＋Ｂ）
と接地点との間に設けられた基準信号器２１′か
らの基準信号が入力される。

したがつて増幅器２０により整流された入力側
検出信号と基準信号との差が増幅され、入力側検
出信号の増加に従つて増幅器２０の出力信号のレ
ベルが増加し、逆に、増幅器２１により整流され
た出力側検出信号と基準信号との差が増幅され、
整流された出力側検出信号の増加に従つて増幅器
２１の出力信号のレベルが低下する。

さらに増幅器２１の出力信号が電圧周波数変換
器２２に入力され、増幅器２１の出力信号のレベ
ル変化が周波数変化に変換され、第４図ａに示す
ように、増幅器２１の出力信号のレベルに従つた
周波数パルスが変換器２２からNPN型の充放電
制御用第３トランジスタ２３のベースに出力さ
れ、周波数パルスの周波数によりトランジスタ２
３のスイツチングが制御される。

そして、トランジスタ２３のコレクタ、エミツ
タが時定数用第３コンデンサ２４の両端それぞれ
に接続され、コンデンサ２４の一端に矩形波発振
器２５の一方の制御端子が接続されるとともに、
コンデンサ２４の他端と発振器２５の他方の制御
端子との間に時定数用抵抗２６が設けられ、トラ
ンジスタ２３のスイツチングによりコンデンサ２
４の充放電が制御され、第４図ｂの実線に示すよ
うに、コンデンサ２４の一端に、コンデンサ２４
の充放電に従つた三角波形状の一方の第１制御指
令信号が発生し、このとき、同図ｃに示すよう
に、発振器２５の出力端子から、一方の第１制御
指令信号に同期した矩形波状の他方の第１制御指
令信号が出力され、第１制御指令信号の周波数
が、整流された出力側検出信号の増加により低下
する。なお“１”，“０”は論理１および論理０そ
れぞれを示す。

さらに増幅器２０の出力信号が比較増幅器２７
の反転入力端子（−）に入力されるとともに、一
方の第１制御指令信号が増幅器２７の非反転入力
端子（＋）に入力され、増幅器２０の出力信号が
一方の第１制御指令信号より大きいときに増幅器
２７の出力信号のレベルが“０”になるととも
に、増幅器２０の出力信号が一方の第１制御指令
信号より小さいときに増幅器２７の出力信号のレ
ベルが“１”になり、たとえば第４図ｂの破線に
示すように、増幅器２０の出力信号のレベルが一
定レベルに保持されていれば、同図ｄに示すよう
に、増幅器２０の出力信号のレベルが一方の第１
制御指令信号のレベルより大きいときに“０”に
保持されるとともに、増幅器２０の出力信号のレ
ベルが一方の第１制御指令信号のレベルより小さ
いときに“１”に保持される第２制御指令信号が
増幅器２７から出力される。

ところで整流された入力側検出信号が増加する
と、増幅器２０の出力信号のレベルが、たとえば
第４図ｂの破線のレベルより上昇し、このとき、
増幅器２７から出力される第２制御指令信号の
“１”のパルス幅が、同図ｄの“１”のパルス幅
より減少する。すなわち、整流された入力側検出
信号の増加により、第２制御指令信号の“１”の
パルス幅が減少する。

そして他方の第１制御指令信号および第２制御
指令信号が第１ナンドゲート２８に入力され、第
４図ｅに示すように、両指令信号のレベルが
“１”のときのみ“０”になるゲート信号がナン
ドゲート２８から出力され、ナンドゲート２８の
“１”のゲート信号がトリガ型ブリツプフロツプ
２９のトリガ端子ｔに入力され、ゲート信号の
“０”から“１”への立ち上がりによりフリツプ
フロツプ２９がトリガされ、同図ｆ，ｇそれぞれ
に示すように、フリツプフロツプ２９のＱ出力端
子ｑ，出力端子それぞれの出力信号の“１”
および“０”の期間が、前記ゲート信号の“０”
から“１”への立ち上がりにより制御される。

さらにＱ出力端子ｑの出力信号が第２ナンドゲ
ー３０に入力されるとともに、出力端子の出
力信号が第３ナンドゲート３１に出力され、Ｑ出
力端子ｑの出力信号と第２制御指令信号がともに
“１”のときにのみ“０”になるゲート信号がナ
ンドゲート３０から出力されるとともに、出力
端子の出力信号と第２制御指令信号がともに
“１”のときにのみ“０”になるゲート信号がナ
ンドゲート３１から出力される。

そしてナンドゲート３０のゲート信号がNPN
型の制御用第４トランジスタ３２のベースに入力
され、第４図ｈに示すように、第２制御指令信号
が“１”のときにトランジスタ３２がオフし、ト
ランジスタ３２のオフによりトランジスタ５がオ
ンするとともに、ナンドゲート３１のゲート信号
がNPN型の制御用第５トランジスタ３３のベー
スに入力され、同図ｉに示すように、第２制御指
令信号“１”のときにトランジスタ３３がオフ
し、トランジスタ３３のオフによりトランジスタ
６がオンする。

ところで第４図ｄおよび同図ｆ，ｇに示すよう
に、Ｑ出力端子ｑおよび出力端子それぞれの
出力信号の“１”の期間より第２制御指令信号の
“１”の期間の方が短かいため、第４、第５トラ
ンジスタ３２，３３のオンの期間が第２制御指令
信号の“１”により定まるとともに、トランジス
タ３２，３３それぞれのオン、オフにより、トラ
ンジスタ５，６それぞれのスイツチング周波数お
よび、オンの期間とオフの期間との割合いが制御
され、スイツチング回路４のパルス出力の周波数
およびパルス幅が制御される。

なお、３４，３５，３６それぞれは破線、１点
破線、２点破線それぞれの回路構成よりなる第
１、第２制御回路、出力回路それぞれである。

そして何らかの原因で変圧器１１の２次巻線lb
の交流出力の電流Ioが増加し、整流器１９により
整流された出力側検出信号が増加すると、増幅器
２１の出力信号のレベルが低下し、変換器２２か
ら出力される周波数パルスの周波数が低下して両
第１制御指令信号の周波数が低下する。

さらに一方の第１制御指令信号の周波数低下に
より、増幅器２７から出力される第２制御指令信
号の周波数が低下するとともに、他方の第１制御
指令信号および第２制御指令信号が入力されるナ
ンドゲート２８のゲート信号の周波数も低下し、
フリツプフロツプ２９、第２、第３ナンドゲート
３０，３１、第４、第５トランジスタ３２，３３
の動作周波数が低下してスイツチング回路４のス
イツチング周波数が低くなるように制御され、ス
イツチング回路４から出力されるパルス出力の周
波数が低下して変圧器１１の２次巻線lbから共振
整合回路１２を介して振動子１３に供給される交
流出力の周波数が低下し、交流出力の電流Ioが減
少し、交流出力の電力Ｐも低下する。

逆に、何らかの原因で整流器３に入力される電
源交流Iiが増加し、整流器１８により整流された
入力側検出信号が増加すると、増幅器２８の出力
信号のレベルが上昇し、増幅器２７から出力され
る“１”の第２制御指令信号のパルス幅が減少す
るとともに、“０”の第２制御指令信号のパルス
幅が増加する。

そして“０”の第２制御指令信号のパルス幅が
増加するため、第４、第５トランジスタ３２，３
３のオンの期間が長くなり、両トランジスタ３
２，３３のオンにより第１、第２トランジスタ
５，６がオフするため、両トランジスタ５，６の
オフの期間が長くなり、パルス出力のパルス幅が
減少して電源交流が減少する。

したがつて両第１制御指令信号および第２制御
指令信号により、パルス出力の周波数制御とパル
ス幅制御とを行なうことができ、第５図に示すよ
うに、電源交流Iiを実線Xb，Xcの間で可変制御
することができ、このとき、交流出力の電流Ioが
実線Yb，Ycの間で可変制御されるとともに、交
流出力の電力Ｐが実線Xb，Xcの間で可変制御さ
れ、交流出力の制御範囲が拡大し、交流出力の制
御精度を大幅に高めることができる。なお、交流
出力のパルス幅を大きくすることにより、電源交
流Iiおよび交流出力の電力Ｐそれぞれが実線Xb
から実線Xcに増加するとともに、交流出力の電
流Ioも実線Ybから実線Ycに増加する。

なお、前記実施例では、スイツチング回路４に
整流器の整流出力を入力したが、スイツチング回
路４に直流源の直流出力を入力してもよく、この
場合、入力側電流検出器１５の代わりに、スイツ
チング回路４の入力電流を検出する電流検出器を
設ければよい。また、前記実施例のように、スイ
ツチング回路４に整流出力を入力する場合に、ス
イツチング回路４の入力電流を検出する電流検出
器により前記整流出力の電流を検出することは勿
論可能である。

【図面の簡単な説明】

第１図は従来の超音波発生装置の制御の説明
図、第２図以下の図面はこの考案の超音波発生装
置の１実施例を示し、第２図は結線図、第３図は
第２図の一部の詳細な結線図、第４図ａ〜ｉは第
３図の動作説明用タイミングチヤート、第５図は
制御の説明図である。 ４……スイツチング回路、５，６……第１、第
２トランジスタ、１１……変圧器、１２……共振
整合回路、１３……超音波振動子、１５……入力
側検出器、１６……出力側検出器、３４，３５…
…第１、第２制御回路、３６……出力回路。

Claims (1)

【実用新案登録請求の範囲】
1. 少なくとも２個のスイツチング用半導体素子を
   有し電源交流の整流により形成された整流出力ま
   たは直流源の直流出力をパルス出力に変換するス
   イツチング回路と、前記パルス出力が入力される
   １次巻線および変圧された交流出力が発生する２
   次巻線の設けられた変圧器と、前記交流出力を超
   音波振動子に供給する共振整合回路とを備えた超
   音波発生装置において、前記電源交流または前記
   スイツチング回路の入力電流を検出し入力側検出
   信号を出力する入力側電流検出器と、前記交流出
   力の電流を検出し出力側検出信号を出力する出力
   側電流検出器と、前記出力側検出信号が入力され
   該検出信号の増加により周波数の低下する第１制
   御指令信号を出力する第１制御回路と、前記入力
   側検出信号が入力され該検出信号の増減によりパ
   ルス幅の制御される第２制御指令信号を出力する
   第２制御回路と、前記両指令信号が入力され前記
   各スイツチング用半導体素子のスイツチングを制
   御して前記パルス出力の周波数およびパルス幅を
   制御する出力回路とを備えた超音波発生装置。