JPH01233762A - Ccdリニヤセンサ用半導体チップ及びその製造方法 - Google Patents
Ccdリニヤセンサ用半導体チップ及びその製造方法Info
- Publication number
- JPH01233762A JPH01233762A JP63060077A JP6007788A JPH01233762A JP H01233762 A JPH01233762 A JP H01233762A JP 63060077 A JP63060077 A JP 63060077A JP 6007788 A JP6007788 A JP 6007788A JP H01233762 A JPH01233762 A JP H01233762A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- vertical
- semiconductor chips
- semiconductor
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000003384 imaging method Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 6
- 238000001312 dry etching Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、複数個の半導体チップを直列に接続して固体
撮像装置を構成するCCDリニアセンサ用半導体チップ
及びその製造方法に関する。
撮像装置を構成するCCDリニアセンサ用半導体チップ
及びその製造方法に関する。
(従来の技術)
上記複数個の半導体チップを直列に並べ一本の固体撮像
索子として固体撮像装置を構成する、いわゆるマルチチ
ップ型固体撮像装置は、半導体ウェハを半導体チップt
;分離する必要がある。
索子として固体撮像装置を構成する、いわゆるマルチチ
ップ型固体撮像装置は、半導体ウェハを半導体チップt
;分離する必要がある。
従来この分離は、一般にダイシング装置に備えられたブ
レードを回転させつつ、このブレードを半導体ウェハの
鉛直上方から該半導体ウェハに当接させて、所定の大き
さに切断することによって行われていた。
レードを回転させつつ、このブレードを半導体ウェハの
鉛直上方から該半導体ウェハに当接させて、所定の大き
さに切断することによって行われていた。
このため、第6図に示すように、半導体チップ1の表面
の画素2を形成した素子面3と、他の半導体チップ1と
の接続部端面4とのなす角はほぼ直角であり、この対面
する接続部端面4,4が互いに平行になるように配置さ
れていた。
の画素2を形成した素子面3と、他の半導体チップ1と
の接続部端面4とのなす角はほぼ直角であり、この対面
する接続部端面4,4が互いに平行になるように配置さ
れていた。
また、例えば特開昭61−231757号として、半導
体チップの接続部で、このチップ同士が向かい合う接続
部端面と固体素子がのる素子面の2面で作られる角度が
90@未満となるようにしたものや、特開昭62−17
6157号として、センサの形成に先立って予め基板に
切断用の溝部を形成しておき、この溝部の位置で基板を
切断するようにしたもの等が提案されている。
体チップの接続部で、このチップ同士が向かい合う接続
部端面と固体素子がのる素子面の2面で作られる角度が
90@未満となるようにしたものや、特開昭62−17
6157号として、センサの形成に先立って予め基板に
切断用の溝部を形成しておき、この溝部の位置で基板を
切断するようにしたもの等が提案されている。
(発明が解決しようとする課題)
上記第6図に示す、接続部端面4,4同士の良好な接続
のためには、この端面4の表面の凹凸の精度を上げなけ
ればならないが、例えば第7図に示すように、ブレード
の摩耗や真円度等によって、ブレードの傾斜に沿って、
素子面2と接続部端面4とのなす角αが鈍角となってし
まう部分が発生してしまうことがある等、高精度の接続
部端面4を得ることが一般に困難であった。
のためには、この端面4の表面の凹凸の精度を上げなけ
ればならないが、例えば第7図に示すように、ブレード
の摩耗や真円度等によって、ブレードの傾斜に沿って、
素子面2と接続部端面4とのなす角αが鈍角となってし
まう部分が発生してしまうことがある等、高精度の接続
部端面4を得ることが一般に困難であった。
そして、高精度の接続部端面が得られないと、半導体チ
ップ1の配置精度が悪くなり、この接続部を挾む両半導
体チップ1,1の互いに隣接する画素2.2の間の距離
りに大きな誤差が生じてしまう。このことは、特にCC
Dリニヤセンサにおいては、この間隔りは他の隣接する
画素間のピッチP(第5図)の間隔と等しくなるように
配置することにより、この長さ方向における画像の均一
化を図る必要から、大きな問題であるばかりでなく、今
後、解像度の高い装置の出現に伴い、ますます大きな問
題となると考えられる。
ップ1の配置精度が悪くなり、この接続部を挾む両半導
体チップ1,1の互いに隣接する画素2.2の間の距離
りに大きな誤差が生じてしまう。このことは、特にCC
Dリニヤセンサにおいては、この間隔りは他の隣接する
画素間のピッチP(第5図)の間隔と等しくなるように
配置することにより、この長さ方向における画像の均一
化を図る必要から、大きな問題であるばかりでなく、今
後、解像度の高い装置の出現に伴い、ますます大きな問
題となると考えられる。
また、接続部端面4の表面の凹凸の精度が得られたとし
ても、ブレードによる切断では、第6図に示すような粉
砕部分5が切断時に発生してしまい、この粉砕部分5の
発生を防止することは一般に困難である。
ても、ブレードによる切断では、第6図に示すような粉
砕部分5が切断時に発生してしまい、この粉砕部分5の
発生を防止することは一般に困難である。
このため、接続部での特性劣化、例えば解像度劣化等を
生じてしまうことがあるばかりでなく、上記と同様に両
半導体チップ1.1の互いに隣接する画素2.2の間の
距離りを他の隣接する画素間のピッチPと等しくするこ
とが困難で、しかもこの粉砕部5が接続部端面4の近傍
に形成された画素2に大きな影響を与えてしまうことが
ある“といった問題点があった。
生じてしまうことがあるばかりでなく、上記と同様に両
半導体チップ1.1の互いに隣接する画素2.2の間の
距離りを他の隣接する画素間のピッチPと等しくするこ
とが困難で、しかもこの粉砕部5が接続部端面4の近傍
に形成された画素2に大きな影響を与えてしまうことが
ある“といった問題点があった。
このことは、上記特開昭61−231757号公報及び
特開昭62−176157号公報に記載のものも、本質
的にブレードを使用して切断することを前提としている
ものであると考えられるため、はぼ同様であると考えら
れる。
特開昭62−176157号公報に記載のものも、本質
的にブレードを使用して切断することを前提としている
ものであると考えられるため、はぼ同様であると考えら
れる。
本発明は上記に鑑み、半導体チップの接続部端面に粉砕
部分が発生してしまうことがなく、シかも半導体チップ
同士を精度良く配列することができるもの、及びその製
造方法を提供することを目的とする。
部分が発生してしまうことがなく、シかも半導体チップ
同士を精度良く配列することができるもの、及びその製
造方法を提供することを目的とする。
(課題を解決するための手段)
上記目的を達成するため、本発明による半導体チップは
、複数個の半導体チップを直列に配列して固体撮像装置
を構成するCCDリニアセンサ用半導体チップにおいて
、この半導体チップの他の半導体チップとの接続部端面
を、表面から鉛直方向下方に延びる異方性の良いエツチ
ングで形成した鉛直部と、この垂直部に連続し内方に傾
斜した傾斜部とから構成したものであり、この製造方法
は、半導体ウェハの表面の、切断した時に他の半導体チ
ップとの接続部となる部分に、異方性の良いエツチング
により直線で横断面矩形状の溝部を形成し、この溝部の
内部に下端部を該溝部の内側の鉛直壁に当接させつつダ
イシングのブレードを傾斜させて挿入して切断するとと
もに、この切断部と直交する方向に切断して分離するよ
うにしたものである。
、複数個の半導体チップを直列に配列して固体撮像装置
を構成するCCDリニアセンサ用半導体チップにおいて
、この半導体チップの他の半導体チップとの接続部端面
を、表面から鉛直方向下方に延びる異方性の良いエツチ
ングで形成した鉛直部と、この垂直部に連続し内方に傾
斜した傾斜部とから構成したものであり、この製造方法
は、半導体ウェハの表面の、切断した時に他の半導体チ
ップとの接続部となる部分に、異方性の良いエツチング
により直線で横断面矩形状の溝部を形成し、この溝部の
内部に下端部を該溝部の内側の鉛直壁に当接させつつダ
イシングのブレードを傾斜させて挿入して切断するとと
もに、この切断部と直交する方向に切断して分離するよ
うにしたものである。
(作 用)
上記のように構成された半導体チップにおいては、この
接続部端面の表面から鉛直下方に延びてドライエツチン
グ等の異方性の良いエツチングにより鉛直部が形成され
ているため、ダイシング等による粉砕部分の発生が防止
され、しかも凹凸をなくして精度良くこの鉛直部が形成
され、更にこの垂直部に連続し内方に傾斜して傾斜部が
形成されているため、半導体チップを配列する際にこの
傾斜部同士の干渉を防止して、上記鉛直部を整合させる
ことにより、この配列を精度良く行うようにすることが
できる。
接続部端面の表面から鉛直下方に延びてドライエツチン
グ等の異方性の良いエツチングにより鉛直部が形成され
ているため、ダイシング等による粉砕部分の発生が防止
され、しかも凹凸をなくして精度良くこの鉛直部が形成
され、更にこの垂直部に連続し内方に傾斜して傾斜部が
形成されているため、半導体チップを配列する際にこの
傾斜部同士の干渉を防止して、上記鉛直部を整合させる
ことにより、この配列を精度良く行うようにすることが
できる。
(実施例)
以下、実施例について図面を参照して説明する。
第1図において、半導体チップ1の表面の素子面3には
、画素2が形成されている。この半導体チップ1の長さ
方向両端の、他の半導体チップ1との接続部端面4は、
表面から鉛直方向下方に延びる異方性の良いドライエツ
チングやRIEで形成した鉛直部4aと、この鉛直部4
aに連続し、内方、即ち他の隣接する半導体チップ1の
接続部端面4と離れる方向に傾斜した傾斜部4bとから
構成されている。
、画素2が形成されている。この半導体チップ1の長さ
方向両端の、他の半導体チップ1との接続部端面4は、
表面から鉛直方向下方に延びる異方性の良いドライエツ
チングやRIEで形成した鉛直部4aと、この鉛直部4
aに連続し、内方、即ち他の隣接する半導体チップ1の
接続部端面4と離れる方向に傾斜した傾斜部4bとから
構成されている。
このように、ドライエツチング等の異方性の良いエツチ
ングにより鉛直部4aを形成することにより、ダイシン
グ等による粉砕部分の発生を防止し、しかも凹凸をなく
して精度良くこの鉛直部4aを形成するのであり1、更
にこの垂直部4aに連続し内方に傾斜して傾斜部4bを
形成することにより、半導体チップ1を配列する際にこ
の傾斜部4b同士が干渉してしまうことを防止するので
ある。
ングにより鉛直部4aを形成することにより、ダイシン
グ等による粉砕部分の発生を防止し、しかも凹凸をなく
して精度良くこの鉛直部4aを形成するのであり1、更
にこの垂直部4aに連続し内方に傾斜して傾斜部4bを
形成することにより、半導体チップ1を配列する際にこ
の傾斜部4b同士が干渉してしまうことを防止するので
ある。
そして、この半導体チップ1を一列に配列して固体撮像
装置を構成する時には、上記鉛直部4aを互いに平行に
対面させつつ、しかも両半導体チップ1.1の互いに隣
接する画素2,2の間の距i!tlELが他の隣接する
画素2,2間のピッチP(第5図)と等しくなるよう整
合することにより、上記傾斜部4bの干渉を防止して、
この配列を精度良く行うようにすることができる。
装置を構成する時には、上記鉛直部4aを互いに平行に
対面させつつ、しかも両半導体チップ1.1の互いに隣
接する画素2,2の間の距i!tlELが他の隣接する
画素2,2間のピッチP(第5図)と等しくなるよう整
合することにより、上記傾斜部4bの干渉を防止して、
この配列を精度良く行うようにすることができる。
上記鉛直部4aの長さdは、互いに隣接する半導体チッ
プ1の厚さバラツキを考慮して、この厚さのバラツキよ
り十分に大きくとることが、上記配列の際にこの接続部
端面4が互いに対面することなく重合して、ここに段差
が発生してしまうことを確実に防止する上で望ましい。
プ1の厚さバラツキを考慮して、この厚さのバラツキよ
り十分に大きくとることが、上記配列の際にこの接続部
端面4が互いに対面することなく重合して、ここに段差
が発生してしまうことを確実に防止する上で望ましい。
即ち、この種の半導体チップ1の厚さのバラツキは、通
常的30μm程度存在するため、この鉛直部4aの長さ
dは、この値30μmより十分大きく、例えば100μ
m程度(d初10100uとしている。
常的30μm程度存在するため、この鉛直部4aの長さ
dは、この値30μmより十分大きく、例えば100μ
m程度(d初10100uとしている。
上記半導体チップ1の製造方法を第2図乃至第5図を参
照して説明する。
照して説明する。
この半導体チップ1は、半導体ウェハ6を切断して製造
するのであるが、先ず第2図に示すように、半導体ウェ
ハ6の表面の、切断した時に他の半導体チップ1との接
続部となる部分に、異方性の良い、例えばドライエツチ
ングやRIE等により直線で横断面矩形状の溝部6a、
6aを形成する。この角溝部6aの深さd′は、上記と
同様に、例えば100μm程度(d’ 初100μm)
、最低でも20μm程度とし、この幅Wは、下記のダ
イシングのグレード8のこの溝部6a内部への挿入の際
に、これを阻害しない程度の幅、例えば20μm程度(
W’=20.czm)としている。
するのであるが、先ず第2図に示すように、半導体ウェ
ハ6の表面の、切断した時に他の半導体チップ1との接
続部となる部分に、異方性の良い、例えばドライエツチ
ングやRIE等により直線で横断面矩形状の溝部6a、
6aを形成する。この角溝部6aの深さd′は、上記と
同様に、例えば100μm程度(d’ 初100μm)
、最低でも20μm程度とし、この幅Wは、下記のダ
イシングのグレード8のこの溝部6a内部への挿入の際
に、これを阻害しない程度の幅、例えば20μm程度(
W’=20.czm)としている。
このように、異方性の良いエツチングにより、粘度の良
い、即ち鉛直部及び水平部に凹凸が極めて少ない溝部6
a、6aを形成するのである。
い、即ち鉛直部及び水平部に凹凸が極めて少ない溝部6
a、6aを形成するのである。
次に、第3図に示すように、溝部6a、6aを付けた半
導体ウェハ6の表面にCCDパターン7を形成する。
導体ウェハ6の表面にCCDパターン7を形成する。
なお、この溝部6aとCCDパターン7との寸法関係は
、画$2. 2間のピッチP(第5図)と接続した両半
導体チップ1.1の互いに隣接する画素2.2間の距離
りとが等しくなるように設定する。
、画$2. 2間のピッチP(第5図)と接続した両半
導体チップ1.1の互いに隣接する画素2.2間の距離
りとが等しくなるように設定する。
最終のC’CDパターン7の形成を完了した時点で、第
4図に示すように、ダイシングのブレード8の下端部を
上記溝部6aの内側の鉛直壁に当接させつつ、該ブレー
ド8を溝部6a内に傾斜させて挿入し、これ回転するこ
とによりここを切断する。
4図に示すように、ダイシングのブレード8の下端部を
上記溝部6aの内側の鉛直壁に当接させつつ、該ブレー
ド8を溝部6a内に傾斜させて挿入し、これ回転するこ
とによりここを切断する。
この時のブレード8と水平面とのなす角θは、90″未
満で、例えば70″以上とする(70゜≦θ<90”)
ことが望ましい。
満で、例えば70″以上とする(70゜≦θ<90”)
ことが望ましい。
そして、最後の半導体チップ1の個々の分離は、接続部
端面のような精度を必要としないので、第5図に示すよ
うに、従来同様、溝等を付けることなく、ダイシングの
ブレード8を回転させて行い、これにより、第1図に示
す半導体チップ1の分離成形を行い、同図に示すように
必要個数−列に配列して固体撮像装置を構成するのであ
る。
端面のような精度を必要としないので、第5図に示すよ
うに、従来同様、溝等を付けることなく、ダイシングの
ブレード8を回転させて行い、これにより、第1図に示
す半導体チップ1の分離成形を行い、同図に示すように
必要個数−列に配列して固体撮像装置を構成するのであ
る。
本発明は上記のような構成であるので、半導体チップの
接続部端面は、粉砕部分がなく精度が良い鉛直部とこの
垂直部に連続し内方に傾斜した傾斜部とから構成され、
この鉛直部を整合させることによって、精度良く半導体
チップ同士を配列するようにすることができる。従って
、この半導体チップを使用することにより、接続部の精
度が向上し、特性劣化が生じない高性能な固体撮像装置
を構成するようにすることがきる。
接続部端面は、粉砕部分がなく精度が良い鉛直部とこの
垂直部に連続し内方に傾斜した傾斜部とから構成され、
この鉛直部を整合させることによって、精度良く半導体
チップ同士を配列するようにすることができる。従って
、この半導体チップを使用することにより、接続部の精
度が向上し、特性劣化が生じない高性能な固体撮像装置
を構成するようにすることがきる。
更に、本製造方法によれば、上記効果を備えた半導体チ
ップを比較的容品に、しかも確実に製造することができ
るといった効果がある。
ップを比較的容品に、しかも確実に製造することができ
るといった効果がある。
第1図は半導体チップの接続部を示す斜視図、第2図乃
至第5図は半導体チップの製造を工程順に示し、第2図
(イ)は半導体ウェハに溝部を形成した状態の平面図、
同図(ロ)は同じく正面図、第3図はCCDパターンを
形成した状態の平面図、第4図は溝部に沿って切断する
状態を示す正面図、第5図は個々の半導体チップに分離
する状態を示す斜視図、第6図は従来の半導体チップの
接続部を示す斜視図、第7図は第6図のA部を拡大して
示す正面図である。 1・・・半導体チップ、2・・・画素、3・・・素子面
、4・・・接続部端面、4a・・・同鉛直部、4・b・
・・同傾斜部、6・・・半導体ウェハ、6a・・・同溝
部、7・・・CCDパターン。 出願人代理人 佐 藤 −雄 第1 図 、第 2 図 第4 図 第6 図 第2図
至第5図は半導体チップの製造を工程順に示し、第2図
(イ)は半導体ウェハに溝部を形成した状態の平面図、
同図(ロ)は同じく正面図、第3図はCCDパターンを
形成した状態の平面図、第4図は溝部に沿って切断する
状態を示す正面図、第5図は個々の半導体チップに分離
する状態を示す斜視図、第6図は従来の半導体チップの
接続部を示す斜視図、第7図は第6図のA部を拡大して
示す正面図である。 1・・・半導体チップ、2・・・画素、3・・・素子面
、4・・・接続部端面、4a・・・同鉛直部、4・b・
・・同傾斜部、6・・・半導体ウェハ、6a・・・同溝
部、7・・・CCDパターン。 出願人代理人 佐 藤 −雄 第1 図 、第 2 図 第4 図 第6 図 第2図
Claims (1)
- 【特許請求の範囲】 1、複数個の半導体チップを直列に配列して固体撮像装
置を構成するCCDリニアセンサ用半導体チップにおい
て、この半導体チップの他の半導体チップとの接続部端
面を、表面から鉛直方向下方に延びる異方性の良いエッ
チングで形成した鉛直部と、この垂直部に連続し内方に
傾斜した傾斜部とから構成したことを特徴するCCDリ
ニヤセンサ用半導体チップ。 2、半導体ウェハの表面の、切断した時に他の半導体チ
ップとの接続部となる部分に、異方性の良いエッチング
により直線で横断面矩形状の溝部を形成し、この溝部の
内部に下端部を該溝部の内側の鉛直壁に当接させつつダ
イシングのブレードを傾斜させ挿入して切断するととも
に、この切断部と直交する方向に切断して分離すること
を特徴とするCCDリニヤセンサ用半導体チップの製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6007788A JP2609670B2 (ja) | 1988-03-14 | 1988-03-14 | Ccdリニヤセンサ用半導体チップ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6007788A JP2609670B2 (ja) | 1988-03-14 | 1988-03-14 | Ccdリニヤセンサ用半導体チップ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01233762A true JPH01233762A (ja) | 1989-09-19 |
JP2609670B2 JP2609670B2 (ja) | 1997-05-14 |
Family
ID=13131664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6007788A Expired - Fee Related JP2609670B2 (ja) | 1988-03-14 | 1988-03-14 | Ccdリニヤセンサ用半導体チップ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2609670B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101038492B1 (ko) * | 2004-08-31 | 2011-06-01 | 삼성테크윈 주식회사 | 카메라 모듈 및 그 제조 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61231757A (ja) * | 1985-04-05 | 1986-10-16 | Seiko Epson Corp | 固体撮像装置 |
JPS61234562A (ja) * | 1985-04-11 | 1986-10-18 | Seiko Epson Corp | 固体撮像装置 |
-
1988
- 1988-03-14 JP JP6007788A patent/JP2609670B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61231757A (ja) * | 1985-04-05 | 1986-10-16 | Seiko Epson Corp | 固体撮像装置 |
JPS61234562A (ja) * | 1985-04-11 | 1986-10-18 | Seiko Epson Corp | 固体撮像装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101038492B1 (ko) * | 2004-08-31 | 2011-06-01 | 삼성테크윈 주식회사 | 카메라 모듈 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2609670B2 (ja) | 1997-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5716889A (en) | Method of arranging alignment marks | |
US4604161A (en) | Method of fabricating image sensor arrays | |
US5128282A (en) | Process for separating image sensor dies and the like from a wafer that minimizes silicon waste | |
US4668333A (en) | Image sensor array for assembly with like arrays to form a longer array | |
JPH0834197B2 (ja) | 長い走査アレーに使用する撮影素子チップを製造する方法 | |
US4695716A (en) | Image sensor array for assembly with like arrays to form a longer array | |
US20010014502A1 (en) | Method of manufacturing nonvolatile semiconductor memory device | |
US6841890B2 (en) | Wafer alignment mark for image processing including rectangular patterns, image processing alignment method and method of manufacturing semiconductor device | |
US6734040B2 (en) | Method of manufacturing semiconductor devices | |
US4830985A (en) | Method of replacing an image sensor array | |
US4698131A (en) | Replaceable image sensor array | |
JPH01233762A (ja) | Ccdリニヤセンサ用半導体チップ及びその製造方法 | |
US6927937B2 (en) | Read/write head for a magnetic tape device having grooves for reducing tape floating | |
US5943587A (en) | Method for making offset alignment marks | |
US4860075A (en) | Replaceable image sensor array | |
KR20160064094A (ko) | 반도체 디바이스 및 제조 방법 및 전자 기기 | |
JPH06218985A (ja) | 光学素子チップおよびこれを利用した光学的書き込みまたは読み取り装置 | |
US3764756A (en) | Magnetic head assembly with irregularly shaped aperture structure | |
JPS6265438A (ja) | 半導体装置 | |
JPS6347272B2 (ja) | ||
US8149540B2 (en) | Magnetic head structure with diagonal of rectangular-shaped height monitor extending along track width direction | |
JPH02163968A (ja) | 固体撮像装置の製造方法 | |
JPH03139958A (ja) | イメージセンサとその製造装置 | |
JPS63313862A (ja) | 電荷転送装置 | |
JP2861918B2 (ja) | Mos型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |