JPH01232809A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH01232809A JPH01232809A JP5971388A JP5971388A JPH01232809A JP H01232809 A JPH01232809 A JP H01232809A JP 5971388 A JP5971388 A JP 5971388A JP 5971388 A JP5971388 A JP 5971388A JP H01232809 A JPH01232809 A JP H01232809A
- Authority
- JP
- Japan
- Prior art keywords
- mesfet
- differential amplifier
- fets
- mesfets
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 10
- 101100102849 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VTH1 gene Proteins 0.000 abstract 2
- 101150088150 VTH2 gene Proteins 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＭＥＳＦＥＴ（金属・半導体ショットキ接合
形電界効果トランジスタ）を用いて構成した差動増幅器
に関する。
形電界効果トランジスタ）を用いて構成した差動増幅器
に関する。
従来の技術
化合物半導体、特にＧａＡｓを主発材料にしたＭＥＳＦ
ＥＴは、多くの分野で使用されている。
ＥＴは、多くの分野で使用されている。
最近、ＭＥＳＦＥＴにより差動増幅器を構成したデパイ
ヌが、たとえば、ｒＧａＡｓ差動増幅器二μ・イーφラ
ーソン他アイ・イー・イー・イー←Ｎ噂１９８５ Ｇａ
Ａｓ ＩＣシンポジウムＰ１９〜Ｐ２２Ｊ”ＧａＡｓ
Ｄｔｆｆｅｒｅｎｔａｌ Ａｍｐｌｉｆｉｅｒ＋ｓ’Ｌ
、Ｅ、 Ｌａｒｓｏｎｅｔ ａｌ ＩＥＥＥ １９８
５ＧａＡｓ ＩＣＳｙｍｐｏｓｉｕｍＰ１９〜Ｐ２２に
示される様に検討されている０第３図は、かかるＭＥＳ
ＦＥＴを用いて構成された従来の差動増幅器の構成を示
す図であり、差動増幅用ＭＥＳＦＥＴ１，２、定電流源
用ＭＥＳＦＥＴ３および出力負荷抵抗４．６を図示する
ように結線して構成されている。なお、６は電源端子で
ある。
ヌが、たとえば、ｒＧａＡｓ差動増幅器二μ・イーφラ
ーソン他アイ・イー・イー・イー←Ｎ噂１９８５ Ｇａ
Ａｓ ＩＣシンポジウムＰ１９〜Ｐ２２Ｊ”ＧａＡｓ
Ｄｔｆｆｅｒｅｎｔａｌ Ａｍｐｌｉｆｉｅｒ＋ｓ’Ｌ
、Ｅ、 Ｌａｒｓｏｎｅｔ ａｌ ＩＥＥＥ １９８
５ＧａＡｓ ＩＣＳｙｍｐｏｓｉｕｍＰ１９〜Ｐ２２に
示される様に検討されている０第３図は、かかるＭＥＳ
ＦＥＴを用いて構成された従来の差動増幅器の構成を示
す図であり、差動増幅用ＭＥＳＦＥＴ１，２、定電流源
用ＭＥＳＦＥＴ３および出力負荷抵抗４．６を図示する
ように結線して構成されている。なお、６は電源端子で
ある。
発明が解決しようとする課題
このような従来の回路構成であると、低電圧動作状態の
下では、負荷抵抗４と５の部分で大半の電圧が消費され
、ＭＥＳＦＥＴｌと２に十分な電圧が加わらず、入力信
号の増幅が十分に出来ず減電圧特性に劣る問題点があっ
た。
下では、負荷抵抗４と５の部分で大半の電圧が消費され
、ＭＥＳＦＥＴｌと２に十分な電圧が加わらず、入力信
号の増幅が十分に出来ず減電圧特性に劣る問題点があっ
た。
課題を解決するための手段
゛本発明は、前記の問題点を解決するため、差動増幅器
を構成する回路要素のすべてをＭＥＳＦＥＴのみで形成
するとともに、負荷として用いているＭＥＳＦＥＴのゲ
ート幅Ｗｑ１またはゲート長Ｌｇ１と定電流源用のＭ
Ｅ Ｓ Ｆ Ｅ Ｔのゲート幅Ｗｑ２ またはゲート長
Ｌｇ２ との間に２Ｗｇ１＝Ｗｇ２ｔｋはｒ、、ｇｌ−
２Ｌｇ２ の関係を成立させている。
を構成する回路要素のすべてをＭＥＳＦＥＴのみで形成
するとともに、負荷として用いているＭＥＳＦＥＴのゲ
ート幅Ｗｑ１またはゲート長Ｌｇ１と定電流源用のＭ
Ｅ Ｓ Ｆ Ｅ Ｔのゲート幅Ｗｑ２ またはゲート長
Ｌｇ２ との間に２Ｗｇ１＝Ｗｇ２ｔｋはｒ、、ｇｌ−
２Ｌｇ２ の関係を成立させている。
作用
この構成によれば、定電圧動作時でも信号増幅用のＭＥ
ＳＦＥＴに十分な電源電圧が印加され、回路動作に不都
合をきたすことのない増幅度を得ることができる。
ＳＦＥＴに十分な電源電圧が印加され、回路動作に不都
合をきたすことのない増幅度を得ることができる。
実施例
第１図は、本発明の差動増幅器の構成例を示す図であり
、差動増幅用ＭＥＳＦＥＴ１，２、定電流源用ＭＥＳＦ
ＥＴ３および負荷用ＭＥＳＦＥＴ７．８を図示するよう
に結線して構成するとともに、ＭＥ Ｓ Ｆ Ｅ Ｔ
７ トｇノ／ｙ’ −トｌｉｗｑ１トＭＥＳＦＥＴ３の
ゲート幅Ｗｑ２ との間に２Ｗｇ １＝Ｗｇ ２の関係
を成立させる配慮を払っている。
、差動増幅用ＭＥＳＦＥＴ１，２、定電流源用ＭＥＳＦ
ＥＴ３および負荷用ＭＥＳＦＥＴ７．８を図示するよう
に結線して構成するとともに、ＭＥ Ｓ Ｆ Ｅ Ｔ
７ トｇノ／ｙ’ −トｌｉｗｑ１トＭＥＳＦＥＴ３の
ゲート幅Ｗｑ２ との間に２Ｗｇ １＝Ｗｇ ２の関係
を成立させる配慮を払っている。
このような構成とされた本発明の差動増幅器において、
負荷用ＭＥＳＦＥＴ了と８を流れる電流をＩ、、Ｉ、、
定電流源用ＭＥＳＦＥＴ３に流れる電流を工。、負荷用
ＭＥＳＦＥＴ７と８のしきい値電圧ｔＶＴＨ１、’１ｉ
ＪＥ流ｉ用Ｍ Ｅ Ｓ Ｆ Ｅ Ｔ ３ｔＤしきい値電
圧をｖＴＨ２とすると、差動増幅器への差動入力電圧が
同一の条件下では、 １１＝Ｉ２＝β１ ＶＴＨｌ ・・・・・・・・
・・・・・−・・・・（１）■。＝β２ｖＴＨ２・・・
・・・・・・・・・・・・・・・り）２Ｉ、＝Ｉ。
・・−・−・−・−・−・−・何の関係式が
成立する。なお、第１式および第２式のβ およびβ２
は易動度をμ、ゲート幅をＷｇ１ゲート長をＬｇ、チャ
ネル層の厚さをＤそしてチャとしてあられされる。
負荷用ＭＥＳＦＥＴ了と８を流れる電流をＩ、、Ｉ、、
定電流源用ＭＥＳＦＥＴ３に流れる電流を工。、負荷用
ＭＥＳＦＥＴ７と８のしきい値電圧ｔＶＴＨ１、’１ｉ
ＪＥ流ｉ用Ｍ Ｅ Ｓ Ｆ Ｅ Ｔ ３ｔＤしきい値電
圧をｖＴＨ２とすると、差動増幅器への差動入力電圧が
同一の条件下では、 １１＝Ｉ２＝β１ ＶＴＨｌ ・・・・・・・・
・・・・・−・・・・（１）■。＝β２ｖＴＨ２・・・
・・・・・・・・・・・・・・・り）２Ｉ、＝Ｉ。
・・−・−・−・−・−・−・何の関係式が
成立する。なお、第１式および第２式のβ およびβ２
は易動度をμ、ゲート幅をＷｇ１ゲート長をＬｇ、チャ
ネル層の厚さをＤそしてチャとしてあられされる。
ところで、負荷用ＭＥＳＦＥＴ７ 、ｓと定電流源用Ｍ
ＥＳＦＥ７３のしきい値電圧が等しいときに第１式〜第
３式の関係をすべて満足させるには、β１とβ２との間
に・ ２β１＝β２ ・・・・・・・・・・・・
・・・・・・（４）の関係を成立させる必要がある。第
鳴弐〇関係は負荷用１シＥＳＦＥＴ７，８のゲート幅を
ｗｇｌ、ゲート長をＬｇ２、一方、定電流源用ＭＥＳＦ
ＥＴのゲート幅をｗｇ ゲート長をＬｇ２ とし、Ｓ ２Ｗｇ １＝Ｗｇ ２ °゛°°°°°゛°゛
°°°僧）Ｌｇｌ ＝２Ｌｇ２ ・・・・・・・
・・・、・・・・（６）のいずれかの関係式が成立する
ようにＭＥＳＦＥＴを選定することによって成立する０ 第２図は、差動増幅器への差動入力電位を同一値に設定
し、横軸にＷｑｌ、Ｗｑ２の比、縦軸に差動増幅器の増
幅度をとシ両者の関係を示した図であきな増幅度が得ら
れる。
ＥＳＦＥ７３のしきい値電圧が等しいときに第１式〜第
３式の関係をすべて満足させるには、β１とβ２との間
に・ ２β１＝β２ ・・・・・・・・・・・・
・・・・・・（４）の関係を成立させる必要がある。第
鳴弐〇関係は負荷用１シＥＳＦＥＴ７，８のゲート幅を
ｗｇｌ、ゲート長をＬｇ２、一方、定電流源用ＭＥＳＦ
ＥＴのゲート幅をｗｇ ゲート長をＬｇ２ とし、Ｓ ２Ｗｇ １＝Ｗｇ ２ °゛°°°°°゛°゛
°°°僧）Ｌｇｌ ＝２Ｌｇ２ ・・・・・・・
・・・、・・・・（６）のいずれかの関係式が成立する
ようにＭＥＳＦＥＴを選定することによって成立する０ 第２図は、差動増幅器への差動入力電位を同一値に設定
し、横軸にＷｑｌ、Ｗｑ２の比、縦軸に差動増幅器の増
幅度をとシ両者の関係を示した図であきな増幅度が得ら
れる。
ところで、２β１＝β２の関係が例えばゲート幅ｗｇの
設定により成立する下で活性層領域とソース・ドレイン
との合わせ精度が０であるならば上述の様に２Ｗｇ １
＝Ｗｇ ２である。しかしながら実際のＭＥＳＦＥＴで
は、活性層領域とソース・ドレインとの合わせ精度が、
２μｍ程度とられている。
設定により成立する下で活性層領域とソース・ドレイン
との合わせ精度が０であるならば上述の様に２Ｗｇ １
＝Ｗｇ ２である。しかしながら実際のＭＥＳＦＥＴで
は、活性層領域とソース・ドレインとの合わせ精度が、
２μｍ程度とられている。
このためにソース・ドレイン部分におけるゲート幅がＷ
ｑであっても活性層領域の端の部分の影響で実効的なゲ
ート幅はｗｇよりも多少広くなる。
ｑであっても活性層領域の端の部分の影響で実効的なゲ
ート幅はｗｇよりも多少広くなる。
この増分をαとすると、実効的なゲート幅はｗｇ＋αに
なる。
なる。
したがって、第４式の関係を成立させるためには、２（
Ｗｑ１＋α）＝Ｗｇ２＋αの関係を成立させなければな
らなくなる。
Ｗｑ１＋α）＝Ｗｇ２＋αの関係を成立させなければな
らなくなる。
また、ゲート幅の増分αはＦＥＴの構造に依存し、これ
を定量的に決定するのは容易でないが、ゲート幅Ｗｇ
１ＯｋＪＥ＝Ｓ ＦＥＴ２個を並列に接続するならば第
４式の関係は確実に成立させることができる。
を定量的に決定するのは容易でないが、ゲート幅Ｗｇ
１ＯｋＪＥ＝Ｓ ＦＥＴ２個を並列に接続するならば第
４式の関係は確実に成立させることができる。
以上の実施例では、ゲート幅ｗｇの設定で２β１＝β２
の関係を成立させる例を示したがゲート長Ｌｇの設定で
２β１＝β２の関係を成立させることもできる。この場
合には、１ｇ１＝２Ｌｇ２の関係が成立するＭＥＳＦＥ
Ｔを選定すればよい。
の関係を成立させる例を示したがゲート長Ｌｇの設定で
２β１＝β２の関係を成立させることもできる。この場
合には、１ｇ１＝２Ｌｇ２の関係が成立するＭＥＳＦＥ
Ｔを選定すればよい。
発明の効果
本発明によれば、低電源電圧下でも十分な増幅度が得ら
れ、減電圧特性に優れ、オフセット電圧の小さな差動増
幅器が実現される。
れ、減電圧特性に優れ、オフセット電圧の小さな差動増
幅器が実現される。
第１図は本発明の差動増幅器の実施例を示す回路図、第
２図は本発明の差動増幅器の構成用ＭＥＳＦＥＴのゲー
ト幅比（Ｗｃｙ１／Ｗｑ２）と増幅度の関係を示した図
、第３図は従来の差動増幅器の構成を示す回路図である
。 １．２・・・・・・差動増幅用ＭＥＳＦＥＴ、３・・・
・・・定電流源用ＭＥＳＦＥＴ、６・・・・・・電源端
子、７，８・・・・・・負荷用ＭＥＳＦＥＴ０ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
２図は本発明の差動増幅器の構成用ＭＥＳＦＥＴのゲー
ト幅比（Ｗｃｙ１／Ｗｑ２）と増幅度の関係を示した図
、第３図は従来の差動増幅器の構成を示す回路図である
。 １．２・・・・・・差動増幅用ＭＥＳＦＥＴ、３・・・
・・・定電流源用ＭＥＳＦＥＴ、６・・・・・・電源端
子、７，８・・・・・・負荷用ＭＥＳＦＥＴ０ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (2)
- （１）ゲートが入力端子に接続される差動増幅用の第１
および第２ＭＥＳＦＥＴと、同ＭＥＳＦＥＴのソース共
通接続点に接続された定電流源用の第３ＭＥＳＦＥＴと
、前記第１および第２ＭＥＳＦＥＴのドレインと電源端
子との間に接続される負荷用の第４および第５ＭＥＳＦ
ＥＴを備えるとともに、前記第４および第５ＭＥＳＦＥ
Ｔのゲート幅Ｗｇ＿１、ゲート長Ｌｇ＿１と前記第３Ｍ
ＥＳＦＥＴのゲート幅Ｗｇ＿２、ゲート長Ｌｇ＿２との
間に２Ｗｇ＿１＝Ｗｇ＿２またはＬｇ＿１＝２Ｌｇ＿２
の関係を成立させたことを特徴とする差動増幅器。 - （２）２Ｗｇ＿１＝Ｗｇ＿２の関係を、ゲート幅がＷｇ
＿１に選定された２個のＭＥＳＦＥＴの並列接続体から
なる第３ＭＥＳＦＥＴの使用で成立させていることを特
徴とする特許請求の範囲第１項に記載の差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5971388A JPH01232809A (ja) | 1988-03-14 | 1988-03-14 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5971388A JPH01232809A (ja) | 1988-03-14 | 1988-03-14 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01232809A true JPH01232809A (ja) | 1989-09-18 |
Family
ID=13121123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5971388A Pending JPH01232809A (ja) | 1988-03-14 | 1988-03-14 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01232809A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812022A (en) * | 1995-09-22 | 1998-09-22 | Nippondenso Co., Ltd. | Differential amplifier circuit having low noise input transistors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955611A (ja) * | 1982-09-24 | 1984-03-30 | Fujitsu Ltd | ソ−ス結合型電界効果トランジスタ増巾回路 |
-
1988
- 1988-03-14 JP JP5971388A patent/JPH01232809A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955611A (ja) * | 1982-09-24 | 1984-03-30 | Fujitsu Ltd | ソ−ス結合型電界効果トランジスタ増巾回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812022A (en) * | 1995-09-22 | 1998-09-22 | Nippondenso Co., Ltd. | Differential amplifier circuit having low noise input transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4518926A (en) | Gate-coupled field-effect transistor pair amplifier | |
| US3947778A (en) | Differential amplifier | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US4335355A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US3956708A (en) | MOSFET comparator | |
| JPH0616571B2 (ja) | 電流増幅装置 | |
| GB2198005A (en) | Series-connected fet voltage equalisation | |
| GB2048598A (en) | Cmos class a amplifier | |
| JPH01232809A (ja) | 差動増幅器 | |
| JPH0369441B2 (ja) | ||
| US4060770A (en) | Differential amplifier | |
| JPS5937860B2 (ja) | 半導体集積回路装置 | |
| JP3343299B2 (ja) | 出力回路 | |
| US5751183A (en) | Bipolar transistor circuit having a free collector | |
| US4746875A (en) | Differential amplifier using N-channel insulated-gate field-effect transistors | |
| JPS6319846A (ja) | 増幅用複合半導体装置 | |
| JPS60148209A (ja) | 差動増幅器 | |
| JPH0595233A (ja) | Ｍｏｓ集積回路のカレントミラー回路装置 | |
| JPS63234705A (ja) | 差動増幅器 | |
| KR820001797B1 (ko) | 차동증폭기 | |
| JPH01183905A (ja) | 差動増幅回路 | |
| JPS6221404B2 (ja) | ||
| JPH01137807A (ja) | ドレイン・ソース電圧を制御する回路 | |
| KR790001060B1 (ko) | 출력 변환장치 |