JPH01228305A - 多周波切換発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 周波数を切り換えて順次出力できる多周波切換発振回路
に関し、 装置の大型化や価格の高騰を招くこと無く論理素子等で
直接切り換えられ、しかも安定に動作する多周波切換発
振回路の提供を目的とし、複数個の共振子とそれに直列
接続された半導体素子とを含むπ型帰還回路、およびπ
型帰還回路に並列接続されたインパークからなる発振回
路であって、半導体素子の一端子にインバータと抵抗か
らなる選択回路を、また半導体素子の他の端子に抵抗を
介して電源若しくは接地端子を接続し、インバータに入
力される選択信号によって任意の共振子を選択するよう
に構成する。

〔産業上の利用分野〕

本発明は複数周波数のクロック信号等を発生させる発振
回路に係り、特に周波数を切り換えて順次出力できる多
周波切換発振回路に関する。

ワンチップマイコンを使用した制御装置や情報処理装置
等において、周波数を切り換えて順次出力できる多周波
切換発振回路が必要な場合がある。

かかる場合は通常それぞれの周波数に対応する複数の発
振回路を装置内に設け、発振回路の出力側に設けた選択
回路等で出力信号を切り換えている。

しかし発振回路はそれぞれ共振子と複数のインバータを
具えており、かかる発振回路を複数個設けることによっ
て装置の大型化と高価格化を招く。

そこで同一発振回路に複数の共振子を設けこれを論理素
子で切り換える等、装置の大型化や価格の高騰を招くこ
との無い多周波切換発振回路の開発が望まれている。

〔従来の技術〕

第５図は多周波切換発振回路の従来例を示すブロック図
である。

図において従来の多周波切換発振回路は周波数の異なる
複数の発振回路１と、それぞれの発振回路ｌの出力信号
から任意の信号を選択し出力する選択回路２とで構成さ
れており、それぞれの発振回路１は圧電振動子等の共振
子１１を具えたπ型帰還回路１２と、π型帰還回路１２
に対して並列に接続されたインバータ１３と、出力側に
設けられたインバータ１４とで構成されている。また選
択回路２は論理素子等で構成されており選択回路２に選
択信号を入力することによって、それぞれの発振回路ｌ
の出力信号から任意の信号を選択し出力することができ
る。

〔発明が解決しようとする課題〕

しかし従来の多周波切換発振回路は周波数毎に発振回路
を具えており、発振回路はそれぞれ共振子と複数のイン
バータを具えている。したがって出力信号の周波数が増
加すると装置の大型化と高価格化を招く。またかかる多
周波切換発振回路を基本構造として可変容量ダイオード
を組み込み、電圧制御発振回路（Ｖｏｌｔａｇｅ　Ｃｏ
ｎｔｒｏｌｌｅｄ　０ｓｃｉｌｌａｔｏｒ以下ＶＣＯと
称する）を構成すると、その回路構成が極めて輻較化す
るという問題があった。

本発明の目的は装置の大型化や価格の高騰を招くこと無
く、論理素子等で直接切り換えられ安定に動作する多周
波切換発振回路の提供にある。

〔課題を解決するための手段〕

第１図は本発明になる発振回路の原理を示すブロック図
である。なお全図を通し同じ対象物は同一記号で表して
いる。

上記課題は複数個の共振子１１とそれに直列接続された
半導体素子３とを含むπ型帰還回路４、およびπ型帰還
回路４に並列接続されたインバータ１３からなる発振回
路であって、半導体素子３の一端子にインバータ５１と
抵抗５２からなる選択回路５を、また半導体素子３の他
の端子に抵抗５３を介して電源若しくは接地端子を接続
し、インバータ５１に入力される選択信号によって任意
の共振子を、選択するように構成した本発明の多周波切
換発振回路によって達成される。

〔作用〕

第１図において半導体素子、即ちトランジスタまたはダ
イオードと共振子を直列接続し、半導体素子の一端子に
インバータと抵抗からなる選択回路を、また半導体素子
の他の端子に抵抗を介して電源若しくは接地端子を接続
することによって、出力信号の周波数が増加しても装置
の大型化や価格の高騰を招くことが無く、論理素子等で
切り換えられ安定に動作する多周波切換発振回路を実現
することができる。

〔実施例〕

以下添付図により本発明の実施例について説明する。第
２図は本発明の一実施例を示す回路図、第３図は本発明
の他の実施例を示す回路図、第４図は本発明の変形例を
示す回路図である。

本発明になる発振回路の一実施例は第２図に示す如く、
発振せしめる周波数に対応した３個の圧電振動子（以下
振動子と略称する）　１１ａ、１１ｂ、ｌｌｃと、それ
ぞれの振動子に直列接続されたダイオード３ａ、３ｂ、
３ｃとを含むπ型帰還回路４、およびπ型帰還回路４に
並列接続されたインバータ１３からなり、発振回路で得
られる信号はインバータ１４を通して出力される。

ダイオード３ａ、３ｂ、３ｃの振動子１１ａ＋　ｎｂ、
　ｌｌｃと接続された端子には、それぞれインバータ５
１と抵抗５２からなる選択回路５ａ、５ｂ、５Ｃが接続
され、ダイオード３ａ、３ｂ、３Ｃの他方の端子には抵
抗５３を介して接地端子Ｇが接続されている。

かかる多周波切換発振回路において選択回路５ａ、５ｂ
、５ｃを形成する、インバータ５１の入力側には通常高
レベルの選択信号が入力されており、振動子とダイオー
ドの接続点は何れも低レベルでダイオード３ａ、　３ｂ
、３Ｃに電流が流れ無い。しかし例えば選択回路５ａの
インバータ５１に低レベルの選択信号が入力されると、
高レベルになった振動子１１ａとダイオード３ａの接続
点から、ダイオード３ａおよび抵抗５３を介して接地端
子Ｇに電流が流れる。

ダイオードは高周波に対してコンデンサとして作用する
が、電流が流れ無い状態では静電容量が小さく電流が流
れると静電容量が増大する。したがってダイオードに電
流が流れないようにすると高周波回路的に開放状態に近
く、ダイオードに電流が流れるようにすると高周波回路
的に閉止状態に近くなる。

即ち全てのインバータ５１に高レベルの選択信号を入力
すると、振動子の一端とπ型帰還回路との間は全て高周
波回路的に開放状態に近く、インバータ１３とπ型帰還
回路４からなる発振回路は信号を出力しない。

そこで選択回路５ａのインバータ５１に低レベルの選択
信号が入力されると、ダイオード３ａに電流が流れ振動
子１１ａとπ型帰還回路との間が閉止状態に近くなって
、振動子１１ａの周波数において共振するπ型帰還回路
４が形成され信号が出力される。

同様に選択回路５ｂのインバータ５１に低レベルの選択
信号が入力されると、振動子１１ｂの周波数において共
振するπ型帰還回路４が形成され、選択回路５ｃのイン
バータ５１に低レベルの選択信号が入力されると、振動
子１１ｃの周波数において共振するπ型帰還回路４が形
成されて信号が出力される。

本発明の他の実施例は第３図に示す如く上述の実施例と
同様に、３個の振動子１ｉａｒ　１１ｂ＋　ｌｌｃとダ
イオード３ａ、３ｂ、　３ｃとを含むπ型帰還回路４、
およびπ型帰還回路４に並列接続されたインバータ１３
からなり、ダイオード３ａ、３ｂ、　３ｃの振動子１１
ａ。

１１ｂ、　ｌｌｃと接続された端子には、それぞれイン
バータ５１と抵抗５２からなる選択回路５ａ、　５ｂ、
５Ｃが接続され、ダイオード３ａ、３ｂ、３Ｃの他方の
端子には抵抗５３を介して電源Ｖｃｃが接続されている
。

選択回路５ａ、　５ｂ、５ｃには通常低レベルの選択信
号が入力されており、振動子とダイオードの接続点は何
れも高レベルでダイオード３ａ、３ｂ、３Ｃには電流が
流れ無い。即ち全ての選択回路５ａ、５ｂ、５Ｃに低レ
ベルの選択信号を入力すると、振動子の一端とπ型帰還
回路との間は全て高周波回路的に開放状態に近（、イン
バータ１３とπ型帰還回路４からなる発振回路は信号を
出力しない。

しかし例えば選択回路５ａのインバータ５１に高レベル
の選択信号が入力されると、低レベルになった振動子１
１ａとダイオード３ａの接続点に、電源Ｖｃｃから抵抗
５３およびダイオード３ａを介して電流が流れ、振動子
１１ａとπ型帰還回路との間が閉止状態に近くなって、
振動子１１ａの周波数において共振するπ型帰還回路４
が形成される。

同様に選択回路５ｂのインバータ５１に高レベルの選択
信号が入力されると、振動子１１ｂの周波数において共
振するπ型帰還回路４が形成され、選択回路５ｃのイン
バータ５１に高レベルの選択信号が入力されると、振動
子１１ｃの周波数において共振するπ型帰還回路４が形
成されて信号が出力される。

本発明になる発振回路の変形例は第４図に示す如く、発
振せしめる周波数に対応した３個の振動子１１ａ、　Ｉ
ｌｂ、　ｌｌｃと、それぞれの振動子に直列接続された
トランジスタ３ｄ、３ｅ、　３ｆとを含むπ型帰還回路
４、およびπ型（ｉ遠回路４に並列接続されたインバー
タ１３からなり、インバータ５１と抵抗５２からなる選
択回路５ａ、５ｂ、　５ｃは、それぞれトランジスタ３
ｄ、　３ｅ、　３ｆのベースに接続されており、トラン
ジスタ３ｄ、３ｅ、３ｆのエミッタ側は抵抗５３を介し
て接地端子Ｇに接続されている。

選択回路５ａ、　５ｂ、　５ｃには通常高レベルの選択
信号が入力されており、トランジスタ３ｄ、　３ｅ、　
３ｆはベース電位が低レベルのため動作せず、振動子の
一端とπ型帰還回路との間は全て高周波回路的に開放状
態に近く、インバータ１３とπ型帰還回路４からなる発
振回路は信号を出力しない。

しかし例えば選択回路５ａのインバータ５１に低レベル
の選択信号が入力されると、トランジスタ３ｄはベース
電位が高レベルになって動作し、振動子１１ａとπ型帰
還回路との間が閉止状態に近くなって、振動子１１ａの
周波数において共振するπ型帰還回路４が形成される。

同様に選択回路５ｂのインバータ５１に低レベルの選択
信号が入力されると、振動子１１ｂの周波数において共
振するπ型帰還回路４が形成され、選択回路５ｃのイン
バータ５１に低レベルの選択信号が入力されると、振動
子１１ｃの周波数において共振するπ型帰還回路４が形
成されて信号が出力される。

このように半導体素子、即ちトランジスタまたはダイオ
ードと振動子を直列接続し、半導体素子の一端子にイン
バータと抵抗からなる選択回路を、また半導体素子の他
の端子に抵抗を介して電源若しくは接地端子を接続する
ことによって、出力信号の周波数が増加しても装置の大
型化や価格の高謄を招くことが無く、論理素子等で切り
換えられ安定に動作する多周波切換発振回路を実現する
ことができる。

第６図は本発明の応用例を示す回路図、第７図は発振回
路の基本構成を示す回路図である。

かかる振動子の選択方法は第６図に示す如くＶＣＯにも
適用できる。即ち振動子１１ａ、　ｌｌｂ、　ｌｌｃと
ダイオード３ａ、３ｂ、　３ｃと可変容量ダイオード６
を含むπ型帰還回路４、およびπ型帰還回路４に並列接
続されたインバータ１３からなり、ダイオード３ａ、３
ｂ、３ｃの振動子１１ａ、　ｌｌｂ、　ｌｌｃと接続さ
れた端子には、それぞれインバータ５１と抵抗５２から
なる選択回路５ａ、５ｂ、５ｃが接続され、ダイオード
３ａ、３ｂ、３ｃの他方の端子には抵抗５３を介して接
地端子Ｇが接続されている。

かかるＶＣｏにおいて選択回路５ａのインバータ５１に
低レベルの選択信号が入力されると、振動子１１ａの周
波数において共振するπ型帰還回路４が形成され、同様
に選択回路５ｂのインバータ５１に低レベルの選択信号
が入力されると、振動子１１ｂの周波数において共振す
るπ型帰還回路４が形成され、選択回路５ｃのインバー
タ５１に低レベルの選択信号が入力されると、振動子１
１ｃの周波数において共振するπ型帰還回路４が形成さ
れ、インバータ１４を経由してそれぞれ信号が出力され
る。

上記ＶＣＯはコルピッツ型発振回路を基本構成としてい
る。即ちコルピッツ型発振回路を基本構成とするｖＣＯ
は、第７図（ａ）に示す如くインバータ７１とπ型帰還
回路７２からなり、π型帰還回路７２は振動子７３と可
変容量ダイオード６とを具えている。可変容量ダイオー
ド６は入力電圧Ｖｉによって逆バイアスされており、逆
バイアスされた可変容量ダイオード６の端子間静電容量
は、そこに印加されるバイアス電圧の変化に伴ってほぼ
直線的に変化する。その結果ＶＣＯにおける発振周波数
を入力電圧Ｖｉによって制御することができる。

しかしコルピッツ型発振回路は振動子が高周波回路的に
接地端子から浮いており、ＶＣＯを形成するためにπ型
帰還回路を構成するコンデンサを、可変容量ダイオード
に置換すると発振が不安定になる場合がある。

第７図（ｂ）はかかるコルピッツ型発振回路を基本とす
るＶＣＯの改良型で、振動子７３を高周波回路的に接地
端子Ｇに落とすために、インバータ７１の接地端子７１
Ｇと接地端子Ｇとの間に抵抗Ｒ１を設け、且つ電源Ｖｃ
ｃと発振回路の出力端子７４との間に抵抗Ｒ２を設けて
いる。

また可変容量ダイオード６は振動子７３と接地端子Ｇと
の間に設けられ、一端がインバータ７１の接地端子７１
Ｇに接続されているコンデンサＣ１と、接地端子Ｇを介
して直列に接続されてπ型帰還回路の一方の脚部を構成
する。振動子７３とインバータ７１の接地端子７１Ｇと
の間に設けられた、別のコンデンサＣ２はπ型帰還回路
の他方の脚部を構成する。

このように振動子を高周波回路的に接地端子に落とすこ
とによって、インバータとπ型帰還回路からなるＶＣＯ
の発振を安定化することができる。

なお本発明になる発振回路をかかるＶＣＯに応用できる
ことはいうまでも無い。

〔発明の効果〕

上述の如く本発明によれば装置の大型化や価格の高騰を
招くこと無く、論理素子等で切り換えられ安定に動作す
る多周波切換発振回路を提供することができる。

【図面の簡単な説明】

第１図は本発明になる発振回路の原理を示すブロック図
、 第２図は本発明の一実施例を示す回路図、第３図は本発
明の他の実施例を示す回路図、第４図は本発明の変形例
を示す回路図、第５図は多周波切換発振回路の従来例を
示すブロック図、 第６図は本発明の応用例を示す回路図、第７図は発振回
路の基本構成を示す回路図、である。図において ３は半導体素子、 ３ａ、３ｂ、３ｃはダイオード、 ３ｄ、３ｅ、３ｆはトランジスタ、 ４．７２はπ型帰還回路、 ５．５ａ、５ｂ、５ｃは選択回路、 ６は可変容量ダイオード、 １１は共振子、 ＠＝ｔｌｌａ、　ｌｌｂ、　ｌｌｃ、　７３は振動子、
１３、１４．５１．７１はインバータ、５２、５３は抵
抗、 ７１Ｇは接地端子、 ７４は出力端子、 をそれぞれ表す。 末金Ｂ印１３発４Ｅ回昂悄彫！Ｅ示イゲロ・ツクｇｒｉ ＊、看＝ミυｇｏ　−ンで衣右ヒイグリε爪丁トＴｗ１
にし４第２因 第３７ Ａ（斤≦ｅｌ！の傅辷斤ａイ列ε示（凹［吊ト四叶第４
圀 第５閣

Claims (1)

1. 【特許請求の範囲】 複数個の共振子（１１）とそれに直列接続された半導体
   素子（３）とを含むπ型帰還回路（４）、および該π型
   帰還回路（４）に並列接続されたインバータ（１３）を
   具えた発振回路であって、 該半導体素子（３）の一端子にインバータ（５１）と抵
   抗（５２）からなる選択回路（５）を、また該半導体素
   子（３）の他の端子に抵抗（５３）を介して電源若しく
   は接地端子を接続し、 該インバータ（５１）に入力される選択信号によって任
   意の共振子を、選択するように構成したことを特徴とす
   る多周波切換発振回路。