JPH01217641A - 並列計算機の冗長構成方式 - Google Patents
並列計算機の冗長構成方式Info
- Publication number
- JPH01217641A JPH01217641A JP63043615A JP4361588A JPH01217641A JP H01217641 A JPH01217641 A JP H01217641A JP 63043615 A JP63043615 A JP 63043615A JP 4361588 A JP4361588 A JP 4361588A JP H01217641 A JPH01217641 A JP H01217641A
- Authority
- JP
- Japan
- Prior art keywords
- pes
- spare
- link
- backup
- links
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 7
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000002950 deficient Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、計算機の障害対策等のための冗長構成方式に
係り、特に複数の処理要素（以下ＰＥと呼ぶ）をハイパ
キューブ状に結合した並列計算機の冗長構成方式に関す
るものである。
係り、特に複数の処理要素（以下ＰＥと呼ぶ）をハイパ
キューブ状に結合した並列計算機の冗長構成方式に関す
るものである。
ハイパキューブ型並列計算機とは、該計算機を構成する
複数のＰＥにそれぞれ番号を付け、それを２進表現とし
た時、そのビットパターンが１ビツトだけ異なるＰＥ同
志をすべて接続する構造のものをいう。従来、この種の
並列計算機の冗長構成としては、各ＰＥ毎に多重化（一
般には２重化）する方式、あるいは全ＰＥに対し１つの
予備ＰＥを設け、これをすべてのＰＥと結合する方式が
知られている。
複数のＰＥにそれぞれ番号を付け、それを２進表現とし
た時、そのビットパターンが１ビツトだけ異なるＰＥ同
志をすべて接続する構造のものをいう。従来、この種の
並列計算機の冗長構成としては、各ＰＥ毎に多重化（一
般には２重化）する方式、あるいは全ＰＥに対し１つの
予備ＰＥを設け、これをすべてのＰＥと結合する方式が
知られている。
従来技術において、各ＰＥ毎に多重化する方式は、信頼
性は大幅に向上するものシ、もとのＰＥ数に対しく多重
度−１）倍の予備ＰＥが必要であり、冗長度が大きいと
いう問題があった。又、全ＰＥに対し１つの予備ＰＥを
設けてそれを全ＰＥと結合する方式は、予備ＰＥに等し
い数のリンク（ＰＥ間の接続線をいう）を必要とする問
題があった。これはＰＥ数が多い並列計算機では特に大
きな問題となり、リンク数の増加に伴う端子数の増加か
ら予備ＰＥを実現すること自体が困難となる。
性は大幅に向上するものシ、もとのＰＥ数に対しく多重
度−１）倍の予備ＰＥが必要であり、冗長度が大きいと
いう問題があった。又、全ＰＥに対し１つの予備ＰＥを
設けてそれを全ＰＥと結合する方式は、予備ＰＥに等し
い数のリンク（ＰＥ間の接続線をいう）を必要とする問
題があった。これはＰＥ数が多い並列計算機では特に大
きな問題となり、リンク数の増加に伴う端子数の増加か
ら予備ＰＥを実現すること自体が困難となる。
本発明の目的は、冗長度を最小としかつ予備ＰＥのリン
ク数も少なくできるハイパキューブ型並列計算機の冗長
構成方式を提供することにある。
ク数も少なくできるハイパキューブ型並列計算機の冗長
構成方式を提供することにある。
上記目的を達成するため、本発明では、並列計算機機を
構成する全ＰＥに対してに個の予備ＰＥを設けると共に
、全ＰＥをＰＥの番号を２進表現したビットパターンが
１つの集合内で互いに３以上のハミング距離を持つ複数
の集合に分け、各集合毎に集合内のすべてのＰＥから１
つのＰＥを選択する選択手段を設け、全ＰＥを該選択手
段を介してそれぞれ全予備ＰＥに結合し、各予備ＰＥは
最大ｋ−１個の他の予備ＰＥと結合する。
構成する全ＰＥに対してに個の予備ＰＥを設けると共に
、全ＰＥをＰＥの番号を２進表現したビットパターンが
１つの集合内で互いに３以上のハミング距離を持つ複数
の集合に分け、各集合毎に集合内のすべてのＰＥから１
つのＰＥを選択する選択手段を設け、全ＰＥを該選択手
段を介してそれぞれ全予備ＰＥに結合し、各予備ＰＥは
最大ｋ−１個の他の予備ＰＥと結合する。
あるＰＥが故障の場合、任意の予備ＰＥが故障ＰＥの機
能を代替し、故障ＰＥと他のＰＥとのハイパキューブ結
合は、該予備ＰＥと他のＰＥを選択手段を介して結合す
ることで代替する。また、複数のＰＥが故障の場合は、
故障ＰＥの数だけの予備ＰＥが代替する。
能を代替し、故障ＰＥと他のＰＥとのハイパキューブ結
合は、該予備ＰＥと他のＰＥを選択手段を介して結合す
ることで代替する。また、複数のＰＥが故障の場合は、
故障ＰＥの数だけの予備ＰＥが代替する。
以下１本発明の一実施例について図面により説明する。
第１図は予備ＰＥを１個とした本発明の基本的な実施例
を説明する図であって、１はハイパキューブ結合型並列
計算機の主構成要素であるＰＥ、２はハイパキューブ結
合を実現する結合網、３はＰＥ間を結合するリンク１，
４は予備リンク、５は選択手段、６は予備ＰＥを示す。
を説明する図であって、１はハイパキューブ結合型並列
計算機の主構成要素であるＰＥ、２はハイパキューブ結
合を実現する結合網、３はＰＥ間を結合するリンク１，
４は予備リンク、５は選択手段、６は予備ＰＥを示す。
全ＰＥ数ＮをＮ＝２ｎとしたとき、各ＰＥＩは基本的に
はｎ本のリンク３を持つ。結合網２において各ＰＥＩの
リンク３は、ＰＥの番号を２進表現したときのビットパ
ターンが１ビツトだけ異なるＰＥ同志が直接接続される
ように結合される。
はｎ本のリンク３を持つ。結合網２において各ＰＥＩの
リンク３は、ＰＥの番号を２進表現したときのビットパ
ターンが１ビツトだけ異なるＰＥ同志が直接接続される
ように結合される。
すなわち、ＰＥ、の番号を２進表現したビットパターン
をＡ１＝ａＩ、ａ□ａ、・−Ｂ、−□（ａｔは１１０”
又は“１″）としたとき、ＰＥ、はａ Ｏ〜ａ ｎ−１
のうちいずれか１ビツトだけが異なるビットパターンを
有するＰＥと結合される。このビットパターンの異なる
程度を表わすものとして一般にハミング距離が用いられ
ており、ビットパターンＡｉとＡｊの間のハミング距ｄ
Ｈ（Ａ Ｌ−Ａ ｊ）はＡＩとＡｊで異なるビットの
数と定義される。このハミング距離を用いてゴいかえれ
ば、結合網２はハミング距離Ｈ＝１のＰＥ同志を結合し
ている網ということになる。
をＡ１＝ａＩ、ａ□ａ、・−Ｂ、−□（ａｔは１１０”
又は“１″）としたとき、ＰＥ、はａ Ｏ〜ａ ｎ−１
のうちいずれか１ビツトだけが異なるビットパターンを
有するＰＥと結合される。このビットパターンの異なる
程度を表わすものとして一般にハミング距離が用いられ
ており、ビットパターンＡｉとＡｊの間のハミング距ｄ
Ｈ（Ａ Ｌ−Ａ ｊ）はＡＩとＡｊで異なるビットの
数と定義される。このハミング距離を用いてゴいかえれ
ば、結合網２はハミング距離Ｈ＝１のＰＥ同志を結合し
ている網ということになる。
第１図で、全ＰＥは以下の条件を満たす８０〜Ｓ Ｈ−
１のＭ個の集合に分けられ、各集合内のＰＥは選択手段
５を介して予備ＰＥ６に結合される。
１のＭ個の集合に分けられ、各集合内のＰＥは選択手段
５を介して予備ＰＥ６に結合される。
選択手段５は、集合Ｓｌ内のすべてのＰＥの予備リンク
４のうちから一つを選択するものである。
４のうちから一つを選択するものである。
〔集合Ｓｉの条件〕集合Ｓｉ内の任意の２つのＰＥ間の
ハミング距離が３以上。
ハミング距離が３以上。
すなわち、これら２つのＰＥ
の番号のビットパターンをＡ、。
ＡｎとしたときＨ（Ａｍ＝ Ａｎ）
≧３の関係がすべてのＰＥに
ついて成立。
次に、第１図の動作を説明する。いずれかのＰＥが故障
の場合には、予備ＰＥ６がその故障ＰＥの機能を代替し
、故障ＰＥと他のＰＥとの結合は予備リンク４が代替す
る。具体的に、例えば集合Ｓ工のＰＦ６（Ｘ印）が故障
とする。 ＰＥｃｌは結合網２によって、ハミング距離
が１の他のＰＥと結合されているが、集合Ｓの性質から
ＰＥ、はＳ工の他のＰＥとは結合されず、又、他の集合
Ｓｉ内のＰＥとは同−集合内で高々１つしか結合されな
い。
の場合には、予備ＰＥ６がその故障ＰＥの機能を代替し
、故障ＰＥと他のＰＥとの結合は予備リンク４が代替す
る。具体的に、例えば集合Ｓ工のＰＦ６（Ｘ印）が故障
とする。 ＰＥｃｌは結合網２によって、ハミング距離
が１の他のＰＥと結合されているが、集合Ｓの性質から
ＰＥ、はＳ工の他のＰＥとは結合されず、又、他の集合
Ｓｉ内のＰＥとは同−集合内で高々１つしか結合されな
い。
前者は集合内のＰＥが互いにＨ≧３であり、かつハイパ
キューブではＨ＝１同志のＰＥが結合されることから当
然である。又、後者は、もしＰＥヶ（ビットパターンＡ
（１）が他の１つの集合Ｓｉ内のＰＥｐ、ＰＥγ（それ
ぞれのビットパターンをＡ ｐＨＡ、とする）と結合し
ていたとすると。
キューブではＨ＝１同志のＰＥが結合されることから当
然である。又、後者は、もしＰＥヶ（ビットパターンＡ
（１）が他の１つの集合Ｓｉ内のＰＥｐ、ＰＥγ（それ
ぞれのビットパターンをＡ ｐＨＡ、とする）と結合し
ていたとすると。
ＨＣＡｐｖ Ａｙ） ”Ｈ（Ａｌ？ Ａａ） ＋Ｈ（Ａ
ｙｅ Ａ４）＝１＋１＝２ となってしまい、ＰＥ Ｐ＋ Ｐ Ｅ ｙが同一の集合
内にあるための条件Ｈ（Ａ ｐ ｇ Ａ ｙ ）≧３と
矛盾することから、明らかである。従って、ＰＥ＆を予
備ＰＥ６で代替したとき、 ＰＦ６と他のＰＥとの結合
は、各集合につき多くても１本の予備リンク４を用いる
ことにより代替できることになる。すなわち、予備ＰＥ
６を組込み、ＰＥ数Ｎのハイパキューブ結合を再構成で
きることになる。
ｙｅ Ａ４）＝１＋１＝２ となってしまい、ＰＥ Ｐ＋ Ｐ Ｅ ｙが同一の集合
内にあるための条件Ｈ（Ａ ｐ ｇ Ａ ｙ ）≧３と
矛盾することから、明らかである。従って、ＰＥ＆を予
備ＰＥ６で代替したとき、 ＰＦ６と他のＰＥとの結合
は、各集合につき多くても１本の予備リンク４を用いる
ことにより代替できることになる。すなわち、予備ＰＥ
６を組込み、ＰＥ数Ｎのハイパキューブ結合を再構成で
きることになる。
予備リンク４の選択は選択手段５で行われるが、以上説
明したように予備ＰＥ６との結合は各集合について高々
１本でありかつ動的に切替える必要がないため、選択手
段５は極めて単純なバスにより実現できる。すなわち同
−集合内の予備リンク４をすべてＷｒｉｅｄ ＯＲ接続
によるバスで結合することにより、選択手段５の機能を
実現できることになる。
明したように予備ＰＥ６との結合は各集合について高々
１本でありかつ動的に切替える必要がないため、選択手
段５は極めて単純なバスにより実現できる。すなわち同
−集合内の予備リンク４をすべてＷｒｉｅｄ ＯＲ接続
によるバスで結合することにより、選択手段５の機能を
実現できることになる。
第２図は本発明のより具体的な実施例であり、ＰＥ数Ｎ
＝８ （＝２’） 、選択手段５にバスを用いた場合に
ついて示している。１〜６は第１図と同様である。また
、図中の（）内のビットパターンは各ＰＥの番号を２進
表現して示したものである。
＝８ （＝２’） 、選択手段５にバスを用いた場合に
ついて示している。１〜６は第１図と同様である。また
、図中の（）内のビットパターンは各ＰＥの番号を２進
表現して示したものである。
第２図の場合、全ＰＥはＳ。−８３の４つの集合に分け
られ、集合内でＷｒｉｅｄ ＯＲ接続され予備ＰＥ６に
結合される。各集合内のＰＥＩの番号のハミング距離は
すべて３になっている。いま、集合Ｓ１内の（００１）
ＰＥ （Ｘ印）が故障とする。
られ、集合内でＷｒｉｅｄ ＯＲ接続され予備ＰＥ６に
結合される。各集合内のＰＥＩの番号のハミング距離は
すべて３になっている。いま、集合Ｓ１内の（００１）
ＰＥ （Ｘ印）が故障とする。
この時、予備ＰＥ６は（００１）のＰＥを代替し。
（００１）のＰＥと（ＯＯＯ）のＰＥとのリンクａは予
備リンクＡで、（０１１）のＰＥとのリンクｂは予備リ
ンクＢで（１０１）のＴＪ ＥとのリンクＣは予備リン
クＣで代替される。これにより故障した（００１）のＰ
Ｅを除き、代りに予備ＰＥ６を組込んでＰＥ数Ｎ＝８の
ハイパキューブ結合が再構成される。他のＰＥが故障し
た場合にも同様にして、予備ＰＥ６を代替としてハイパ
キューブ結合が再構成できることはいうまでもない。
備リンクＡで、（０１１）のＰＥとのリンクｂは予備リ
ンクＢで（１０１）のＴＪ ＥとのリンクＣは予備リン
クＣで代替される。これにより故障した（００１）のＰ
Ｅを除き、代りに予備ＰＥ６を組込んでＰＥ数Ｎ＝８の
ハイパキューブ結合が再構成される。他のＰＥが故障し
た場合にも同様にして、予備ＰＥ６を代替としてハイパ
キューブ結合が再構成できることはいうまでもない。
第２図かられかるように、各集合内で予備リンクは高々
１本しか予備ＰＥと結合されていない。
１本しか予備ＰＥと結合されていない。
したがって１本丸ｊｄ４成では本来のＰＥのリンク数の
増加は１であり、予備ＰＥ６のリンク数は集合の数Ｍで
ある。ＰＥ＃ＩＮと予備ＰＥのリンク数Ｍ、バス結合さ
れるＰＥの数（集合内のＰＥ数）Ｂの関係を第３図に示
す。同図かられかるように、本方式では予備ＰＥ数が１
と少ないだけでなく、予備ＰＥのリンク数もＭと少なく
できることがわかる。
増加は１であり、予備ＰＥ６のリンク数は集合の数Ｍで
ある。ＰＥ＃ＩＮと予備ＰＥのリンク数Ｍ、バス結合さ
れるＰＥの数（集合内のＰＥ数）Ｂの関係を第３図に示
す。同図かられかるように、本方式では予備ＰＥ数が１
と少ないだけでなく、予備ＰＥのリンク数もＭと少なく
できることがわかる。
これまでは説明を簡単にするため、予備ＰＥ数が１の場
合について示してきたが、一般に任意のに個のＰＥの故
障をも許容できるようにするには以下のようにすればよ
い、すなわち、予備ＰＥをに個設け、本来のＰＥの予備
リンクは各に本とし、これまで説明してきた結合をすべ
ての予備ＰＥに対し行い、かつ各予備ＰＥは最大ｋ−１
個の他の予備ＰＥと結合する。予備ＰＥ間のリンクはハ
イパキューブ結合網において互いに結合されたＰＥが共
に故障のとき、その間のリンクの代替を行う。
合について示してきたが、一般に任意のに個のＰＥの故
障をも許容できるようにするには以下のようにすればよ
い、すなわち、予備ＰＥをに個設け、本来のＰＥの予備
リンクは各に本とし、これまで説明してきた結合をすべ
ての予備ＰＥに対し行い、かつ各予備ＰＥは最大ｋ−１
個の他の予備ＰＥと結合する。予備ＰＥ間のリンクはハ
イパキューブ結合網において互いに結合されたＰＥが共
に故障のとき、その間のリンクの代替を行う。
第４図はＰＥ数Ｎ＝８、予備Ｐ Ｅが２個の場合の具体
的な実施例である。第４図において、（００１）と（１
０１）の２つのＰＥが故障の場合、これらの故障ＰＥは
２つの予備ＰＥ６で代替され、故障ＰＥのリンクａ、ｂ
、Ｑ、ｄ、ｅとは図中の太線のリンクで代替される。ニ
ーで、Ｃのリンクは故障ＰＥ同志を結合するリンクであ
り、これは ′予備ＰＥ間のリンクで代替される。なお
、このように予ｍＰＥをに個設けた場合には、予備ＰＥ
のリンク数Ｍは第３図のそれに対しｋ−１本増加する。
的な実施例である。第４図において、（００１）と（１
０１）の２つのＰＥが故障の場合、これらの故障ＰＥは
２つの予備ＰＥ６で代替され、故障ＰＥのリンクａ、ｂ
、Ｑ、ｄ、ｅとは図中の太線のリンクで代替される。ニ
ーで、Ｃのリンクは故障ＰＥ同志を結合するリンクであ
り、これは ′予備ＰＥ間のリンクで代替される。なお
、このように予ｍＰＥをに個設けた場合には、予備ＰＥ
のリンク数Ｍは第３図のそれに対しｋ−１本増加する。
以上説明したように、本発明では、ハイパキューブ型並
列計算機において、全ＰＥに対して１又は複数の予備Ｐ
Ｅを設け、全ＰＥを集合内でＰＥ間のハミング距離が互
いに３以上となる複数の集合に分け、各集合毎に１つの
Ｉ）Ｅを選択して予備ＰＥと結合しているため、予備Ｐ
Ｅ数を少なく、かつ予備ＰＥのリンク数を少なくできる
利点がある。又、集合内の１つのＰＥを選択する手段は
単なるＷｉｒｅｄ ＯＲ接続からなるバスで実現できる
利点がある。
列計算機において、全ＰＥに対して１又は複数の予備Ｐ
Ｅを設け、全ＰＥを集合内でＰＥ間のハミング距離が互
いに３以上となる複数の集合に分け、各集合毎に１つの
Ｉ）Ｅを選択して予備ＰＥと結合しているため、予備Ｐ
Ｅ数を少なく、かつ予備ＰＥのリンク数を少なくできる
利点がある。又、集合内の１つのＰＥを選択する手段は
単なるＷｉｒｅｄ ＯＲ接続からなるバスで実現できる
利点がある。
第１図は本発明の基本的な実施例を示す図、第２図は本
発明のより具体的な実施例を示す図、第３図は本発明に
おけるＰＥ数と予備ＰＥのリンク数、バス結合されるＰ
Ｅ数の関係を示す図。 第４図は本発明の別のより具体的な実施例を示す図であ
る。 １・・・ＰＥ、 ２・・・ハイパキューブ結合網、３・
・・リンク、 ４・・・予備リンク５・・・選択手段
、 ６・・・予備Ｐ Ｅ。 第乙図
発明のより具体的な実施例を示す図、第３図は本発明に
おけるＰＥ数と予備ＰＥのリンク数、バス結合されるＰ
Ｅ数の関係を示す図。 第４図は本発明の別のより具体的な実施例を示す図であ
る。 １・・・ＰＥ、 ２・・・ハイパキューブ結合網、３・
・・リンク、 ４・・・予備リンク５・・・選択手段
、 ６・・・予備Ｐ Ｅ。 第乙図
Claims (1)
- （１）複数の処理要素（以下ＰＥと呼ぶ）をハイパキュ
ーブ状に結合した並列計算機において、全ＰＥに対しｋ
個の予備ＰＥを設けると共に、全ＰＥをＰＥの番号を２
進表現したビットパターンが１つの集合内で互いに３以
上のハミング距離を持つ複数の集合に分け、各集合毎に
集合内のすべてのＰＥから１つのＰＥを選択する選択手
段を設け、全ＰＥを該選択手段を介してそれぞれ全予備
ＰＥに結合し、各予備ＰＥは最大ｋ−１個の他の予備Ｐ
Ｅと結合することを特徴とする並列計算機の冗長構成方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63043615A JPH01217641A (ja) | 1988-02-26 | 1988-02-26 | 並列計算機の冗長構成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63043615A JPH01217641A (ja) | 1988-02-26 | 1988-02-26 | 並列計算機の冗長構成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01217641A true JPH01217641A (ja) | 1989-08-31 |
Family
ID=12668745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63043615A Pending JPH01217641A (ja) | 1988-02-26 | 1988-02-26 | 並列計算機の冗長構成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01217641A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61201365A (ja) * | 1985-03-04 | 1986-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 並列処理システムの自動再構成方式 |
-
1988
- 1988-02-26 JP JP63043615A patent/JPH01217641A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61201365A (ja) * | 1985-03-04 | 1986-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 並列処理システムの自動再構成方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523273A (en) | Extra stage cube | |
| Wu et al. | The balanced hypercube: a cube-based system for fault-tolerant applications | |
| JPH02287668A (ja) | 再構成可能な信号プロセッサ | |
| Chau et al. | A proposal for a fault-tolerant binary hypercube architecture | |
| JPH0628330A (ja) | フォールト・トレラント・メッシュおよびその構成方法 | |
| JP5078347B2 (ja) | 複数のノードを有するコンピュータ・システムの故障ノードをフェイルオーバー（修復）する方法 | |
| US4983961A (en) | Three stage non-blocking switching array | |
| US6643764B1 (en) | Multiprocessor system utilizing multiple links to improve point to point bandwidth | |
| US5812556A (en) | Fault tolerant switch fabric with control and data correction by hamming codes and error inducing check register | |
| Kumar et al. | Design and analysis of fault-tolerant multistage interconnection networks with low link complexity | |
| KR101162702B1 (ko) | 패리티를 사용하지 않고 ｒａｉｄ 레벨 ６ 보다 우수한 리던던시 및 내고장성을 확립하기 위한 방법 | |
| Ghafoor | A class of fault-tolerant multiprocessor networks | |
| JPH01217641A (ja) | 並列計算機の冗長構成方式 | |
| JP2011243190A (ja) | パリティとミラーリングを用いることなしにｒａｉｄシステムにおいて高レベルな冗長性、耐故障性、及びパフォーマンスを確立する方法 | |
| JPH01217642A (ja) | 並列計算機の冗長構成方式 | |
| Gholizadeh et al. | Reliability improvement of fault-tolerant shuffle exchange interconnection networks | |
| DeHon et al. | Fault-tolerant design for multistage routing networks | |
| CN113347029B (zh) | 基于拓扑重构和路径规划的Torus网络容错方法 | |
| CA2011340A1 (en) | Processor unit networks | |
| JPH01217643A (ja) | 並列計算機の冗長構成方式 | |
| Mahapatra et al. | Hardware-efficient and highly reconfigurable 4-and 2-track fault-tolerant designs for mesh-connected arrays | |
| US6880119B1 (en) | Method for supervising parallel processes | |
| JP2004173278A (ja) | 送信ノード、受信ノードおよびネットワ−クシステム | |
| Alam et al. | Routing in modular fault-tolerant multiprocessor systems | |
| CN105141445A (zh) | 一种实现高可用集群系统中多流量组多备份的方法及装置 |