JPH0628330A - フォールト・トレラント・メッシュおよびその構成方法 - Google Patents
フォールト・トレラント・メッシュおよびその構成方法Info
- Publication number
- JPH0628330A JPH0628330A JP5080754A JP8075493A JPH0628330A JP H0628330 A JPH0628330 A JP H0628330A JP 5080754 A JP5080754 A JP 5080754A JP 8075493 A JP8075493 A JP 8075493A JP H0628330 A JPH0628330 A JP H0628330A
- Authority
- JP
- Japan
- Prior art keywords
- mesh
- nodes
- node
- graph
- tolerant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2051—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant in regular structures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】最小限のコスト上昇と性能低下で、フォールト
・トレラントなメッシュアーキテクチャを供給するこ
と。 【構成】d−次元のメッシュ・アーキテクチャにおいて
最大k個の障害にトレラントな方法及び装置を、m個の
予備ノード(m≧k)を付加し、ノード当たりのリンク
の最大数(メッシュの次数)を少ない数に維持する、予
備コンポーネント(ノード)及び余分のリンク(エッ
ジ)を付加する手法に基づいて提供する。d−次元のメ
ッシュ・アーキテクチャがN=n1×n2×...×nd
個のノードを有する場合、フォールト・トレラント・メ
ッシュをN+m−k個のノードを有する対角または環状
グラフ(m≧k)によって表すことができる。k個以下
の障害ノードがある場合、所定のノード再命名プロセス
の実行後に、d≧2で、nd≧3である限り、残りのグ
ラフがサブグラフとして、ターゲット・メッシュMに対
応するグラフを含むことができる、このグラフの特性を
利用する。
・トレラントなメッシュアーキテクチャを供給するこ
と。 【構成】d−次元のメッシュ・アーキテクチャにおいて
最大k個の障害にトレラントな方法及び装置を、m個の
予備ノード(m≧k)を付加し、ノード当たりのリンク
の最大数(メッシュの次数)を少ない数に維持する、予
備コンポーネント(ノード)及び余分のリンク(エッ
ジ)を付加する手法に基づいて提供する。d−次元のメ
ッシュ・アーキテクチャがN=n1×n2×...×nd
個のノードを有する場合、フォールト・トレラント・メ
ッシュをN+m−k個のノードを有する対角または環状
グラフ(m≧k)によって表すことができる。k個以下
の障害ノードがある場合、所定のノード再命名プロセス
の実行後に、d≧2で、nd≧3である限り、残りのグ
ラフがサブグラフとして、ターゲット・メッシュMに対
応するグラフを含むことができる、このグラフの特性を
利用する。
Description
【0001】本明細書及び要約書において
【数43】 はMk〜と表現する。
【0002】
【産業上の利用分野】本発明は総括的に、大規模並列コ
ンピュータまたはその他の要素のアレイに対する並列な
いしネットワーク・アーキテクチャに関する。詳細にい
えば、本発明は(1)予め選択された数までの障害を維
持し、そのアーキテクチャがサポートしているシステム
のパフォーマンスの劣化をこうむることなく作動するこ
とのできるメッシュ・アーキテクチャ、ならびに(2)
障害ネットワーク・コンポーネントが存在する場合に、
正常なメッシュを効率的に探し出す技法に関する。
ンピュータまたはその他の要素のアレイに対する並列な
いしネットワーク・アーキテクチャに関する。詳細にい
えば、本発明は(1)予め選択された数までの障害を維
持し、そのアーキテクチャがサポートしているシステム
のパフォーマンスの劣化をこうむることなく作動するこ
とのできるメッシュ・アーキテクチャ、ならびに(2)
障害ネットワーク・コンポーネントが存在する場合に、
正常なメッシュを効率的に探し出す技法に関する。
【0003】
【従来の技術】複数個のコンピュータ、マイクロプロセ
ッサ、またはその他の要素のアレイ(たとえば、並列メ
モリ・アレイ)が互いにリンクされているネットワーク
・アーキテクチャを使用して、高速な大規模並列パフォ
ーマンスを達成することは周知である。メッシュ・アー
キテクチャは並列コンピュータ及び要素アレイを設計す
る際に使用され、かつコンピューティング・モジュール
を回路板またはチップなどの上で接続するために使用さ
れるもっとも重要なパラレル・アーキテクチャである。
ッサ、またはその他の要素のアレイ(たとえば、並列メ
モリ・アレイ)が互いにリンクされているネットワーク
・アーキテクチャを使用して、高速な大規模並列パフォ
ーマンスを達成することは周知である。メッシュ・アー
キテクチャは並列コンピュータ及び要素アレイを設計す
る際に使用され、かつコンピューティング・モジュール
を回路板またはチップなどの上で接続するために使用さ
れるもっとも重要なパラレル・アーキテクチャである。
【0004】メッシュ状アーキテクチャを幅広く定義す
れば、複数個のノード及び特定の方式で定義された相互
接続構造を含むアーキテクチャということができる。位
相幾何学的にいうと、ノードはd次元のアレイなどの規
則的なパターンで配列される。各ノードはメッシュ全体
にわたって保持される所定の接続パターンにしたがっ
て、メッシュ内でいくつかの他のメッシュに接続され
る。すべてのノード間接続は全体として、相互接続構造
を形成する。たとえば、厳密にいえば、d次元のメッシ
ュMはN=n1×n2×...×nd個のノードを有する
ものとして定義される。ただし、各niはi番目の次元
のノードの数(「長さ」)を規定する。4つが接続され
たメッシュにおいて、各ノードは最大2dのノードに接
続され、相互接続構造を形成する。他の例として、図1
は16ノードのメッシュ・アーキテクチャを示してお
り、このアーキテクチャでは、位相幾何学的に4×4の
アレイに配置されていている。各ノードはその上方、下
方、左方及び右方の隣接ノードに接続されている。もち
ろん、ノードが物理的に図示のアレイで配列されている
必要はない。むしろ、ノード間の相互接続が位相幾何学
的に図示のアレイと同等となっていることを理解された
い。
れば、複数個のノード及び特定の方式で定義された相互
接続構造を含むアーキテクチャということができる。位
相幾何学的にいうと、ノードはd次元のアレイなどの規
則的なパターンで配列される。各ノードはメッシュ全体
にわたって保持される所定の接続パターンにしたがっ
て、メッシュ内でいくつかの他のメッシュに接続され
る。すべてのノード間接続は全体として、相互接続構造
を形成する。たとえば、厳密にいえば、d次元のメッシ
ュMはN=n1×n2×...×nd個のノードを有する
ものとして定義される。ただし、各niはi番目の次元
のノードの数(「長さ」)を規定する。4つが接続され
たメッシュにおいて、各ノードは最大2dのノードに接
続され、相互接続構造を形成する。他の例として、図1
は16ノードのメッシュ・アーキテクチャを示してお
り、このアーキテクチャでは、位相幾何学的に4×4の
アレイに配置されていている。各ノードはその上方、下
方、左方及び右方の隣接ノードに接続されている。もち
ろん、ノードが物理的に図示のアレイで配列されている
必要はない。むしろ、ノード間の相互接続が位相幾何学
的に図示のアレイと同等となっていることを理解された
い。
【0005】2次元メッシュ・トポロジィを有する多く
の並列コンピュータが作成、ないし開発中である。たと
えば、グッドイヤー・エアロスペースのMPPコンピュ
ータ、MASPARが販売しているMP−1、IBMの
VICTOR、インテル及カリフォルニア工科大学が開
発しているデルタ、インテルのPARAGON XP/
Sなどが挙げられる。大規模並列ネットワークでもっと
も重要で、挑戦的な問題は障害が存在する場合にも高い
パフォーマンスを維持できるシステムを設定することで
ある。たとえば、並列コンピュータにおいて、所定数の
障害が存在する場合にも、同じ、あるいはほぼ同等の機
能及びパフォーマンスを有する機械が望まれる。
の並列コンピュータが作成、ないし開発中である。たと
えば、グッドイヤー・エアロスペースのMPPコンピュ
ータ、MASPARが販売しているMP−1、IBMの
VICTOR、インテル及カリフォルニア工科大学が開
発しているデルタ、インテルのPARAGON XP/
Sなどが挙げられる。大規模並列ネットワークでもっと
も重要で、挑戦的な問題は障害が存在する場合にも高い
パフォーマンスを維持できるシステムを設定することで
ある。たとえば、並列コンピュータにおいて、所定数の
障害が存在する場合にも、同じ、あるいはほぼ同等の機
能及びパフォーマンスを有する機械が望まれる。
【0006】ウェハ・スケール・インテグレーション
(WSI)アレイは、メッシュ・アーキテクチャが用い
られ、かつフォールト・トレラント設計が重要である他
の例である。ウェハ上のアレイ内のわずかな数のコンポ
ーネントが欠陥品であるからといって、ウェハ全部を廃
棄する必要がないことが有利なことは明かである。WS
Iはパフォーマンスを向上させることのできる技術であ
るが、主として歩留まりの問題から、これはまだ市場に
大きな影響をもたらすにいたっていない。それ故、WS
Iなどに使用されているもののようなメッシュ・アーキ
テクチャの障害を処理するための効率的な技法(冗長性
コストの面での)を開発することが、実用上重要なもの
である。
(WSI)アレイは、メッシュ・アーキテクチャが用い
られ、かつフォールト・トレラント設計が重要である他
の例である。ウェハ上のアレイ内のわずかな数のコンポ
ーネントが欠陥品であるからといって、ウェハ全部を廃
棄する必要がないことが有利なことは明かである。WS
Iはパフォーマンスを向上させることのできる技術であ
るが、主として歩留まりの問題から、これはまだ市場に
大きな影響をもたらすにいたっていない。それ故、WS
Iなどに使用されているもののようなメッシュ・アーキ
テクチャの障害を処理するための効率的な技法(冗長性
コストの面での)を開発することが、実用上重要なもの
である。
【0007】多くの従来技術の特許及び刊行物は、各種
の用途のためのフォールト・トレラント・ネットワーク
を作成し、使用する方法を教示することを目的としてい
た。これら教示のすべてがメッシュ・アーキテクチャの
使用に関与しているのではない。多くの教示はメモリ・
コンポーネントやプロセッサなどの特定タイプの欠陥コ
ンポーネントに対してのみ有効なものであって、両方に
対して有効なものではない。その他の教示は多数の予備
のコンポーネントないしスイッチ、余分の通信リンクな
どを必要とし、これはネットワークのコストを増加さ
せ、パフォーマンスを低下させる傾向がある。教示の中
には、ネットワーク構造がアーキテクチャ内の特定のコ
ンポーネントの障害をマスクできないようなものである
場合に、まったく働かないものもある。
の用途のためのフォールト・トレラント・ネットワーク
を作成し、使用する方法を教示することを目的としてい
た。これら教示のすべてがメッシュ・アーキテクチャの
使用に関与しているのではない。多くの教示はメモリ・
コンポーネントやプロセッサなどの特定タイプの欠陥コ
ンポーネントに対してのみ有効なものであって、両方に
対して有効なものではない。その他の教示は多数の予備
のコンポーネントないしスイッチ、余分の通信リンクな
どを必要とし、これはネットワークのコストを増加さ
せ、パフォーマンスを低下させる傾向がある。教示の中
には、ネットワーク構造がアーキテクチャ内の特定のコ
ンポーネントの障害をマスクできないようなものである
場合に、まったく働かないものもある。
【0008】たとえば、米国特許第4047163号明
細書、同第4051354号明細書及び同第47916
03号明細書は、メモリ装置にのみ有効であり、フォー
ルト・トレラント相互接続ネットワークへ拡張しない、
あるいはこれを含んでいないフォールト・トレラント技
法を記載している。
細書、同第4051354号明細書及び同第47916
03号明細書は、メモリ装置にのみ有効であり、フォー
ルト・トレラント相互接続ネットワークへ拡張しない、
あるいはこれを含んでいないフォールト・トレラント技
法を記載している。
【0009】米国特許第4605928号明細書はマト
リックスをサブマトリックスに分割し、冗長サブマトリ
ックスを付加することによって、フォールト・トレラン
ト性をクロスポイント(クロスバー)マトリックスに適
用している。ただし、バスを使用してサブマトリックス
を接続し、制御しているので、この方法を直接、フォー
ルト・トレラント・メッシュに適用することはできな
い。
リックスをサブマトリックスに分割し、冗長サブマトリ
ックスを付加することによって、フォールト・トレラン
ト性をクロスポイント(クロスバー)マトリックスに適
用している。ただし、バスを使用してサブマトリックス
を接続し、制御しているので、この方法を直接、フォー
ルト・トレラント・メッシュに適用することはできな
い。
【0010】米国特許第4868818号明細書はハイ
パーキューブ用のフォールトトレラント法を記載してい
る。ハイパーキューブはまず、ローカル・エリア・ネッ
トワークを介して接続された多数のサブキューブに分割
される。予備のノードをサブキューブ内のすべてのノー
ドに接続することによって、予備のノードが格差部キュ
ーブに付け加えられる。したがって、きわめて高い次数
(すなわち、ノード当たりのリンクの数)の場合、ハイ
パーキューブがトレラントになれる障害は分布が最悪で
は1つだけとなる。
パーキューブ用のフォールトトレラント法を記載してい
る。ハイパーキューブはまず、ローカル・エリア・ネッ
トワークを介して接続された多数のサブキューブに分割
される。予備のノードをサブキューブ内のすべてのノー
ドに接続することによって、予備のノードが格差部キュ
ーブに付け加えられる。したがって、きわめて高い次数
(すなわち、ノード当たりのリンクの数)の場合、ハイ
パーキューブがトレラントになれる障害は分布が最悪で
は1つだけとなる。
【0011】米国特許第4302819号明細書は新し
い障害が発見された場合に、行全体を放棄する必要のあ
るフォールト・トレラント手法を記載している。したが
って、予備のノードによるコストはきわめて高くなる。
い障害が発見された場合に、行全体を放棄する必要のあ
るフォールト・トレラント手法を記載している。したが
って、予備のノードによるコストはきわめて高くなる。
【0012】米国特許第4891810号明細書はノー
ドにバスが接続され、さまざまな接続のデータを同時に
伝送することができなくなる再構成手法を記載してい
る。結果として、コンピューティング・システムのパフ
ォーマンスは障害が存在していることによって大幅に低
下する。
ドにバスが接続され、さまざまな接続のデータを同時に
伝送することができなくなる再構成手法を記載してい
る。結果として、コンピューティング・システムのパフ
ォーマンスは障害が存在していることによって大幅に低
下する。
【0013】フォールト・トレラント性を向上させる従
来技術の手法の多くは、スイッチの追加を含んでいる。
一般に、これらのシステムには大幅な処理の遅延を生じ
る可能性がある。このようなシステムの例としては、た
とえば、スイッチが追加されたフォールト・トレラント
・ネットワークを記載しているヨーロッパ特許第EP−
398971号明細書がある。メッセージは潜在的に多
数のスイッチを経由することになり、望ましくない「速
度低下」要因が必然的にもたらされる。
来技術の手法の多くは、スイッチの追加を含んでいる。
一般に、これらのシステムには大幅な処理の遅延を生じ
る可能性がある。このようなシステムの例としては、た
とえば、スイッチが追加されたフォールト・トレラント
・ネットワークを記載しているヨーロッパ特許第EP−
398971号明細書がある。メッセージは潜在的に多
数のスイッチを経由することになり、望ましくない「速
度低下」要因が必然的にもたらされる。
【0014】米国特許第4970724号明細書はr×
c個のノードを有するメッシュに対して合計r×c/2
個の予備ノードを必要とするフォールト・トレランスの
方法を記載している。最悪の分布の場合、トレラントに
なれる障害は2つだけとなる。また、障害ノードを経由
する経路も必要である。この方法はそれ故、予備のノー
ドの点で費用がかさみ、フォールト・モデルの点で能力
の劣ったものとなる。
c個のノードを有するメッシュに対して合計r×c/2
個の予備ノードを必要とするフォールト・トレランスの
方法を記載している。最悪の分布の場合、トレラントに
なれる障害は2つだけとなる。また、障害ノードを経由
する経路も必要である。この方法はそれ故、予備のノー
ドの点で費用がかさみ、フォールト・モデルの点で能力
の劣ったものとなる。
【0015】予備のノードを追加して、フォールト・ト
レラント・アーキテクチャを作り出すという概念は、上
述のように周知である。しかしながら、周知の技法はど
れも、(1)予備ノードの数をできるだけ最小限のもの
に近づけておくことによって、ネットワーク・コストを
最小限のものとし、(2)障害ノードを経由した通信が
不可能となるようなノード全体の障害の場合において
も、フォールト・トレランスをもたらし、(3)同時
に、作成するフォールト・トレラント・ネットワークの
ノード当たりのリンクの数(すなわち、次数)の増加
を、前記スペアノードを除いた基礎となるネットワーク
の次数と比較した場合に最小限度に抑えることを考慮し
ていない。
レラント・アーキテクチャを作り出すという概念は、上
述のように周知である。しかしながら、周知の技法はど
れも、(1)予備ノードの数をできるだけ最小限のもの
に近づけておくことによって、ネットワーク・コストを
最小限のものとし、(2)障害ノードを経由した通信が
不可能となるようなノード全体の障害の場合において
も、フォールト・トレランスをもたらし、(3)同時
に、作成するフォールト・トレラント・ネットワークの
ノード当たりのリンクの数(すなわち、次数)の増加
を、前記スペアノードを除いた基礎となるネットワーク
の次数と比較した場合に最小限度に抑えることを考慮し
ていない。
【0016】英国のKenneth Mason Publications, Ltd.
が1990年1月に、Research Disclosure, No. 309に
匿名で発表した「Diagonal Replacement Scheme to Rec
overFault in a Mesh」という最近の論文は、最新技術
を例示している。この論文には、並列プロセッサに対す
る障害回復手法が開示されている。しかしながら、この
手法が有効なのは方形の2次元メッシュの場合だけであ
って、分布が最悪な場合、トレラントできる障害はせい
ぜい2つである。さらに、この手法は対角または円形グ
ラフを含むいかなる用途にも関連していない。
が1990年1月に、Research Disclosure, No. 309に
匿名で発表した「Diagonal Replacement Scheme to Rec
overFault in a Mesh」という最近の論文は、最新技術
を例示している。この論文には、並列プロセッサに対す
る障害回復手法が開示されている。しかしながら、この
手法が有効なのは方形の2次元メッシュの場合だけであ
って、分布が最悪な場合、トレラントできる障害はせい
ぜい2つである。さらに、この手法は対角または円形グ
ラフを含むいかなる用途にも関連していない。
【0017】上記の参照文献に鑑みて当分野の技術の現
状を要約すると、メッシュ・アーキテクチャをフォール
ト・トレラントにするには、基本的に2つの従来技術の
方法がある。
状を要約すると、メッシュ・アーキテクチャをフォール
ト・トレラントにするには、基本的に2つの従来技術の
方法がある。
【0018】第1の方法はアーキテクチャの正常な部分
によってメッシュをシミュレートし、障害の影響を機能
的にマスクすることである。換言すると、これらの非障
害ノードが障害ノードのワークロードを引き受けて、妥
当な速度低下度で同じ機能性を得るようにする。この手
法は、たとえば、Kaklamanis他の"Asymptotically Tigh
t Bounds for Computing with Faulty Array Processor
s," 31st IEEE Symp.Foundations of Computer Scienc
e, pp. 285-296, October 1990などに見られるように、
理論的に妥当なものであるように思われるが、パフォー
マンスの低下はこれを実用面で魅力のないものとしてい
る。さらに、上述のいくつかの参照文献と同様、Kaklam
anis他の教示が有効なのは、コンポーネントが並列機械
におけるようにいくつかの他のコンポーネントをシミュ
レートできる場合だけである。ノードがメモリ・チップ
などの複数のコンポーネントをシミュレートできない場
合には、参照文献が教示している方法は所望のフォール
ト・トレラントを提供することができない。
によってメッシュをシミュレートし、障害の影響を機能
的にマスクすることである。換言すると、これらの非障
害ノードが障害ノードのワークロードを引き受けて、妥
当な速度低下度で同じ機能性を得るようにする。この手
法は、たとえば、Kaklamanis他の"Asymptotically Tigh
t Bounds for Computing with Faulty Array Processor
s," 31st IEEE Symp.Foundations of Computer Scienc
e, pp. 285-296, October 1990などに見られるように、
理論的に妥当なものであるように思われるが、パフォー
マンスの低下はこれを実用面で魅力のないものとしてい
る。さらに、上述のいくつかの参照文献と同様、Kaklam
anis他の教示が有効なのは、コンポーネントが並列機械
におけるようにいくつかの他のコンポーネントをシミュ
レートできる場合だけである。ノードがメモリ・チップ
などの複数のコンポーネントをシミュレートできない場
合には、参照文献が教示している方法は所望のフォール
ト・トレラントを提供することができない。
【0019】メッシュ・アーキテクチャにおいてフォー
ルト・トレラントを達成するための、上述の参照文献の
いくつかに代表される第2の周知の手法は、予備のプロ
セッサ及び余分のリンクまたはスイッチをアーキテクチ
ャに追加することである。この手法の考え方はいくつか
の接続を無視するか、スイッチをセットするかのいずれ
かによって障害を分離するとともに、正常なノードによ
って完全なメッシュを維持することである。この手法の
他の例は、Kung他の論文"Fault-Tolerant Array Proces
sor Using Single-Track Switches," IEEE Trans. Comp
uters, Vol. C-38, No. 4, pp. 501-514, April 1989に
記載されており、障害が存在している場合に、スイッチ
ング機構が呼び出される。
ルト・トレラントを達成するための、上述の参照文献の
いくつかに代表される第2の周知の手法は、予備のプロ
セッサ及び余分のリンクまたはスイッチをアーキテクチ
ャに追加することである。この手法の考え方はいくつか
の接続を無視するか、スイッチをセットするかのいずれ
かによって障害を分離するとともに、正常なノードによ
って完全なメッシュを維持することである。この手法の
他の例は、Kung他の論文"Fault-Tolerant Array Proces
sor Using Single-Track Switches," IEEE Trans. Comp
uters, Vol. C-38, No. 4, pp. 501-514, April 1989に
記載されており、障害が存在している場合に、スイッチ
ング機構が呼び出される。
【0020】メッシュ・アーキテクチャにおいてフォー
ルト・トレラント性を取得するためのこの第2の手法に
は、しばしば問題が生じる。たとえば、スイッチ機構を
使用した場合、その機構自体に障害があってはならな
い。さらに、スイッチの追加及び結果として得られる余
分のリンクはネットワーク・コストを増加させるので、
できるだけ効率のよい態様で行う必要がある。さらにま
た、これらの余分なスイッチ及びリンクはアーキテクチ
ャの速度を低下させ、これによってネットワークのパフ
ォーマンスが劣化する。
ルト・トレラント性を取得するためのこの第2の手法に
は、しばしば問題が生じる。たとえば、スイッチ機構を
使用した場合、その機構自体に障害があってはならな
い。さらに、スイッチの追加及び結果として得られる余
分のリンクはネットワーク・コストを増加させるので、
できるだけ効率のよい態様で行う必要がある。さらにま
た、これらの余分なスイッチ及びリンクはアーキテクチ
ャの速度を低下させ、これによってネットワークのパフ
ォーマンスが劣化する。
【0021】また、グラフ・モデルを利用して、メッシ
ュを含まない各種のフォールト・トレラント・アーキテ
クチャを開発する従来技術も存在している。たとえば、
Hayes, "A Graph Model for Fault-Tolerant Computing
Systems," IEEE Transactions on Computers, Vol. C-
25, No. 9, pp. 875-884, September 1976はターゲット
・グラフのサイクル、線形アレイ、及びツリーを備えた
フォールト・トレラント・グラフを使用することを教示
している。サイクルのみがWong他の"Minimum k-Hamilto
nian Graphs," Journal of Graph Theory, Vol. 8, pp.
155-165, 1984で教示されており、またPaoli他の"Mini
mum k-Hamiltonian Graph II," Journalof Graph Theor
y, Vol. 10, pp. 79-95, 1986, Dutt他の"On Designing
and Reconfiguring k Fault-Tolerant Tree Architect
ures," IEEE Trans. Computers,Vol. C-29, No. 9, pp.
836-840, 1980、及び"An Automorphic Approach to th
e Design of Fault-Tolerant Microprocessors," Proce
edings, 19th International Symposium on Fault Tole
rant Computers, pp. 496-503, June 1989はそれぞれ、
ツリー及びハイパーキューブからなるターゲット・グラ
フに関するものである。しかしながら、上記のグラフ・
モデルはいずれでも、メッシュ・アーキテクチャに応用
されたものは知られていない。
ュを含まない各種のフォールト・トレラント・アーキテ
クチャを開発する従来技術も存在している。たとえば、
Hayes, "A Graph Model for Fault-Tolerant Computing
Systems," IEEE Transactions on Computers, Vol. C-
25, No. 9, pp. 875-884, September 1976はターゲット
・グラフのサイクル、線形アレイ、及びツリーを備えた
フォールト・トレラント・グラフを使用することを教示
している。サイクルのみがWong他の"Minimum k-Hamilto
nian Graphs," Journal of Graph Theory, Vol. 8, pp.
155-165, 1984で教示されており、またPaoli他の"Mini
mum k-Hamiltonian Graph II," Journalof Graph Theor
y, Vol. 10, pp. 79-95, 1986, Dutt他の"On Designing
and Reconfiguring k Fault-Tolerant Tree Architect
ures," IEEE Trans. Computers,Vol. C-29, No. 9, pp.
836-840, 1980、及び"An Automorphic Approach to th
e Design of Fault-Tolerant Microprocessors," Proce
edings, 19th International Symposium on Fault Tole
rant Computers, pp. 496-503, June 1989はそれぞれ、
ツリー及びハイパーキューブからなるターゲット・グラ
フに関するものである。しかしながら、上記のグラフ・
モデルはいずれでも、メッシュ・アーキテクチャに応用
されたものは知られていない。
【0022】米国特許願第07/723287号はd次
元のメッシュ・アーキテクチャでフォールト・トレラン
トを達成する方法及び装置を記載している。これに開示
されているフォールト・トレラント・メッシュ・アーキ
テクチャは、常に障害の数に等しい多数の予備ノードを
有している。さらに、k個の障害のセットが与えられた
場合に、正常なメッシュを見つけだす方法は、メッシュ
の行主体の配列を表している。Bruck他の"Efficient Fa
ult-tolerant Meshes and Hypercubes Architectures,"
IBM Research Report RJ 8566 (1992年1月16
日)には、対角グラフの説明、及び対角グラフにフォー
ルト・トレラント性を付加する技法の説明があり、メッ
シュへの適用を含んでいる。本願で明確にされるよう
に、本発明は大きなメッシュに特に適しており、予備の
ノードがコンポーネントのごくわずかな割合を占めてい
るメッシュ構成を提供することである。本発明は米国特
許願第07/723287号のもの以下の次数を有して
おり、したがって、多くの障害が存在している場合に、
効果的なフォールト・トレラント性をもたらす。
元のメッシュ・アーキテクチャでフォールト・トレラン
トを達成する方法及び装置を記載している。これに開示
されているフォールト・トレラント・メッシュ・アーキ
テクチャは、常に障害の数に等しい多数の予備ノードを
有している。さらに、k個の障害のセットが与えられた
場合に、正常なメッシュを見つけだす方法は、メッシュ
の行主体の配列を表している。Bruck他の"Efficient Fa
ult-tolerant Meshes and Hypercubes Architectures,"
IBM Research Report RJ 8566 (1992年1月16
日)には、対角グラフの説明、及び対角グラフにフォー
ルト・トレラント性を付加する技法の説明があり、メッ
シュへの適用を含んでいる。本願で明確にされるよう
に、本発明は大きなメッシュに特に適しており、予備の
ノードがコンポーネントのごくわずかな割合を占めてい
るメッシュ構成を提供することである。本発明は米国特
許願第07/723287号のもの以下の次数を有して
おり、したがって、多くの障害が存在している場合に、
効果的なフォールト・トレラント性をもたらす。
【0023】
【発明が解決しようとする課題】したがって、メッシュ
・アーキテクチャにフォールト・トレラント性を達成
し、多くの従来技術のフォールト・トレラント機構が使
用しているスイッチ又は余分のリンクの追加を回避する
ことが望ましい。
・アーキテクチャにフォールト・トレラント性を達成
し、多くの従来技術のフォールト・トレラント機構が使
用しているスイッチ又は余分のリンクの追加を回避する
ことが望ましい。
【0024】さらに、ネットワークのパフォーマンスを
大幅に劣化させたり、あるいはそのコストを増大させる
ことなく、メッシュ・アーキテクチャにフォールト・ト
レラント性を達成することが望ましい。
大幅に劣化させたり、あるいはそのコストを増大させる
ことなく、メッシュ・アーキテクチャにフォールト・ト
レラント性を達成することが望ましい。
【0025】さらにまた、個々のコンポーネントがシス
テム・パフォーマンスの大幅な劣化なくして他のコンポ
ーネントを二重化、またはシミュレートすることによっ
て障害を許容するメッシュ・アーキテクチャを構築する
ことが望ましい。
テム・パフォーマンスの大幅な劣化なくして他のコンポ
ーネントを二重化、またはシミュレートすることによっ
て障害を許容するメッシュ・アーキテクチャを構築する
ことが望ましい。
【0026】したがって、本発明の目的は、フォールト
・トレラント・メッシュ・アーキテクチャを定義し、構
成し、使用するための効率のよい方法及び装置を提供す
ることである。
・トレラント・メッシュ・アーキテクチャを定義し、構
成し、使用するための効率のよい方法及び装置を提供す
ることである。
【0027】本発明の他の目的は、所定数の障害を維持
し、しかも各々が速度低下をこうむることなく正常なメ
ッシュ接続アーキテクチャを含んでいることが保証され
るフォールト・トレラント・メッシュ・アーキテクチャ
を提供することである。
し、しかも各々が速度低下をこうむることなく正常なメ
ッシュ接続アーキテクチャを含んでいることが保証され
るフォールト・トレラント・メッシュ・アーキテクチャ
を提供することである。
【0028】さらにまた、本発明の目的は、障害が存在
している場合に、スイッチを使用することなく簡単に再
構成することができるフォールト・トレラント・アーキ
テクチャを提供する。すなわち障害ネットワーク・コン
ポーネントが存在している場合に、フォールト・トレラ
ント・ネットワーク内で正常なメッシュを探し出すこと
のできる技法を提供することである。
している場合に、スイッチを使用することなく簡単に再
構成することができるフォールト・トレラント・アーキ
テクチャを提供する。すなわち障害ネットワーク・コン
ポーネントが存在している場合に、フォールト・トレラ
ント・ネットワーク内で正常なメッシュを探し出すこと
のできる技法を提供することである。
【0029】さらにまた、本発明の目的は、m個の予備
ノードを付加して、最大k個の障害にトレラントとなる
ようにするとともに(m≧k)、ノード当たりのリンク
数(メッシュの次数)を少なくして、フォールト・トレ
ラント・メッシュ・アーキテクチャのコストを最小限の
ものとすることである。つまり、本発明の目的は、少な
い数の予備コンポーネントを付加し、メッシュの次数を
小さくすることによって、いくつかの障害に対してトレ
ラントにする方法及び装置を提供することである。
ノードを付加して、最大k個の障害にトレラントとなる
ようにするとともに(m≧k)、ノード当たりのリンク
数(メッシュの次数)を少なくして、フォールト・トレ
ラント・メッシュ・アーキテクチャのコストを最小限の
ものとすることである。つまり、本発明の目的は、少な
い数の予備コンポーネントを付加し、メッシュの次数を
小さくすることによって、いくつかの障害に対してトレ
ラントにする方法及び装置を提供することである。
【0030】さらになお、本発明の目的は、並列コンピ
ュータ、その他の並列アーキテクチャ、ボード上のチッ
プのアレイ、WSIアレイ、メモリ・チップなどで使用
するために汎用化することのできるフォールト・トレラ
ント・メッシュ・アーキテクチャを構成し、使用するた
めの方法及び装置を提供することである。
ュータ、その他の並列アーキテクチャ、ボード上のチッ
プのアレイ、WSIアレイ、メモリ・チップなどで使用
するために汎用化することのできるフォールト・トレラ
ント・メッシュ・アーキテクチャを構成し、使用するた
めの方法及び装置を提供することである。
【0031】
【課題を解決するための手段】本発明によれば、メッシ
ュ・アーキテクチャは所与のグラフ内のノードが複数個
のコンポーネント(たとえば、プロセッサまたはメモリ
・チップ)を表し、グラフの次数がノード間の通信リン
クを表すグラフとみなされる。
ュ・アーキテクチャは所与のグラフ内のノードが複数個
のコンポーネント(たとえば、プロセッサまたはメモリ
・チップ)を表し、グラフの次数がノード間の通信リン
クを表すグラフとみなされる。
【0032】本発明のこの態様によれば、「ターゲット
・メッシュ」Mをまず選択する。ただし、MはN=n1
×n2×...×nd個のノードを有する任意のd次元の
メッシュである(nd≧3、n1≦n2≦...≦nd)。
次いで、N+m個のノードを有するk−フォールト・ト
レラント(k−FT)メッシュMk〜(ただし、mは余
分なノードの数であり、m≧kである)を、N+m個の
ノードを有している対角または環状グラフのモデルを使
用して定義し、構成する。Mk〜というグラフの表現
は、任意のセットのk個の障害ノードを与えた場合、N
+m−k個の非障害ノードからなる他のグラフを再構成
し、非障害ノードの名称を所定のノード再命名プロセス
によって変更してから、ターゲット・メッシュMをサブ
グラフとして含んでいる新しいグラフを形成することが
できるという特性を有している。
・メッシュ」Mをまず選択する。ただし、MはN=n1
×n2×...×nd個のノードを有する任意のd次元の
メッシュである(nd≧3、n1≦n2≦...≦nd)。
次いで、N+m個のノードを有するk−フォールト・ト
レラント(k−FT)メッシュMk〜(ただし、mは余
分なノードの数であり、m≧kである)を、N+m個の
ノードを有している対角または環状グラフのモデルを使
用して定義し、構成する。Mk〜というグラフの表現
は、任意のセットのk個の障害ノードを与えた場合、N
+m−k個の非障害ノードからなる他のグラフを再構成
し、非障害ノードの名称を所定のノード再命名プロセス
によって変更してから、ターゲット・メッシュMをサブ
グラフとして含んでいる新しいグラフを形成することが
できるという特性を有している。
【0033】m個の予備ノードを付加して、最大k個の
障害を維持できるフォールト・トレラント・メッシュを
得ることに留意すべきである。フォールト・トレラント
・メッシュを構成するこの手法は、ターゲット・メッシ
ュによってサポートされるように設計された任意のプロ
セス、システムなどが、k個以下のノード障害が存在す
る場合に、その分布にかかわりなく、速度を低下させる
ことなく作動するようにするものである。
障害を維持できるフォールト・トレラント・メッシュを
得ることに留意すべきである。フォールト・トレラント
・メッシュを構成するこの手法は、ターゲット・メッシ
ュによってサポートされるように設計された任意のプロ
セス、システムなどが、k個以下のノード障害が存在す
る場合に、その分布にかかわりなく、速度を低下させる
ことなく作動するようにするものである。
【0034】本発明の教示にしたがって構成されたフォ
ールト・トレラント・メッシュは、これらの製造が次数
(ノード当たりのリンク数)が低く、予備コンポーネン
トの数が少ないフォールト・トレラント・グラフを構成
することであるから、低コストで製造できる。
ールト・トレラント・メッシュは、これらの製造が次数
(ノード当たりのリンク数)が低く、予備コンポーネン
トの数が少ないフォールト・トレラント・グラフを構成
することであるから、低コストで製造できる。
【0035】本発明の教示にしたがって構成されるフォ
ールト・トレラント・メッシュは、その製造が障害の数
kが3よりも大きい場合に、周知のフォールト・トレラ
ント技法のいずれよりも次数の低いフォールト・トレラ
ント・グラフを構成するものとなるものであるため、k
が3よりも大きい場合には、きわめて低いコストで製造
できることに留意すべきである。また、所与の障害エッ
ジに入るノードが障害ノードとして取り扱われるもので
あるから、本発明の教示がノードの障害だけではなく、
エッジの障害のトレラント性にも及ぶことにも留意すべ
きである。
ールト・トレラント・メッシュは、その製造が障害の数
kが3よりも大きい場合に、周知のフォールト・トレラ
ント技法のいずれよりも次数の低いフォールト・トレラ
ント・グラフを構成するものとなるものであるため、k
が3よりも大きい場合には、きわめて低いコストで製造
できることに留意すべきである。また、所与の障害エッ
ジに入るノードが障害ノードとして取り扱われるもので
あるから、本発明の教示がノードの障害だけではなく、
エッジの障害のトレラント性にも及ぶことにも留意すべ
きである。
【0036】本発明の他の態様によれば、フォールト・
トレラント・ネットワーク(メッシュ)Mk〜をN=n1
×n2×...×nd個のノードを有する任意の所与のd
次元のメッシュ(nd≧3、n1≦n2≦...≦nd)に
対して構成することができる。ただし、Mk〜はN+m
個のノードを有しており、最大k個の障害に対してトレ
ラントであり、m≧kである。本発明の教示にしたがっ
て構成されたMk〜は、スイッチを使用することなく、
Mk〜内の任意のN+m−k個のノードを再構成し、最
大k個の障害が発生した場合に、所与のd次元のメッシ
ュを形成できるという特性を有している。
トレラント・ネットワーク(メッシュ)Mk〜をN=n1
×n2×...×nd個のノードを有する任意の所与のd
次元のメッシュ(nd≧3、n1≦n2≦...≦nd)に
対して構成することができる。ただし、Mk〜はN+m
個のノードを有しており、最大k個の障害に対してトレ
ラントであり、m≧kである。本発明の教示にしたがっ
て構成されたMk〜は、スイッチを使用することなく、
Mk〜内の任意のN+m−k個のノードを再構成し、最
大k個の障害が発生した場合に、所与のd次元のメッシ
ュを形成できるという特性を有している。
【0037】詳細にいえば、本発明のこの態様はN+m
種類ないし機能的に同等なノードを有するd次元のメッ
シュMを含んでいるフォールト・トレラント・メッシュ
Mk〜であって、Mk〜が最大k個の障害(m≧k)を維
持でき、かつスイッチを使用することなく再構成され、
(a)環状グラフとして配列され、追加のm個のノード
がメッシュMのものと同じN+m個のノードと、(b)
本明細書の「実施例」の項で定義されているものを含む
多数の方法のうち任意のもので定義されている、該グラ
フに対する複数個のエッジからなっているメッシュMを
形成するメッシュに関するものである。
種類ないし機能的に同等なノードを有するd次元のメッ
シュMを含んでいるフォールト・トレラント・メッシュ
Mk〜であって、Mk〜が最大k個の障害(m≧k)を維
持でき、かつスイッチを使用することなく再構成され、
(a)環状グラフとして配列され、追加のm個のノード
がメッシュMのものと同じN+m個のノードと、(b)
本明細書の「実施例」の項で定義されているものを含む
多数の方法のうち任意のもので定義されている、該グラ
フに対する複数個のエッジからなっているメッシュMを
形成するメッシュに関するものである。
【0038】本発明のさらに他の態様は、k個の障害が
存在する場合に、フォールト・トレラント・メッシュM
k〜内の正常なメッシュを探し出す方法に関するもので
あり、本発明によれば、(1)d、n1、n2...、n
d及びkの値、(2)環状グラフによるフォールト・ト
レラント・メッシュMk〜の構造、ならびに(3)Mk〜
内のk個の障害の位置が与えられた場合に、Mk〜内の
ノードに「再ラベル付け」を行って、Mを得る「再命
名」プロセスが使用される。
存在する場合に、フォールト・トレラント・メッシュM
k〜内の正常なメッシュを探し出す方法に関するもので
あり、本発明によれば、(1)d、n1、n2...、n
d及びkの値、(2)環状グラフによるフォールト・ト
レラント・メッシュMk〜の構造、ならびに(3)Mk〜
内のk個の障害の位置が与えられた場合に、Mk〜内の
ノードに「再ラベル付け」を行って、Mを得る「再命
名」プロセスが使用される。
【0039】詳細にいえば、k個の障害が与えられ、M
k〜がN+m個のノードを有している(m≧k)場合
に、Mk〜内で正常なメッシュMを見つけだす方法は、
(a)Mk〜内のどの非障害ノードを非障害メッシュM
のノード0の候補とみなすのかを決定し、(b)候補と
なる非障害ノードの内どれをターゲット・メッシュの最
初のノード(ノード0)にするかを決定し、(c)N+
m−k個のノードに対するノード0から始まる各非障害
ノードに識別子を割り当てるステップからなり、識別子
のセットが行主体配列、アンチ対角主体配列、インター
リーブ・アンチ対角主体配列、「シーソー」配列及びこ
れらの組合せを含むいくつかの手法を表しているもので
ある。
k〜がN+m個のノードを有している(m≧k)場合
に、Mk〜内で正常なメッシュMを見つけだす方法は、
(a)Mk〜内のどの非障害ノードを非障害メッシュM
のノード0の候補とみなすのかを決定し、(b)候補と
なる非障害ノードの内どれをターゲット・メッシュの最
初のノード(ノード0)にするかを決定し、(c)N+
m−k個のノードに対するノード0から始まる各非障害
ノードに識別子を割り当てるステップからなり、識別子
のセットが行主体配列、アンチ対角主体配列、インター
リーブ・アンチ対角主体配列、「シーソー」配列及びこ
れらの組合せを含むいくつかの手法を表しているもので
ある。
【0040】本発明は以下に記載する教示にしたがって
構成されたフォールト・トレラント・メッシュが、所定
数までの障害が存在している場合に、速度低下をこうむ
ることなく作動することのできる完全なメッシュを含む
ようにすることを特徴とする。フォールト・トレラント
・メッシュを次数及び予備コンポーネントの数両方の点
で低コストで製造することができ、並列コンピュータ、
WSIアレイ、メモリ・チップ・アレイなどに広範囲の
用途を有するものである。
構成されたフォールト・トレラント・メッシュが、所定
数までの障害が存在している場合に、速度低下をこうむ
ることなく作動することのできる完全なメッシュを含む
ようにすることを特徴とする。フォールト・トレラント
・メッシュを次数及び予備コンポーネントの数両方の点
で低コストで製造することができ、並列コンピュータ、
WSIアレイ、メモリ・チップ・アレイなどに広範囲の
用途を有するものである。
【0041】本発明のこれら及びその他の目的及び特
徴、ならびにこれらを得るための方法が、添付図面に関
して行われる以下の説明を参照することによって、当分
野の技術者に明かとなり、かつ本発明自体がこれによっ
てもっともよく理解されることは明かであろう。
徴、ならびにこれらを得るための方法が、添付図面に関
して行われる以下の説明を参照することによって、当分
野の技術者に明かとなり、かつ本発明自体がこれによっ
てもっともよく理解されることは明かであろう。
【0042】
【実施例】本発明によれば、グラフ内のすべてのノード
がプロセッサ/コンポーネントに対応しており、すべて
のエッジがプロセッサ/コンポーネント間のリンクに対
応しているグラフとして、所与のメッシュ・アーキテク
チャが表されている場合、少数の予備ノード及び余分な
エッジを追加することによって、障害ノードを処理する
ことができる。それ故、k個のノードの障害に対してト
レラントであるようにする場合には、m個の予備ノード
(m≧k)をN個のノードを有しているターゲット・ノ
ードに追加し、フォールト・トレラント・メッシュを得
る必要がある。本発明を実施した場合、以下で実証する
ように、k個のノードまたはエッジの任意のセットに障
害が生じた場合、元のN+m個のノードのうちN個を正
常なノードとして再構成することができる。
がプロセッサ/コンポーネントに対応しており、すべて
のエッジがプロセッサ/コンポーネント間のリンクに対
応しているグラフとして、所与のメッシュ・アーキテク
チャが表されている場合、少数の予備ノード及び余分な
エッジを追加することによって、障害ノードを処理する
ことができる。それ故、k個のノードの障害に対してト
レラントであるようにする場合には、m個の予備ノード
(m≧k)をN個のノードを有しているターゲット・ノ
ードに追加し、フォールト・トレラント・メッシュを得
る必要がある。本発明を実施した場合、以下で実証する
ように、k個のノードまたはエッジの任意のセットに障
害が生じた場合、元のN+m個のノードのうちN個を正
常なノードとして再構成することができる。
【0043】本発明は以下で説明するように、d次元の
メッシュに容易に適用できるものである。しかしなが
ら、本発明の理解を容易とするため、N=r×c個のノ
ードを有する2次元メッシュMについてまず詳細に説明
する。ただし、rは行の数であり、cは列の数である。
各ノードには(i,j)(0≦i<r、0≦j<c)の
形式の一意のラベルが付けられている。本発明のいくつ
かの態様を説明するため、各ノード(i,j)は(i±
1,j)または(i,j±1)の形式の最大4つのノー
ドに接続されている。N個のノードを有する2次元のメ
ッシュの場合、N+m個のノードを有するグラフMk〜
は、N+m−k個のノードからなるMk〜のすべてのサ
ブグラフがサブグラフとしてMを含んでいるのであれ
ば、k−FT(k−フォールト・トレラント)の2次元
メッシュに対応する。それ故、グラフMk〜は任意のk
個の障害にトレラントとなることができ、しかも、Mの
正常なコピーを含むようになる。
メッシュに容易に適用できるものである。しかしなが
ら、本発明の理解を容易とするため、N=r×c個のノ
ードを有する2次元メッシュMについてまず詳細に説明
する。ただし、rは行の数であり、cは列の数である。
各ノードには(i,j)(0≦i<r、0≦j<c)の
形式の一意のラベルが付けられている。本発明のいくつ
かの態様を説明するため、各ノード(i,j)は(i±
1,j)または(i,j±1)の形式の最大4つのノー
ドに接続されている。N個のノードを有する2次元のメ
ッシュの場合、N+m個のノードを有するグラフMk〜
は、N+m−k個のノードからなるMk〜のすべてのサ
ブグラフがサブグラフとしてMを含んでいるのであれ
ば、k−FT(k−フォールト・トレラント)の2次元
メッシュに対応する。それ故、グラフMk〜は任意のk
個の障害にトレラントとなることができ、しかも、Mの
正常なコピーを含むようになる。
【0044】本発明は2つの部分を有している。第1の
部分は任意のMに対してk−FT2次元メッシュMk〜
を構成するプロセスである。第2の部分はk個の障害が
生じてから、Mk〜に存在している良好なメッシュを見
つけだす効率のよいプロセスである。このプロセスを以
下では「再命名」プロセスと呼ぶ。
部分は任意のMに対してk−FT2次元メッシュMk〜
を構成するプロセスである。第2の部分はk個の障害が
生じてから、Mk〜に存在している良好なメッシュを見
つけだす効率のよいプロセスである。このプロセスを以
下では「再命名」プロセスと呼ぶ。
【0045】本発明の上述の2つの「部分」を順次に、
あるいは個別に実施できることが、当分野の技術者には
理解されよう。たとえば、本明細書の教示にしたがって
フォールト・トレラント・メッシュを構成し、再命名プ
ロセスのみを実施することもできるし、あるいは障害を
実際に監視することなく、本明細書に記載する教示を利
用してフォールト・トレラント・メッシュを構成し、正
常なメッシュを探し出すために本明細書に記載する新規
な方法を実施することもできし、あるいはその他のこと
を行うこともできる。いずれにせよ、本発明は以下に記
載するフォールト・トレラント・メッシュ構成技法及び
正常メッシュ探索技法のいずれか、または両方の実施を
容易とする方法及び装置を含むものである。
あるいは個別に実施できることが、当分野の技術者には
理解されよう。たとえば、本明細書の教示にしたがって
フォールト・トレラント・メッシュを構成し、再命名プ
ロセスのみを実施することもできるし、あるいは障害を
実際に監視することなく、本明細書に記載する教示を利
用してフォールト・トレラント・メッシュを構成し、正
常なメッシュを探し出すために本明細書に記載する新規
な方法を実施することもできし、あるいはその他のこと
を行うこともできる。いずれにせよ、本発明は以下に記
載するフォールト・トレラント・メッシュ構成技法及び
正常メッシュ探索技法のいずれか、または両方の実施を
容易とする方法及び装置を含むものである。
【0046】簡単にいえば、本発明の構成部分はターゲ
ット・メッシュMをグラフとみなし、これからフォール
ト・トレラント・メッシュMk〜を表すフォールト・ト
レラント・グラフを構成(定義する)ものである。再命
名プロセスは障害が存在する場合に、新しい論理ラベル
をフォールト・トレラント・メッシュの正常なノードに
割り当てるものである。
ット・メッシュMをグラフとみなし、これからフォール
ト・トレラント・メッシュMk〜を表すフォールト・ト
レラント・グラフを構成(定義する)ものである。再命
名プロセスは障害が存在する場合に、新しい論理ラベル
をフォールト・トレラント・メッシュの正常なノードに
割り当てるものである。
【0047】本発明を詳細に説明する前に、環状グラフ
及び対角グラフの一般的な概念をまず説明する。フォー
ルト・トレラント・グラフMk〜の構成は、環状及び対
角両方のグラフに基づくものである。環状グラフはノー
ドの数N及びジャンプまたはオフセットのセットを指定
することによって定義される。yのオフセット{sj|
1≦j≦y}のセットを与えた場合、各ノードi(0≦
i<N)は次のノードに接続される。
及び対角グラフの一般的な概念をまず説明する。フォー
ルト・トレラント・グラフMk〜の構成は、環状及び対
角両方のグラフに基づくものである。環状グラフはノー
ドの数N及びジャンプまたはオフセットのセットを指定
することによって定義される。yのオフセット{sj|
1≦j≦y}のセットを与えた場合、各ノードi(0≦
i<N)は次のノードに接続される。
【数44】i+s1,i−s1,i+s2,i−s2,…,
i+sy,i−sy(mod N)
i+sy,i−sy(mod N)
【0048】ただし、modはモジュロの省略形であ
る。
る。
【0049】対角グラフもこれが含むノードの数N及び
ジャンプまたはオフセットの数を指定することによって
定義される。yのオフセット{sj|1≦j≦y}のセ
ットを与えた場合、各ノードi(0≦i<N)は次のノ
ードに接続される。
ジャンプまたはオフセットの数を指定することによって
定義される。yのオフセット{sj|1≦j≦y}のセ
ットを与えた場合、各ノードi(0≦i<N)は次のノ
ードに接続される。
【数45】i+s1,i−s1,i+s2,i−s2,…,
i+sy,i−sy
i+sy,i−sy
【0050】ただし、ノードはいずれも0ないしN−1
の範囲にある。換言すれば、対角グラフは高位ノードを
下位ノードに接続する「折り返しエッジ」が存在してい
ないことを除けば、環状グラフと類似している。
の範囲にある。換言すれば、対角グラフは高位ノードを
下位ノードに接続する「折り返しエッジ」が存在してい
ないことを除けば、環状グラフと類似している。
【0051】図2及び図3は従来方式でラベルの付けら
れた単純な4×4のメッシュ・アーキテクチャを、新た
にラベルの付け直されたメッシュが対角グラフのサブグ
ラフに関連するように、本発明の新規なラベル付け手法
にしたがってラベルの付け直しを行う方法を例示してい
る。図3及び図4は2つの予備のノード及び余分なエッ
ジを図1及び図2に示したメッシュに追加する方法を示
している。
れた単純な4×4のメッシュ・アーキテクチャを、新た
にラベルの付け直されたメッシュが対角グラフのサブグ
ラフに関連するように、本発明の新規なラベル付け手法
にしたがってラベルの付け直しを行う方法を例示してい
る。図3及び図4は2つの予備のノード及び余分なエッ
ジを図1及び図2に示したメッシュに追加する方法を示
している。
【0052】図1は従来方式でラベルの付けられた、4
つの行及び4つの列で、合計16のノードを有している
2次元メッシュの例を示している。通常、行には上から
下へ0ないし3というラベルが付けられている。列には
左から右へ0ないし3というラベルが付けられている。
それ故、各ノードは2つの索引によって、すなわち行索
引の後に列索引を付けて識別される。
つの行及び4つの列で、合計16のノードを有している
2次元メッシュの例を示している。通常、行には上から
下へ0ないし3というラベルが付けられている。列には
左から右へ0ないし3というラベルが付けられている。
それ故、各ノードは2つの索引によって、すなわち行索
引の後に列索引を付けて識別される。
【0053】図2は図1に示したものと同じ2次元メッ
シュであって、16個のノードには1と16を除いた0
ないし17というラベルが付けられている。このレベル
付けは本明細書で開示する新規のラベル付け手法にした
がって行われ、対角グラフのオフセットが連続した整数
のグループを形成するように、メッシュ・アーキテクチ
ャを対角グラフのサブグラフに関連付ける。
シュであって、16個のノードには1と16を除いた0
ないし17というラベルが付けられている。このレベル
付けは本明細書で開示する新規のラベル付け手法にした
がって行われ、対角グラフのオフセットが連続した整数
のグループを形成するように、メッシュ・アーキテクチ
ャを対角グラフのサブグラフに関連付ける。
【0054】図3は図2に示したメッシュへの2つの予
備ノード(1及び16)を追加することを示している。
明確を期すため、白丸で表されるノードのイメージのい
くつかが折り返し接続のために追加されている。たとえ
ば、ノード3とノード6の間を折り返し接続を表すに
は、ノード6というラベルも付いている白丸を、元のメ
ッシュの左側に示し、これにノード3からのリンクを接
続する。定義のため、図3に示すメッシュは0フォール
ト・トレラント・グラフM0〜に対応している。
備ノード(1及び16)を追加することを示している。
明確を期すため、白丸で表されるノードのイメージのい
くつかが折り返し接続のために追加されている。たとえ
ば、ノード3とノード6の間を折り返し接続を表すに
は、ノード6というラベルも付いている白丸を、元のメ
ッシュの左側に示し、これにノード3からのリンクを接
続する。定義のため、図3に示すメッシュは0フォール
ト・トレラント・グラフM0〜に対応している。
【0055】以下で説明するように、「シーソー」配列
手法によれば、列の数cが偶数の場合、c−2=2個の
予備ノードが元の4×4のメッシュに追加される。図2
に比較して、図3により多くのエッジが存在することは
明かである。たとえば、ノード3は図2では2個のエッ
ジを有しているが、図3では4個のエッジを有してい
る。
手法によれば、列の数cが偶数の場合、c−2=2個の
予備ノードが元の4×4のメッシュに追加される。図2
に比較して、図3により多くのエッジが存在することは
明かである。たとえば、ノード3は図2では2個のエッ
ジを有しているが、図3では4個のエッジを有してい
る。
【0056】図4は18個のノード及びオフセット
{3,4,5}を有している対角グラフを示している。
ノードごとの比較から、この対角グラフが図3に示され
ている2つの予備ノードを有する2次元メッシュとまっ
たく同一のノード・ラベルとエッジ接続を有しているこ
とは明かである。換言すると、これら2つのグラフはア
イソモルフィーないし位相幾何学的に同等なものであ
る。たとえば、いずれの図のノード0もノード3、4及
び5に接続されており、いずれの図のノード6もノード
1、2、3、9、10及び11に接続されている。
{3,4,5}を有している対角グラフを示している。
ノードごとの比較から、この対角グラフが図3に示され
ている2つの予備ノードを有する2次元メッシュとまっ
たく同一のノード・ラベルとエッジ接続を有しているこ
とは明かである。換言すると、これら2つのグラフはア
イソモルフィーないし位相幾何学的に同等なものであ
る。たとえば、いずれの図のノード0もノード3、4及
び5に接続されており、いずれの図のノード6もノード
1、2、3、9、10及び11に接続されている。
【0057】さらに説明すると、N個のノードのグラフ
をN×Nの2進隣接マトリックスで表すことができ、こ
の場合、行i及び列j(0≦i、j<N)におけるマト
リックス要素は、グラフのノードi及びノードjの間に
エッジが存在しているのであれば、1という値を有し、
このようなエッジが存在していないのであれば、0とい
う値を有する。図5は図4の対角グラフに対する隣接マ
トリックスの例を示しており、ノード0がノード3、4
及び5に接続されており、ノード1がノード4、5及び
6に接続されており、以下同様となっている。「内部」
ノードは最大6個のノードに接続されている。たとえ
ば、ノード5はノード0、1、2、8、9及び10に接
続されており、以下同様に接続されている。図5に示す
ように、図4に示されている対角グラフに対する隣接マ
トリックスには2つの「対角」大域がある。
をN×Nの2進隣接マトリックスで表すことができ、こ
の場合、行i及び列j(0≦i、j<N)におけるマト
リックス要素は、グラフのノードi及びノードjの間に
エッジが存在しているのであれば、1という値を有し、
このようなエッジが存在していないのであれば、0とい
う値を有する。図5は図4の対角グラフに対する隣接マ
トリックスの例を示しており、ノード0がノード3、4
及び5に接続されており、ノード1がノード4、5及び
6に接続されており、以下同様となっている。「内部」
ノードは最大6個のノードに接続されている。たとえ
ば、ノード5はノード0、1、2、8、9及び10に接
続されており、以下同様に接続されている。図5に示す
ように、図4に示されている対角グラフに対する隣接マ
トリックスには2つの「対角」大域がある。
【0058】簡単にいえば、低位及び高位のノードを除
き、図4の各「内部」ノードlは対角グラフを中心とす
る両方項のノードl±3、l±4及びl±5に接続され
ている。
き、図4の各「内部」ノードlは対角グラフを中心とす
る両方項のノードl±3、l±4及びl±5に接続され
ている。
【0059】図6は図2に示したメッシュに2つの予備
ノード(1及び16)が付加された、環状グラフにした
がって構成された0フォールト・トレラント・メッシュ
M0〜を示している。この場合も明確を期すため、白丸
で表されているノードのいくつかのイメージが折り畳み
接続に対して付加されている。図7は図6のM0〜に対
応する18個のノード及びオフセット(3,4,5)を
有する環状グラフを示す。この環状グラフは図4の対角
グラフをサブグラフとして含んでいる。対角グラフと環
状グラフの間の相違は、対角グラフが環状グラフのいく
つかの折り返しエッジを含んでいないことである。たと
えば、環状グラフにおいて、ノード0がノード3、4及
び5だけではなく、ノード13、14及び15にも接続
されているのに対し、対角グラフにおいては、ノード0
がノード3、4及び5だけに接続されている。対角グラ
フのこの特別な特性は、本発明の特定の実施例の新規性
の1つであって、これによって、次数の小さいフォール
ト・トレラント・グラフを構成することができる。図8
は図7の環状グラフの隣接マトリックスを示す。
ノード(1及び16)が付加された、環状グラフにした
がって構成された0フォールト・トレラント・メッシュ
M0〜を示している。この場合も明確を期すため、白丸
で表されているノードのいくつかのイメージが折り畳み
接続に対して付加されている。図7は図6のM0〜に対
応する18個のノード及びオフセット(3,4,5)を
有する環状グラフを示す。この環状グラフは図4の対角
グラフをサブグラフとして含んでいる。対角グラフと環
状グラフの間の相違は、対角グラフが環状グラフのいく
つかの折り返しエッジを含んでいないことである。たと
えば、環状グラフにおいて、ノード0がノード3、4及
び5だけではなく、ノード13、14及び15にも接続
されているのに対し、対角グラフにおいては、ノード0
がノード3、4及び5だけに接続されている。対角グラ
フのこの特別な特性は、本発明の特定の実施例の新規性
の1つであって、これによって、次数の小さいフォール
ト・トレラント・グラフを構成することができる。図8
は図7の環状グラフの隣接マトリックスを示す。
【0060】図4及び図7に示すグラフは説明のための
みに示されている。重要なのは、本発明を理解するた
め、図7に示したタイプの環状グラフが所与のメッシュ
及び付加的な予備ノードのセットから構成した場合に、
フォールト・トレラントな同等なメッシュを製造するた
めのモデルの役割を果たすことである。
みに示されている。重要なのは、本発明を理解するた
め、図7に示したタイプの環状グラフが所与のメッシュ
及び付加的な予備ノードのセットから構成した場合に、
フォールト・トレラントな同等なメッシュを製造するた
めのモデルの役割を果たすことである。
【0061】以下の事項に関する基礎を説明したところ
で、フォールト・トレラント・グラフを、それ故、対応
するフォールト・トレラント・メッシュを構成する方法
の総裁を、まず一般的な2次元メッシュによって示して
から、フォールト・トレラント2次元メッシュの実際の
例を説明する。本発明の以下の実施例において、MはN
個のノードを有するr×cのメッシュである。すなわ
ち、N=rcである。Mk〜は対応するk−フォールト
・トレラント(k−FT)メッシュとして定義される。
で、フォールト・トレラント・グラフを、それ故、対応
するフォールト・トレラント・メッシュを構成する方法
の総裁を、まず一般的な2次元メッシュによって示して
から、フォールト・トレラント2次元メッシュの実際の
例を説明する。本発明の以下の実施例において、MはN
個のノードを有するr×cのメッシュである。すなわ
ち、N=rcである。Mk〜は対応するk−フォールト
・トレラント(k−FT)メッシュとして定義される。
【0062】本発明の態様の1つによれば、メッシュM
は、各ノード(i,j)にic+jというラベルが付け
られている行主体の配列で構成されている。このように
構成されたメッシュはN個のノードとオフセット{1,
c}を有している環状グラフのサブグラフである。N+
k個のノード(すなわち、m=k)とオフセット{1,
2,...,k+1,c,c+1,...,c+k)を
有する環状グラフはk−FTグラフであり、Mがターゲ
ット・グラフである。k−FTグラフの次数は最大で4
k+4である。行主体配列で構成された5×8のメッシ
ュの例を図9に示す。
は、各ノード(i,j)にic+jというラベルが付け
られている行主体の配列で構成されている。このように
構成されたメッシュはN個のノードとオフセット{1,
c}を有している環状グラフのサブグラフである。N+
k個のノード(すなわち、m=k)とオフセット{1,
2,...,k+1,c,c+1,...,c+k)を
有する環状グラフはk−FTグラフであり、Mがターゲ
ット・グラフである。k−FTグラフの次数は最大で4
k+4である。行主体配列で構成された5×8のメッシ
ュの例を図9に示す。
【0063】本発明の他の態様によれば、メッシュMは
各ノード(i,j)に{(i+j)mod r)c+j
というラベルの付けられたアンチ対角線主体配列で構成
される。このように構成されたメッシュはN個のノード
及びオフセット{c,c+1}を有する環状グラフのサ
ブグラフである。N+k個のノード(すなわち、m=
k)及びオフセット{c,c+1,...,c+k+
1}を有する環状グラフはk−FTグラフであり、Mが
ターゲット・グラフとなっている。k−FTグラフの次
数は最大2k+4である。アンチ対角主体配列で構成さ
れた5×8のメッシュの例を、図10に示す。メッシュ
をアンチ対角主体配列の見かけの変形、たとえば対角主
体配列にしたがって構成できることにも留意されたい。
各ノード(i,j)に{(i+j)mod r)c+j
というラベルの付けられたアンチ対角線主体配列で構成
される。このように構成されたメッシュはN個のノード
及びオフセット{c,c+1}を有する環状グラフのサ
ブグラフである。N+k個のノード(すなわち、m=
k)及びオフセット{c,c+1,...,c+k+
1}を有する環状グラフはk−FTグラフであり、Mが
ターゲット・グラフとなっている。k−FTグラフの次
数は最大2k+4である。アンチ対角主体配列で構成さ
れた5×8のメッシュの例を、図10に示す。メッシュ
をアンチ対角主体配列の見かけの変形、たとえば対角主
体配列にしたがって構成できることにも留意されたい。
【0064】本発明のさらに他の態様によれば、メッシ
ュMはインターリーブ・アンチ対角主体配列で構成され
る。このようにして構成されたメッシュはN個のノード
とオフセット{a,a+1,...,b}(ただし、a
=┌rc/2┐−┌r/2┐、b=┌rc/2┐+└r
/2┘)を有しており、N+k個のノード(すなわち、
m=k)及びオフセット{a,a+1,...,b+
k}を有する環状グラフのサブグラフとなっている。
(なおここで、┌┐,└┘はそれぞれ最大値、最小値を
示し、例えば┌x┐,└y┘はそれぞれxの最大値、y
の最小値を示す。)記号環状グラフはk−FTグラフで
あり、Mがターゲット・グラフになっている。k−FT
グラフの次数はrが奇数で、cが偶数の場合、最大k+
r+1であり、それ以外の場合には、最大k+rであ
る。インターリーブ・アンチ対角主体配列で構成された
5×8のメッシュの例を図11に示す。メッシュをイン
ターリーブ・アンチ対角主体配列の見かけの変形、たと
えばインターリーブ対角主体配列にしたがって構成でき
ることにも留意されたい。
ュMはインターリーブ・アンチ対角主体配列で構成され
る。このようにして構成されたメッシュはN個のノード
とオフセット{a,a+1,...,b}(ただし、a
=┌rc/2┐−┌r/2┐、b=┌rc/2┐+└r
/2┘)を有しており、N+k個のノード(すなわち、
m=k)及びオフセット{a,a+1,...,b+
k}を有する環状グラフのサブグラフとなっている。
(なおここで、┌┐,└┘はそれぞれ最大値、最小値を
示し、例えば┌x┐,└y┘はそれぞれxの最大値、y
の最小値を示す。)記号環状グラフはk−FTグラフで
あり、Mがターゲット・グラフになっている。k−FT
グラフの次数はrが奇数で、cが偶数の場合、最大k+
r+1であり、それ以外の場合には、最大k+rであ
る。インターリーブ・アンチ対角主体配列で構成された
5×8のメッシュの例を図11に示す。メッシュをイン
ターリーブ・アンチ対角主体配列の見かけの変形、たと
えばインターリーブ対角主体配列にしたがって構成でき
ることにも留意されたい。
【0065】本発明のさらにまた他の態様によれば、次
数の低いk=FTグラフを上述のメッシュ構成技法の組
合せにしたがって構成することができる。rの値によ
り、少なくとも3つの付加的な技法があり、これによっ
てMを環状グラフのサブグラフに変形することができ
る。
数の低いk=FTグラフを上述のメッシュ構成技法の組
合せにしたがって構成することができる。rの値によ
り、少なくとも3つの付加的な技法があり、これによっ
てMを環状グラフのサブグラフに変形することができ
る。
【0066】第1の場合、rは奇数である。各ノード
(i,j)にはf(i+j)c+jというラベルが付け
られる。ただし、f(i)=(i(r−1)/2)mo
d r。(ここで、記号modは剰余系を示す。すなわ
ち、m mod nはmをnで除したときの余りを示
す。例えば、8 mod 5=3,8mod 3=2で
ある。)このように構成されたメッシュはN個のノード
とオフセット{(r−1)c/2,(r−1)c/2+
1}を有する環状グラフのサブグラフである。N+k個
のノードとオフセット{(r−1)c/2,(r−1)
c/2+1,...,(r−1)c/2+k+1}を有
する環状グラフはk−FTグラフであり、Mがターゲッ
ト・グラフとなっている。k−FTグラフの次数はrが
奇数で、k≦c−3の場合、最大2k+4であり、rが
奇数で、k>c−3の場合、最大c+k+1である。図
12はこの技法にしたがって構成された7×4のメッシ
ュの例を示す。
(i,j)にはf(i+j)c+jというラベルが付け
られる。ただし、f(i)=(i(r−1)/2)mo
d r。(ここで、記号modは剰余系を示す。すなわ
ち、m mod nはmをnで除したときの余りを示
す。例えば、8 mod 5=3,8mod 3=2で
ある。)このように構成されたメッシュはN個のノード
とオフセット{(r−1)c/2,(r−1)c/2+
1}を有する環状グラフのサブグラフである。N+k個
のノードとオフセット{(r−1)c/2,(r−1)
c/2+1,...,(r−1)c/2+k+1}を有
する環状グラフはk−FTグラフであり、Mがターゲッ
ト・グラフとなっている。k−FTグラフの次数はrが
奇数で、k≦c−3の場合、最大2k+4であり、rが
奇数で、k>c−3の場合、最大c+k+1である。図
12はこの技法にしたがって構成された7×4のメッシ
ュの例を示す。
【0067】第2の場合、r mod 4=0である。
各ノード(i,j)にはf(i+j)c+jというラベ
ルが付けられる。ただし、f(i)=((r/2−1)
i)mod r。このように構成されたメッシュはN個
のノードとオフセット({r/2−1)c,(r/2−
1)c+1}を有する環状グラフのサブグラフである。
N+k個のノードとオフセット{(r/2−1)c,
(r/2−1)c+1,...(r/2−1)c+k+
1}を有する環状グラフはk−FTグラフであり、Mが
ターゲット・グラフとなっている。k−FTの次数はr
mod 4=0で、k≦2c−3の場合、最大2k+
1であり、r mod 4=0で、k>2c−3の場
合、最大2c+k+1である。図13はこの技法にした
がって構成された8×4のメッシュの例を示す。
各ノード(i,j)にはf(i+j)c+jというラベ
ルが付けられる。ただし、f(i)=((r/2−1)
i)mod r。このように構成されたメッシュはN個
のノードとオフセット({r/2−1)c,(r/2−
1)c+1}を有する環状グラフのサブグラフである。
N+k個のノードとオフセット{(r/2−1)c,
(r/2−1)c+1,...(r/2−1)c+k+
1}を有する環状グラフはk−FTグラフであり、Mが
ターゲット・グラフとなっている。k−FTの次数はr
mod 4=0で、k≦2c−3の場合、最大2k+
1であり、r mod 4=0で、k>2c−3の場
合、最大2c+k+1である。図13はこの技法にした
がって構成された8×4のメッシュの例を示す。
【0068】第3の場合、r mod 4=2である。
各ノード(i,j)にはf(i+j)c+jというラベ
ルが付けられる。ただし、f(i)=((r/2−2)
i)mod r。このように構成されたメッシュはN個
のノードとオフセット{(r/2−2)c,(r/2−
2)c+1}を有する環状グラフのサブグラフである。
N+k個のノードとオフセット{(r/2−2)c,
(r/2−2)c+1,...,(r/2−2)c+k
+1}を有する環状グラフはk−FTグラフであり、M
がターゲット・グラフとなっている。k−FTの次数は
r mod 4=2で、k≦4c−3の場合、最大2k
+4であり、r mod 4=2で、k>4c−3の場
合、最大4c+k+1である。図14はこの技法にした
がって構成された10×4のメッシュの例を示す。
各ノード(i,j)にはf(i+j)c+jというラベ
ルが付けられる。ただし、f(i)=((r/2−2)
i)mod r。このように構成されたメッシュはN個
のノードとオフセット{(r/2−2)c,(r/2−
2)c+1}を有する環状グラフのサブグラフである。
N+k個のノードとオフセット{(r/2−2)c,
(r/2−2)c+1,...,(r/2−2)c+k
+1}を有する環状グラフはk−FTグラフであり、M
がターゲット・グラフとなっている。k−FTの次数は
r mod 4=2で、k≦4c−3の場合、最大2k
+4であり、r mod 4=2で、k>4c−3の場
合、最大4c+k+1である。図14はこの技法にした
がって構成された10×4のメッシュの例を示す。
【0069】本発明のさらにまた他の態様によれば、M
k〜は0からN+m−1までの番号の付けられたN+m
個のノードからなっている。ただし、Mk〜は予備ノー
ドの数mがcが偶数であるか、奇数であるかについての
関数として決定することができる。すなわち、予備ノー
ドの数に関して、2つのケースがある。
k〜は0からN+m−1までの番号の付けられたN+m
個のノードからなっている。ただし、Mk〜は予備ノー
ドの数mがcが偶数であるか、奇数であるかについての
関数として決定することができる。すなわち、予備ノー
ドの数に関して、2つのケースがある。
【0070】ケース1において、cは奇数である。この
場合、m=k+c−1であり、ノードには0からrc+
k+c−2というラベルが付けられる。ケース2の場
合、cは偶数である。この場合、m=k+c−2であ
り、ノードには0からrc+k+c−3というラベルが
付けられる。
場合、m=k+c−1であり、ノードには0からrc+
k+c−2というラベルが付けられる。ケース2の場
合、cは偶数である。この場合、m=k+c−2であ
り、ノードには0からrc+k+c−3というラベルが
付けられる。
【0071】フォールト・トレラント・メッシュMk〜
のエッジはkが奇数であるか、偶数であるかについての
関数として定義される(すなわち、エッジの定義に関し
ても、2つのケースがある)。
のエッジはkが奇数であるか、偶数であるかについての
関数として定義される(すなわち、エッジの定義に関し
ても、2つのケースがある)。
【0072】第1の場合、kは奇数である。この場合、
すべてのノードの次数はk+5である。エッジはオフセ
ットの次のセットによって定義される。
すべてのノードの次数はk+5である。エッジはオフセ
ットの次のセットによって定義される。
【数46】{c+j|−1≦j≦(k+1)/2}
【0073】第2の場合、kは偶数である。この場合、
すべてのノードの次数はk+6である。エッジはオフセ
ットの次のセットによって定義される。
すべてのノードの次数はk+6である。エッジはオフセ
ットの次のセットによって定義される。
【数47】{c+j|−1≦j≦(k+2)/2}
【0074】上述の環状グラフにしたがって構成された
メッシュ・アーキテクチャMk〜はk−フォールト・ト
レラントであり、したがって、最大k個の障害が存在す
る場合に、障害の分布にかかわりなく、ターゲット・メ
ッシュMを含むようになる。
メッシュ・アーキテクチャMk〜はk−フォールト・ト
レラントであり、したがって、最大k個の障害が存在す
る場合に、障害の分布にかかわりなく、ターゲット・メ
ッシュMを含むようになる。
【0075】実用上有意な2次元メッシュのクラスは図
1及び図2に示す4×4のメッシュのような一般的なn
×nのメッシュの場合である。基本グラフであり、ゼロ
個の障害に対してトレラントである図3のメッシュ・ア
ーキテクチャM0〜はサブグラフとして4×4のメッシ
ュMを含んでいる。図1のMの各ノード(i,j)には
M0〜のノード((i+(j+1)mod 2)c+j
−1)としてのラベルが付けられている。
1及び図2に示す4×4のメッシュのような一般的なn
×nのメッシュの場合である。基本グラフであり、ゼロ
個の障害に対してトレラントである図3のメッシュ・ア
ーキテクチャM0〜はサブグラフとして4×4のメッシ
ュMを含んでいる。図1のMの各ノード(i,j)には
M0〜のノード((i+(j+1)mod 2)c+j
−1)としてのラベルが付けられている。
【0076】他の例として、r×cのメッシュ(r≠
c)の場合を考える。図15は従来方式で番号の付けら
れた7×6の2次元メッシュを示す。図16は上述の新
規の手法によって番号の付け直された図15に示したも
のと同じ7×6のメッシュを示す。
c)の場合を考える。図15は従来方式で番号の付けら
れた7×6の2次元メッシュを示す。図16は上述の新
規の手法によって番号の付け直された図15に示したも
のと同じ7×6のメッシュを示す。
【0077】7×6のメッシュに対する4個の予備ノー
ドとオフセット{5,6,7}を有する基本グラフM0
〜を図17に示す。7×6のメッシュをM0〜のサブグ
ラフとみなすことができる。4個の予備ノード(1、
3、42、44)を除き、M0〜のノードのラベルが図
16のものと同じであることにも留意されたい。
ドとオフセット{5,6,7}を有する基本グラフM0
〜を図17に示す。7×6のメッシュをM0〜のサブグ
ラフとみなすことができる。4個の予備ノード(1、
3、42、44)を除き、M0〜のノードのラベルが図
16のものと同じであることにも留意されたい。
【0078】図18は図16に示した7×6のメッシュ
に5個の予備ノードを付加した1−FT(1−フォール
ト・トレラント)メッシュM1〜を示す。各ノードは6
個の他のノードにリンクされている(次数6)。M1〜
が図17のM0〜と比較して新しいノード(46番)を
有していることに留意されたい。
に5個の予備ノードを付加した1−FT(1−フォール
ト・トレラント)メッシュM1〜を示す。各ノードは6
個の他のノードにリンクされている(次数6)。M1〜
が図17のM0〜と比較して新しいノード(46番)を
有していることに留意されたい。
【0079】要約すると、本発明のこの態様によれば、
フォールト・トレラント・メッシュMk〜を「シーソ
ー」状に構成し、最大k個の障害を維持することがで
き、またスイッチを使用しないで再構成し、メッシュM
を形成することができる。「シーソー」配列というの
は、ノードが順次ラベル付けされた場合に、図16から
明らかなように、位相幾何学的に「シーソー」状に見え
るからである。それ故、Mk〜は(a)同じタイプのN
+m個のノードと(ただし、cが奇数の場合、m=k+
c−1、cが偶数の場合、m=k+c−2であり、ノー
ドは環状グラフとして配列されている)、(b)該環状
グラフに対する複数個のエッジ(ただし、kが奇数の場
合、エッジはオフセットの次のセットの和集合によって
定義される)からなっている。
フォールト・トレラント・メッシュMk〜を「シーソ
ー」状に構成し、最大k個の障害を維持することがで
き、またスイッチを使用しないで再構成し、メッシュM
を形成することができる。「シーソー」配列というの
は、ノードが順次ラベル付けされた場合に、図16から
明らかなように、位相幾何学的に「シーソー」状に見え
るからである。それ故、Mk〜は(a)同じタイプのN
+m個のノードと(ただし、cが奇数の場合、m=k+
c−1、cが偶数の場合、m=k+c−2であり、ノー
ドは環状グラフとして配列されている)、(b)該環状
グラフに対する複数個のエッジ(ただし、kが奇数の場
合、エッジはオフセットの次のセットの和集合によって
定義される)からなっている。
【数48】{c+j|−1≦j≦(k+1)/2};
【0080】kが偶数の場合、エッジはオフセットの次
のセットの和集合によって定義される。
のセットの和集合によって定義される。
【数49】{c+j|−1≦j≦(k+2)/2}
【0081】本発明のさらに他の態様によれば、最大k
個の障害を除去した後のフォールト・トレラント・メッ
シュMk〜(N+m個のノードを有する)は、r×cの
「正常な」メッシュだけではなく、頂部行に接続された
付加的な┌c/2┐−1個の正常なノードならびに底部
行に接続された付加的な┌c/2┐−1個の正常なノー
ドを含んでいる。これらの余分なノードが境界に接続さ
れ、かつ入出力ノード(入出力装置及びディスクのため
のドライバなど)の役割を果たすことができることにも
留意されたい。
個の障害を除去した後のフォールト・トレラント・メッ
シュMk〜(N+m個のノードを有する)は、r×cの
「正常な」メッシュだけではなく、頂部行に接続された
付加的な┌c/2┐−1個の正常なノードならびに底部
行に接続された付加的な┌c/2┐−1個の正常なノー
ドを含んでいる。これらの余分なノードが境界に接続さ
れ、かつ入出力ノード(入出力装置及びディスクのため
のドライバなど)の役割を果たすことができることにも
留意されたい。
【0082】2次元メッシュにフォールト・トレランス
性を達成するための上述の「シーソー」技法を、予備の
ノードの数を最短軸内のノードの数とトレラント性の対
照となる所定数の障害の数にほぼ等しい数に制限して、
d次元のメッシュに対して一般化することができる。
性を達成するための上述の「シーソー」技法を、予備の
ノードの数を最短軸内のノードの数とトレラント性の対
照となる所定数の障害の数にほぼ等しい数に制限して、
d次元のメッシュに対して一般化することができる。
【0083】本発明の態様の1つによれば、MがN=n
1×n2×...×nd個のノード(ただし、nd≧3で、
n1≦n2≦...≦ndである)を有するd次元のメッ
シュであり、Mk〜が0からN+m−1までの番号の付
けられたN+m個のノードからなっている場合、ノード
がn1が奇数であるか、偶数であるかについての関数と
して定義されている環状グラフとして、Mk〜を表すこ
とができる。n1が奇数である場合、m=k+n1−1で
あり、n1が偶数である場合、m=k+n1−2である。
1×n2×...×nd個のノード(ただし、nd≧3で、
n1≦n2≦...≦ndである)を有するd次元のメッ
シュであり、Mk〜が0からN+m−1までの番号の付
けられたN+m個のノードからなっている場合、ノード
がn1が奇数であるか、偶数であるかについての関数と
して定義されている環状グラフとして、Mk〜を表すこ
とができる。n1が奇数である場合、m=k+n1−1で
あり、n1が偶数である場合、m=k+n1−2である。
【0084】エッジはkが奇数であるか、偶数であるか
についての関数として定義される。ケース1の場合、k
は奇数である。すべてのノードの次数は(d−1)k+
d+3である。エッジはオフセットの次のセットの和集
合によって定義される。
についての関数として定義される。ケース1の場合、k
は奇数である。すべてのノードの次数は(d−1)k+
d+3である。エッジはオフセットの次のセットの和集
合によって定義される。
【数50】{n1+j|−1≦j≦(k+1)/2}
【0085】
【数51】{n1n2+j|0≦j≦(k−1)/2}
【0086】
【数52】 {n1n2n3+j|0≦j≦(k−1)/2}、…
【0087】及び最大
【数53】 {n1n2…nd-1+j|0≦j≦(k−1)/2}
【0088】ケース2の場合、kは偶数である。すべて
のノードの次数は(d−1)k+2d+2である。エッ
ジはオフセットの次のセットの和集合によって定義され
る。
のノードの次数は(d−1)k+2d+2である。エッ
ジはオフセットの次のセットの和集合によって定義され
る。
【数54】{n1+j|−1≦j≦(k+2)/2}
【0089】
【数55】{n1n2+j|0≦j≦k/2}
【0090】
【数56】{n1n2n3+j|0≦j≦k/2}、…
【0091】及び最大
【数57】{n1n2…nd-1+j|0≦j≦k/2}
【0092】当分野の技術者には、d=2の場合、上記
の結果が上述の2次元メッシュに対して同じ定義をもた
らすことが容易に認識されよう。当分野の技術者には、
Mk〜がk−FTメッシュであり、ターゲット・グラフ
が所与のd次元のメッシュMであることも認識されよ
う。
の結果が上述の2次元メッシュに対して同じ定義をもた
らすことが容易に認識されよう。当分野の技術者には、
Mk〜がk−FTメッシュであり、ターゲット・グラフ
が所与のd次元のメッシュMであることも認識されよ
う。
【0093】当分野の技術者には、「シーソー」配列技
法にしたがった2次元メッシュからd−次元メッシュ
(d≧2)への上述の一般化を、行主体配列、アンチ対
角主体配列、インターリーブ・アンチ対角主体配列、及
び「シーソー」配列、あるいはこれらの任意の組合せな
どの上記の配列手法のいずれによっても達成できること
が認識されよう。
法にしたがった2次元メッシュからd−次元メッシュ
(d≧2)への上述の一般化を、行主体配列、アンチ対
角主体配列、インターリーブ・アンチ対角主体配列、及
び「シーソー」配列、あるいはこれらの任意の組合せな
どの上記の配列手法のいずれによっても達成できること
が認識されよう。
【0094】次に、障害が存在する場合にフォールト・
トレラント2次元メッシュに再ラベル付けを行う体系的
な方法を説明する。k−FTメッシュMk〜にk個の障
害があった場合のこの再命名(再ラベル付け)プロセス
の結果は、正常な2次元r×cターゲット・メッシュM
の識別である。このプロセスは新しいラベルをノードに
割り当てることによって、正常なr×cのメッシュを識
別し、定義する。上述のように本発明の教示にしたがっ
て構成された(あるいは、提供された)フォールト・ト
レラント・メッシュが存在する場合に、このプロセスを
実行するためのすべての必要なエッジが存在している。
トレラント2次元メッシュに再ラベル付けを行う体系的
な方法を説明する。k−FTメッシュMk〜にk個の障
害があった場合のこの再命名(再ラベル付け)プロセス
の結果は、正常な2次元r×cターゲット・メッシュM
の識別である。このプロセスは新しいラベルをノードに
割り当てることによって、正常なr×cのメッシュを識
別し、定義する。上述のように本発明の教示にしたがっ
て構成された(あるいは、提供された)フォールト・ト
レラント・メッシュが存在する場合に、このプロセスを
実行するためのすべての必要なエッジが存在している。
【0095】障害のあるMk〜内のk個のノードが識別
され、プロセスに対する入力として与えられる。これら
のノードはMk〜内で障害のある物理的コンポーネント
に対応している。当分野の技術者には、k個の障害がリ
アル・タイムに識別され、再命名プロセスに入力として
与えられるのか、あるいはオフ・ラインでなのかにはか
かわりなく、以下で説明する技法が実行可能であるとい
うことが認識されよう。障害のあるノードを検出する方
法及び装置は当分野の技術者には周知のものであり、本
発明自体の一部を構成するものではない。
され、プロセスに対する入力として与えられる。これら
のノードはMk〜内で障害のある物理的コンポーネント
に対応している。当分野の技術者には、k個の障害がリ
アル・タイムに識別され、再命名プロセスに入力として
与えられるのか、あるいはオフ・ラインでなのかにはか
かわりなく、以下で説明する技法が実行可能であるとい
うことが認識されよう。障害のあるノードを検出する方
法及び装置は当分野の技術者には周知のものであり、本
発明自体の一部を構成するものではない。
【0096】x個の障害のあるノードがある場合(x<
k)、本発明によれば、いずれかのk−x個の正常なノ
ードを任意に選択し、障害のあるものであるとみなす。
環状グラフ(Mk〜に対応する)内のノードに0からN
+m−1までの番号を付けられることを想起されたい。
これらのノードが循環して配列されているのであるか
ら、ノードN+m−1と0とは隣接している。それ故、
ノードを昇順で横断した場合、ノード0はノードN+m
−1の次のものとなる。これらを降順で横断した場合、
ノードN+m−1がノード0の次のものとなる。
k)、本発明によれば、いずれかのk−x個の正常なノ
ードを任意に選択し、障害のあるものであるとみなす。
環状グラフ(Mk〜に対応する)内のノードに0からN
+m−1までの番号を付けられることを想起されたい。
これらのノードが循環して配列されているのであるか
ら、ノードN+m−1と0とは隣接している。それ故、
ノードを昇順で横断した場合、ノード0はノードN+m
−1の次のものとなる。これらを降順で横断した場合、
ノードN+m−1がノード0の次のものとなる。
【0097】本発明が意図している再命名プロセスは以
下で説明するように3つのステップ(あるいは、その同
等な改変形)を含んでいる。「同等な改変形」とは、本
発明の説明のための実施例が、たとえば、「カウンタ」
を指している場合、カウントされる値を追跡する手段が
物理的なカウンタそのもので置き換えられ、すべてのカ
ウンタが増加した場合に、同等の結果が得られ、逆に、
すべてのカウンタが減少した場合にも、同等の結果が得
られるなどのことを意味している。再命名プロセスの以
下の説明で使用する特定の用語は、説明のためのみのも
のであって、特許請求の範囲で画定する本発明の範囲を
限定することを意図するものではない。
下で説明するように3つのステップ(あるいは、その同
等な改変形)を含んでいる。「同等な改変形」とは、本
発明の説明のための実施例が、たとえば、「カウンタ」
を指している場合、カウントされる値を追跡する手段が
物理的なカウンタそのもので置き換えられ、すべてのカ
ウンタが増加した場合に、同等の結果が得られ、逆に、
すべてのカウンタが減少した場合にも、同等の結果が得
られるなどのことを意味している。再命名プロセスの以
下の説明で使用する特定の用語は、説明のためのみのも
のであって、特許請求の範囲で画定する本発明の範囲を
限定することを意図するものではない。
【0098】上記の3ステップのプロセスの最初のステ
ップは2つのカウンタ、すなわち、障害ノードをカウン
トするものと、非障害ノードをカウントするものとを利
用する。最初のプロセス・ステップによれば、以下で説
明するルーチンがiのすべての値に対して実行される
(ただし、0≦i≦N+m−1)。
ップは2つのカウンタ、すなわち、障害ノードをカウン
トするものと、非障害ノードをカウントするものとを利
用する。最初のプロセス・ステップによれば、以下で説
明するルーチンがiのすべての値に対して実行される
(ただし、0≦i≦N+m−1)。
【0099】まず、両方のカウンタをクリアする(たと
えば、0にセットする)。次に、本発明の1実施例によ
れば、ノードをiから降順で調べる。各ノードを調べた
ら、該当するカウンタを増加させる。すなわち、調べた
ノードが障害のあるものである場合、障害ノードに対す
るカウンタを増加させ、調べたノードが正常である場
合、非障害ノードに対するカウンタを増加させる。それ
故、ノードiが調べられる最初のノードとなる。ノード
iが障害であるか、非障害であるかにしたがって、該当
するカウンタをセットする。
えば、0にセットする)。次に、本発明の1実施例によ
れば、ノードをiから降順で調べる。各ノードを調べた
ら、該当するカウンタを増加させる。すなわち、調べた
ノードが障害のあるものである場合、障害ノードに対す
るカウンタを増加させ、調べたノードが正常である場
合、非障害ノードに対するカウンタを増加させる。それ
故、ノードiが調べられる最初のノードとなる。ノード
iが障害であるか、非障害であるかにしたがって、該当
するカウンタをセットする。
【0100】非障害ノードに対するカウンタを、その増
加後にチェックする。このカウンタがc+2である場合
には、降順でノードを調べるプロセスは終了し、障害ノ
ードに対するカウンタがチェックされる。障害ノードに
対するカウンタがk/2よりも大きい場合には、ノード
iは「マーク済み」と指定され、k/2以下である場合
には、ノードiは「非マーク」と指定される。非障害マ
ーク済みノードはこれらに先行する障害ノードの多数な
いし大多数を有するものであり、非障害メッシュの最初
の行に割り当てなければならない。
加後にチェックする。このカウンタがc+2である場合
には、降順でノードを調べるプロセスは終了し、障害ノ
ードに対するカウンタがチェックされる。障害ノードに
対するカウンタがk/2よりも大きい場合には、ノード
iは「マーク済み」と指定され、k/2以下である場合
には、ノードiは「非マーク」と指定される。非障害マ
ーク済みノードはこれらに先行する障害ノードの多数な
いし大多数を有するものであり、非障害メッシュの最初
の行に割り当てなければならない。
【0101】プロセスの第2のステップでは、非障害ノ
ードのどれが再構成した非障害メッシュにおいてノード
0になるものであるかを決定する。この第2のステップ
は2つのフェーズからなっており、単一のカウンタを使
用する。
ードのどれが再構成した非障害メッシュにおいてノード
0になるものであるかを決定する。この第2のステップ
は2つのフェーズからなっており、単一のカウンタを使
用する。
【0102】本発明の好ましい実施例によれば、フェー
ズ1はカウンタをクリアする(たとえば、0にセットす
る)ことから始まる。次いで、任意に選択したノードi
から降順で、ノードを調べる。各ノードを調べる場合、
ノードが障害であるかどうか、またマークされているか
どうかについてチェックされる。ノードが非障害であ
り、かつマークされていない場合、カウンタが増加す
る。ノードが非障害であり、かつマークされている場
合、カウンタはクリアされる(0にセットするなどによ
って)。ノードが障害である場合には、カウンタは変化
しない。
ズ1はカウンタをクリアする(たとえば、0にセットす
る)ことから始まる。次いで、任意に選択したノードi
から降順で、ノードを調べる。各ノードを調べる場合、
ノードが障害であるかどうか、またマークされているか
どうかについてチェックされる。ノードが非障害であ
り、かつマークされていない場合、カウンタが増加す
る。ノードが非障害であり、かつマークされている場
合、カウンタはクリアされる(0にセットするなどによ
って)。ノードが障害である場合には、カウンタは変化
しない。
【0103】次に、カウンタをチェックし、カウンタが
N/2以上である場合には、フェーズ1は終了する。本
発明の好ましい実施例にしたがって、カウンタがN/2
に達したときに調べられていたノードをノードaと呼
ぶ。
N/2以上である場合には、フェーズ1は終了する。本
発明の好ましい実施例にしたがって、カウンタがN/2
に達したときに調べられていたノードをノードaと呼
ぶ。
【0104】フェーズ2において、ノードをノードaか
ら昇順で調べる。非障害で、マークされているノードが
現れたとき、フェーズ2は終了する。本発明によれば、
非障害マーク済みノードをノードbと呼ぶ。
ら昇順で調べる。非障害で、マークされているノードが
現れたとき、フェーズ2は終了する。本発明によれば、
非障害マーク済みノードをノードbと呼ぶ。
【0105】再命名プロセスの第3のステップは非障害
ノードに番号(識別子)を割り当てることである。ノー
ドをノードbから昇順で調べ、非障害ノードに順次値
0、1、...、N+m−k−1を割り当てる。ノード
bには0を割り当て、次に調べた非障害ノードには1を
割り当て、最後に調べた非障害ノードにはN+m−k−
1を割り当てる。これらの番号は基本グラフM0〜の番
号付けに対応している。
ノードに番号(識別子)を割り当てることである。ノー
ドをノードbから昇順で調べ、非障害ノードに順次値
0、1、...、N+m−k−1を割り当てる。ノード
bには0を割り当て、次に調べた非障害ノードには1を
割り当て、最後に調べた非障害ノードにはN+m−k−
1を割り当てる。これらの番号は基本グラフM0〜の番
号付けに対応している。
【0106】座標(i,j)の点でのメッシュの従来方
式のラベル付けに対するラベルlの対応性は、配列手法
の各々について上述したラベル付け機能によって定義さ
れる。たとえば、上述の行主体配列で構成されたメッシ
ュMの場合、ノードl(l=ic+j)を従来のラベル
付けで書き換えることができる。ただし、
式のラベル付けに対するラベルlの対応性は、配列手法
の各々について上述したラベル付け機能によって定義さ
れる。たとえば、上述の行主体配列で構成されたメッシ
ュMの場合、ノードl(l=ic+j)を従来のラベル
付けで書き換えることができる。ただし、
【数58】
【0107】及び
【数59】j=lmod c.
【0108】である。
【0109】他の例として、上述の「シーソー」配列で
構成されたメッシュMの場合、従来のラベル付け(i,
j)を次の関係によって書き換えることができる。
構成されたメッシュMの場合、従来のラベル付け(i,
j)を次の関係によって書き換えることができる。
【数60】j=(l+1)mod c,
【0110】及び
【数61】 i=(l+1−j)/c−1((i+1)mod2)
【0111】i<0またはi≧rのラベルlを有するノ
ードは省かれる。
ードは省かれる。
【0112】当分野の技術者には、アンチ対角配列、イ
ンターリーブ・アンチ対角配列などの各種の手法、なら
びに配列手法の任意のものの組合せにしたがって構成さ
れたメッシュに対して、周知のラベル付けとグラフ・ベ
ースのラベル付けとの間に同様な関係が存在することが
認識されよう。
ンターリーブ・アンチ対角配列などの各種の手法、なら
びに配列手法の任意のものの組合せにしたがって構成さ
れたメッシュに対して、周知のラベル付けとグラフ・ベ
ースのラベル付けとの間に同様な関係が存在することが
認識されよう。
【0113】単一の障害の場合に、上記のプロセスが障
害の直後から始まる新しいラベル付けをもたらすことに
留意すべきである。たとえば、図18において、7×6
の1−FTメッシュのノード18が障害であると想定す
る。図19はノード14、16、20及び22を再構成
されたメッシュから除去した後の、図18に示したもの
と同じメッシュの新しいバージョンを示す。再構成され
たメッシュの各行を、必要に応じ適切な折り返しを行っ
た太い線で示す。
害の直後から始まる新しいラベル付けをもたらすことに
留意すべきである。たとえば、図18において、7×6
の1−FTメッシュのノード18が障害であると想定す
る。図19はノード14、16、20及び22を再構成
されたメッシュから除去した後の、図18に示したもの
と同じメッシュの新しいバージョンを示す。再構成され
たメッシュの各行を、必要に応じ適切な折り返しを行っ
た太い線で示す。
【0114】図20は上述の再命名プロセスを行った後
の、図19に示したものと同じ再構成されたメッシュを
示す。図19のノード19が再構成され、再ラベル付け
されたメッシュのノード0になる。
の、図19に示したものと同じ再構成されたメッシュを
示す。図19のノード19が再構成され、再ラベル付け
されたメッシュのノード0になる。
【0115】図21ないし図25はそれぞれ、図16、
図17、図18、図19及び図20に示したメッシュを
単純化して表したものである。明確を期すため、エッジ
が図21ないし図25に示したメッシュから省かれてい
る。それ故、図16及び図21は両方とも、7×6のメ
ッシュを示している。図17及び図22は両方とも、こ
の7×6のメッシュに対応する基本グラフを示してい
る。図18及び図23の各々には、基本グラフに付加さ
れ、グラフを1−FTメッシュにする他の余分なノード
がある。図19及び図24はノード18が障害ノードに
なった後の正常なターゲット・メッシュの再構成を表し
ている。図20及び図25は再命名プロセス後の再構成
されたメッシュを示す。図24のノード18(黒いブロ
ックで表す)は正常なターゲット・メッシュから除去さ
れ、図25でも除去されている。ノード14、16、2
0及び22も図24の正常なターゲット・メッシュから
除去され、図25でも除去されているが、ただし、各々
は再命名プロセス後の新しいラベルを有している。
図17、図18、図19及び図20に示したメッシュを
単純化して表したものである。明確を期すため、エッジ
が図21ないし図25に示したメッシュから省かれてい
る。それ故、図16及び図21は両方とも、7×6のメ
ッシュを示している。図17及び図22は両方とも、こ
の7×6のメッシュに対応する基本グラフを示してい
る。図18及び図23の各々には、基本グラフに付加さ
れ、グラフを1−FTメッシュにする他の余分なノード
がある。図19及び図24はノード18が障害ノードに
なった後の正常なターゲット・メッシュの再構成を表し
ている。図20及び図25は再命名プロセス後の再構成
されたメッシュを示す。図24のノード18(黒いブロ
ックで表す)は正常なターゲット・メッシュから除去さ
れ、図25でも除去されている。ノード14、16、2
0及び22も図24の正常なターゲット・メッシュから
除去され、図25でも除去されているが、ただし、各々
は再命名プロセス後の新しいラベルを有している。
【0116】さらに他の例として、図26は図10に示
されており、かつアンチ対角主体配列で構成された5×
8のメッシュに基づく2−FT(2フォールト・トレラ
ント)メッシュを示す。2つの余分なノード(40及び
41)が元のメッシュに対してアンチ対角上に位相幾何
学的に配置されている。図27は黒いブロックで表され
ている2つの障害ノード11及び21を示している。図
28は2つの障害ノードを除去した再構成され、再ラベ
ル付けされた正常なターゲット・メッシュを示す。
されており、かつアンチ対角主体配列で構成された5×
8のメッシュに基づく2−FT(2フォールト・トレラ
ント)メッシュを示す。2つの余分なノード(40及び
41)が元のメッシュに対してアンチ対角上に位相幾何
学的に配置されている。図27は黒いブロックで表され
ている2つの障害ノード11及び21を示している。図
28は2つの障害ノードを除去した再構成され、再ラベ
ル付けされた正常なターゲット・メッシュを示す。
【0117】「シーソー」配列及びアンチ対角配列で構
成されたメッシュの上述の例の場合、当分野の技術者に
は、フォールト・トレラント性が本発明の他の配列手法
にしたがって構成されたメッシュで達成できることが認
識されよう。
成されたメッシュの上述の例の場合、当分野の技術者に
は、フォールト・トレラント性が本発明の他の配列手法
にしたがって構成されたメッシュで達成できることが認
識されよう。
【0118】メッシュにフォールト・トレラント性を達
成する上述の技法を、特にkの値が小さい場合に、きわ
めて直接的に実施することができる。kの値が大きい場
合、スイッチング機構を使用して、次数の増加に対処す
ることができる。
成する上述の技法を、特にkの値が小さい場合に、きわ
めて直接的に実施することができる。kの値が大きい場
合、スイッチング機構を使用して、次数の増加に対処す
ることができる。
【0119】さらに、本発明によれば、最大k個の障害
が存在する場合に、k−FTメッシュMk〜で正常なd
−次元のメッシュMを探し出すための再命名プロセス
は、以下の説明を除き、正常な2次元メッシュを探し出
すための上述の再命名プロセスと同様である。
が存在する場合に、k−FTメッシュMk〜で正常なd
−次元のメッシュMを探し出すための再命名プロセス
は、以下の説明を除き、正常な2次元メッシュを探し出
すための上述の再命名プロセスと同様である。
【0120】2次元メッシュについて上述した最初のス
テップにおいて、c+2をj(j=2+n1n2...n
d-1)に置き換える。
テップにおいて、c+2をj(j=2+n1n2...n
d-1)に置き換える。
【0121】2次元メッシュについて上述した第2のス
テップを、d−次元メッシュに対して何ら変更を加える
ことなく行うことができる。
テップを、d−次元メッシュに対して何ら変更を加える
ことなく行うことができる。
【0122】「シーソー」配列手法にしたがって構成さ
れたd−次元のメッシュの場合、2次元メッシュについ
て上述した第3のステップを、メッシュの座標(i1,
i2,...id)に対応するラベルlを除き、そのまま
行うことができる。
れたd−次元のメッシュの場合、2次元メッシュについ
て上述した第3のステップを、メッシュの座標(i1,
i2,...id)に対応するラベルlを除き、そのまま
行うことができる。
【数62】i1=(l+1)mod n1
【0123】
【数63】
【0124】
【数64】
【0125】
【数65】
【0126】
【数66】
【0127】
【数67】
【0128】id<0またはid≧ndのラベルlを有す
るノードは省かれる。
るノードは省かれる。
【0129】当分野の技術者には、「シーソー」配列で
構成された正常なd−次元のメッシュを探し出すための
上述の第3のステップに類似したステップを、行主体配
列、アンチ対角配列、インターリーブ・アンチ対角配列
などの各種の手法、ならびにこれらの配列手法のいずれ
かの組合せにしたがって構成されたd−次元のメッシュ
の各々に対して実行することができることが認識されよ
う。
構成された正常なd−次元のメッシュを探し出すための
上述の第3のステップに類似したステップを、行主体配
列、アンチ対角配列、インターリーブ・アンチ対角配列
などの各種の手法、ならびにこれらの配列手法のいずれ
かの組合せにしたがって構成されたd−次元のメッシュ
の各々に対して実行することができることが認識されよ
う。
【0130】当分野の技術者には、行主体配列、アンチ
対角主体配列、インターリーブ・アンチ対角主体配列、
及び「シーソー」配列などの上述の配列手法、またはこ
れらの配列手法のいずれかの組合せにしたがって、2次
元またはd−次元のメッシュを構成し、ラベル付けを
し、再ラベル付けするための上述の新規の技法が、典型
的な4隣接(または、2d−隣接)メッシュ構造に限定
されないことも認識されよう。それ故、上記の技法を任
意のメッシュ状またはグリッド状のアーキテクチャに適
用し、このアーキテクチャを連続した番号のわずかなグ
ループのみにまとめられたオフセットのセットを有する
対角グラフまたは環状グラフのサブグラフになるように
することができる。
対角主体配列、インターリーブ・アンチ対角主体配列、
及び「シーソー」配列などの上述の配列手法、またはこ
れらの配列手法のいずれかの組合せにしたがって、2次
元またはd−次元のメッシュを構成し、ラベル付けを
し、再ラベル付けするための上述の新規の技法が、典型
的な4隣接(または、2d−隣接)メッシュ構造に限定
されないことも認識されよう。それ故、上記の技法を任
意のメッシュ状またはグリッド状のアーキテクチャに適
用し、このアーキテクチャを連続した番号のわずかなグ
ループのみにまとめられたオフセットのセットを有する
対角グラフまたは環状グラフのサブグラフになるように
することができる。
【0131】他のメッシュ状またはグリッド状のアーキ
テクチャの例としては、6個が接続された(すなわち、
六角形の)メッシュ、8個が接続されたメッシュ、ト
リ、シングル・ツイステッド・トリ、ダブル・ツイステ
ッド・トリなどが挙げられる。6個が接続されたメッシ
ュの各ノードは2つの水平隣接物、2つの対角隣接物及
び2つのアンチ対角隣接物に接続される。ただし、この
ような隣接物が存在していることを条件とする。6個が
接続されたメッシュはしたがって六角形の境界を有して
いる。8個が接続されたメッシュの各ノードはd−次元
のメッシュのこれらの典型的な隣接物だけではなく、こ
れらの対角及びアンチ対角隣接物にも接続される。ただ
し、このような隣接物が存在していることを条件とす
る。r×cのトーラスを最初と最後の行の間、及び最初
と最後の列の間に折り返しエッジが付加されたr×cメ
ッシュとして定義することができる。
テクチャの例としては、6個が接続された(すなわち、
六角形の)メッシュ、8個が接続されたメッシュ、ト
リ、シングル・ツイステッド・トリ、ダブル・ツイステ
ッド・トリなどが挙げられる。6個が接続されたメッシ
ュの各ノードは2つの水平隣接物、2つの対角隣接物及
び2つのアンチ対角隣接物に接続される。ただし、この
ような隣接物が存在していることを条件とする。6個が
接続されたメッシュはしたがって六角形の境界を有して
いる。8個が接続されたメッシュの各ノードはd−次元
のメッシュのこれらの典型的な隣接物だけではなく、こ
れらの対角及びアンチ対角隣接物にも接続される。ただ
し、このような隣接物が存在していることを条件とす
る。r×cのトーラスを最初と最後の行の間、及び最初
と最後の列の間に折り返しエッジが付加されたr×cメ
ッシュとして定義することができる。
【0132】上述の目的のすべてに合致する、メッシュ
・アーキテクチャの障害に対してトレラント性をもたら
す方法及び装置を説明した。当分野の技術者には、上記
の説明が図示説明のためだけのものであることが認識さ
れよう。これは徹底したものではなく、また本発明を開
示した厳密な形態に限定しようというものでもなく、ま
た上記の教示に照らして、多くの修正及び改変を行える
ことは明かであろう。
・アーキテクチャの障害に対してトレラント性をもたら
す方法及び装置を説明した。当分野の技術者には、上記
の説明が図示説明のためだけのものであることが認識さ
れよう。これは徹底したものではなく、また本発明を開
示した厳密な形態に限定しようというものでもなく、ま
た上記の教示に照らして、多くの修正及び改変を行える
ことは明かであろう。
【0133】本明細書に記載した実施例及び例は本発明
の原理及びその実用上の用途をもっともよく説明し、こ
れによって当分野の技術者が本発明を、意図している特
定の用途にもっとも適した各種の実施例及び各種の改変
形でもっともよく利用できるようにするために示された
ものである。
の原理及びその実用上の用途をもっともよく説明し、こ
れによって当分野の技術者が本発明を、意図している特
定の用途にもっとも適した各種の実施例及び各種の改変
形でもっともよく利用できるようにするために示された
ものである。
【図1】従来方式でラベルの付けられた4つの行、4つ
の列及び16個のノードを有する2次元メッシュの例を
示す図面である。
の列及び16個のノードを有する2次元メッシュの例を
示す図面である。
【図2】対角グラフ・モデルにしたがってラベルの付け
られた図1に示した2次元メッシュの図面である。
られた図1に示した2次元メッシュの図面である。
【図3】2つの予備ノードならびに余分のエッジによっ
て改変され、対角グラフ・モデルにしたがってラベルの
付けられた図2に示した2次元メッシュの図面である。
て改変され、対角グラフ・モデルにしたがってラベルの
付けられた図2に示した2次元メッシュの図面である。
【図4】図3に示した2次元メッシュに対応する対角グ
ラフの図面である。
ラフの図面である。
【図5】図4に示した対角グラフに対する隣接マトリッ
クスの図面である。
クスの図面である。
【図6】2つの予備ノードならびに余分のエッジによっ
て改変され、環状グラフ・モデルにしたがってラベルの
付けられた図2に示した2次元メッシュの図面である。
て改変され、環状グラフ・モデルにしたがってラベルの
付けられた図2に示した2次元メッシュの図面である。
【図7】図6に示した2次元メッシュに対応する環状グ
ラフの図面である。
ラフの図面である。
【図8】図7に示した環状グラフに対する隣接マトリッ
クスの図面である。
クスの図面である。
【図9】行主体配列で構成された構成された5×8のメ
ッシュを示す図面である。
ッシュを示す図面である。
【図10】アンチ対角主体配列で構成された5×8のメ
ッシュを示す図面である。
ッシュを示す図面である。
【図11】インターリーブ・アンチ対角主体配列で構成
された5×8のメッシュを示す図面である。
された5×8のメッシュを示す図面である。
【図12】新規なラベル付け技法にしたがって構成され
た7×4のメッシュを示す図面である。
た7×4のメッシュを示す図面である。
【図13】他の新規なラベル付け技法にしたがって構成
された8×4のメッシュを示す図面である。
された8×4のメッシュを示す図面である。
【図14】さらに他の新規なラベル付け技法にしたがっ
て構成された10×4のメッシュを示す図面である。
て構成された10×4のメッシュを示す図面である。
【図15】ノードを従来方式でラベル付けした従来技術
の7×6のメッシュを示す図面である。
の7×6のメッシュを示す図面である。
【図16】さらにまた他のラベル付け手法にしたがって
ラベル付けされた図15に示したものと同じ7×6のメ
ッシュを示す図面である。
ラベル付けされた図15に示したものと同じ7×6のメ
ッシュを示す図面である。
【図17】図16に示した7×6のメッシュをサブグラ
フとして含んでいる、オフセットが{5、6、7}の基
本グラフM0〜を示す図面である。
フとして含んでいる、オフセットが{5、6、7}の基
本グラフM0〜を示す図面である。
【図18】図17に示したグラフに余分のノード1個が
追加された1フォールト・トレラント(1−FT)メッ
シュを示す図面である。
追加された1フォールト・トレラント(1−FT)メッ
シュを示す図面である。
【図19】障害ノード18を発見した際に、本発明の再
命名プロセス部分にしたがって再構成された図18に示
したグラフの改変形を示す図面である。
命名プロセス部分にしたがって再構成された図18に示
したグラフの改変形を示す図面である。
【図20】本発明の再命名プロセス部分にしたがって再
構成されたメッシュに使用される正常なノードに対する
新しいラベルの付いた図19に示したものと同じ再構成
されたメッシュを示す図面である。
構成されたメッシュに使用される正常なノードに対する
新しいラベルの付いた図19に示したものと同じ再構成
されたメッシュを示す図面である。
【図21】明確を期すためエッジを省略した図16に示
したメッシュを示す図面である。
したメッシュを示す図面である。
【図22】明確を期すためエッジを省略した図17に示
したメッシュを示す図面である。
したメッシュを示す図面である。
【図23】明確を期すためエッジを省略した図18に示
したメッシュを示す図面である。
したメッシュを示す図面である。
【図24】明確を期すためエッジを省略した図19に示
したメッシュを示す図面である。
したメッシュを示す図面である。
【図25】明確を期すためエッジを省略した図20に示
したメッシュを示す図面である。
したメッシュを示す図面である。
【図26】図10に示した5×8のメッシュに基づく2
−FT(2フォールト・トレラント)メッシュを示す図
面である。
−FT(2フォールト・トレラント)メッシュを示す図
面である。
【図27】障害ノードが2つある図26のメッシュを示
す図面である。
す図面である。
【図28】図27の2個の障害ノードを排除して再構成
され、再ラベル付けされた正常なメッシュを示す図面で
ある。
され、再ラベル付けされた正常なメッシュを示す図面で
ある。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・エドワード・サイファー アメリカ合衆国95030、カリフォルニア州 ロス・ガトス、サーストン・ストリート 242 (72)発明者 チン・ティエン・ホー アメリカ合衆国95120、カリフォルニア州 サン・ノゼ、アンジョー・クリーク・サー クル7055
Claims (15)
- 【請求項1】N個のノードを有しているターゲットメッ
シュMをサポートすることができる、最大k個の構成プ
ロセッサの故障にまで前記メッシュMの機能を維持でき
るフォールト・トレラントなメッシュMk〜であって、 a)N+m(mは前記メッシュMk〜における余分のノ
ードの数)個のノードであって、前記ノードは対角グラ
フまたは環状グラフのいずれかのグラフによって表す事
が可能であることと夫々の前記ノードは前記いずれかの
グラフとの関連で決定される識別子を有していることと
を具備し、少なくとも一の前記余分なノードは入出力ノ
ードであることを特徴としていることと、 b)前記識別子と前記グラフ中の該ノードの位置によっ
て決定されるパターンにしたがって夫々の前記ノード間
を接続する複数のエッジと、 を具備するフォールト・トレラントなメッシュMk〜。 - 【請求項2】前記フォールト・トレラントなメッシュM
k〜はd次元であり、前記NはN=n1×n2×...×
nd(各niが前記メッシュM中におけるi番目の次元の
サイズ)で表され、n1≦n2≦...≦nd(nd≧3)
であり、 前記mは、n1が奇数の場合にm=k+n1−1、n1が
奇数の場合にm=k+n1−2であり、 前記kが奇数の場合に、前記エッジは以下の数式によっ
て定義され、 【数1】{n1+j|−1≦j≦(k+1)/2}, 【数2】{n1n2+j|0≦j≦(k−1)/2}, 【数3】 {n1n2n3+j|0≦j≦(k−1)/2},... , 及び最大 【数4】 {n1n2…nd-1+j|0≦j≦(k−1)/2}; 前記kが偶数の場合に、前記エッジは以下の数式によっ
て定義される、 【数5】{n1+j|-1≦j≦(k+2)/2} 【数6】{n1n2+j|0≦j≦k/2} 【数7】{n1n2n3+j|0≦j≦k/2} 及び最大 【数8】{n1n2…nd-1+j|0≦j≦k/2} 事を特徴とした請求項1のフォールト・トレラントなメ
ッシュMk〜。 - 【請求項3】前記環状グラフの度数と対応する前記フォ
ールト・トレラントなメッシュMk〜が、kが奇数の場
合(d−1)k+d+3であり、kが偶数の場合(d−
1)k+2d+2である事を特徴とする請求項2のフォ
ールト・トレラントなメッシュMk〜。 - 【請求項4】前記dが2であって、n1が列の数と等し
く、n2が行の数と等しいことを特徴とする請求項3の
フォールト・トレラントなメッシュMk〜。 - 【請求項5】kが奇数の場合に、 【数9】{c+j|−1≦j≦(k+1)/2} というオフセットのセットによってエッジを定義し、k
が偶数の場合に、 【数10】{c+j|−1≦j≦(k+2)/2} というオフセットのセットによってエッジを定義する請
求項4のフォールト・トレラントなメッシュMk〜。 - 【請求項6】最大k個の障害に対して許容性のあるフォ
ールト・トレラントなメッシュMk〜を構成する方法で
あって、 (a)前記Mk〜を作成するモデルとして前記Mk〜に対
する対角グラフ表記または環状グラフ表記の一方を利用
するステップであって、前記Mk〜はN個のノードを有
するターゲットメッシュMとm個の付加ノードを含んで
おり、前記いずれかのグラフ表記は少なくとも1つの六
角形と位相幾何学的に同等なものであることと、 (b)各々の値がグラフに関して決定される識別子を前
記各ノードに割り当てるステップと、 (c)前記ノードに割り当てられた前記識別子及び前記
グラフ内の前記ノードの位置によって定義される接続パ
ターンにしたがって前記ノードのそれぞれの間に接続さ
れる複数個のエッジを定義するステップと、 (d)前記グラフの表記に基づいて前記Mk〜を作成す
るステップと、 を具備する、フォールトトレラントなメッシュMk〜を
構成する方法。 - 【請求項7】最大k個の障害に対して許容性のあるフォ
ールト・トレラントなメッシュMk〜を構成する方法で
あって、 (a)前記Mk〜を作成するモデルとして前記Mk〜に対
する対角グラフ表記または環状グラフ表記の一方を利用
するステップであって、前記Mk〜はN個のノードを有
するターゲットメッシュMとm個の付加ノードを含んで
おり、前記いずれかのグラフ表記はd−次元のメッシュ
のグラフ表記であって、前記NはN=n1×n2×...
×nd(各niが前記メッシュM中におけるi番目の次元
のサイズ)で表され、n1≦n2≦...≦nd(nd≧
3)であり、 (b)各々の値がグラフに関して決定される識別子を前
記各ノードに割り当てるステップと、 (c)前記ノードに割り当てられた前記識別子及び前記
グラフ内の前記ノードの位置によって定義される接続パ
ターンにしたがって前記ノードのそれぞれの間に接続さ
れる複数個のエッジを定義するステップと、 (d)前記グラフの表記に基づいて前記Mk〜を作成す
るステップと、 を具備するフォールト・トレラント・メッシュMk〜を
構成する方法。 - 【請求項8】前記利用ステップにおいて、n1が奇数の
場合にm=k+n1−1、n1が奇数の場合にm=k+n
1−2であり、 前記kが奇数の場合に、 【数11】{n1+j|−1≦j≦(k+1)/2}, 【数12】{n1n2+j|0≦j≦(k−1)/2}, 【数13】 {n1n2n3+j|0≦j≦(k−1)/2},... , 及び最大 【数14】 {n1n2…nd-1+j|0≦j≦(k−1)/2}; というオフセットのセットの和集合によってエッジを定
義し、前記kが偶数の場合に、 【数15】{n1+j|-1≦j≦(k+2)/2} 【数16】{n1n2+j|0≦j≦k/2} 【数17】{n1n2n3+j|0≦j≦k/2} 及び最大 【数18】{n1n2…nd-1+j|0≦j≦k/2} というオフセットのセットの和集合によってエッジを定
義することを含んでいる請求項7記載の方法。 - 【請求項9】前記利用ステップが、 (a)前記ターゲット・メッシュMの次元dを決定し、 (b)n1,n2,...,ndの値を入力することによ
って、前記ターゲット・メッシュMの構造を識別し、 (c)構成される前記フォールト・トレラント・メッシ
ュMk〜が許容すべき障害の数kを入力し、 (d)N+m個のノードを有する対角グラフまたは環状
グラフのいずれか一方を定義し(ただし、n1が奇数の
場合にm=k+n1−1、n1が偶数の場合にm=k+n
1−2である)、 (e)kが奇数の場合に、 【数19】{n1+j|−1≦j≦(k+1)/2} 【数20】{n1n2+j|0≦j≦(k−1)/2} 【数21】 {n1n2n3+j|0≦j≦(k−1)/2},… 及び最大 【数22】 {n1n2…nd-1+j|0≦j≦(k−1)/2} というオフセットのセットの和集合によってエッジを定
義し、 (f)kが偶数の場合に、 【数23】{n1+j|−1≦j≦(k+2)/2} 【数24】{n1n2+j|0≦j≦k/2} 【数25】{n1n2n3+j|0≦j≦k/2},… 及び最大 【数26】{n1n2…nd-1+j|0≦j≦k/2} というオフセットのセットの和集合によってエッジを定
義すること、を含んでいる請求項7記載の方法。 - 【請求項10】kが奇数の場合に、 【数27】{c+j|−1≦j≦(k+1)/2} というオフセットのセットによってエッジを定義し、k
が偶数の場合に、 【数28】{c+j|−1≦j≦(k+2)/2} というオフセットのセットによってエッジを定義する請
求項9記載の方法。 - 【請求項11】予備ノードの数mがトレラント性の対象
となる障害の数kに等しい請求項10記載の方法。 - 【請求項12】環状グラフ・モデルによって表すことが
できる最大k個の障害を許容しうるフォールト・トレラ
ント・メッシュMk〜内で、N(N=n1×n2×...
×nd、n1≦n2≦...≦nd(nd≧3))個のノー
ドを有するd次元のターゲット・メッシュMを探し出す
プロセスであって、 (a)前記Mk〜及びその循環グラフ表記内の障害及び
非障害ノードを識別するステップと、 (b)ノードiから、循環グラフ・モデルを中心とした
第1の順序で、前記Mk〜内のすべてのノードi(0≦
i≦N+m−k−1)に対して前記Mk〜内の前記障害
及び非障害のノード数を計数するステップと、 (c)各非障害ノードを検出する度に、非障害ノードの
カウント数をチェックしj(j=n1×n2×...×n
d-1)よりも大きいかどうかを決定するステップと、 (d)前記非障害ノードのカウント数がjよりも大きく
なった場合に、前記計数ステップを終了するステップ
と、 (e)前記終了ステップの後、障害ノードのカウント数
がk/2よりも大きいかどうかを決定し、大きい場合に
は、ノードiをマーク済みノードとして指定し、それ以
外の場合には、ノードiを未マークとして指定するステ
ップと、 (f)0≦i≦N+m−k−1について、メッシュMk
〜内の各ノードiに対してステップ(a)ないし(c)
を反復するステップと、 からなるプロセス。 - 【請求項13】Mk〜が最大k個の障害を維持すること
ができ、かつメッシュMを形成するために再構成でき
る、N個のノードを有するメッシュMを含んでいるk−
フォールト・トレラント・メッシュMk〜を構成し、し
かも最大k個の障害がMk〜によって維持されている場
合に、Mk〜内でMを探し出すための方法において、 (a)MのN個のノード及びm個の付加ノードを対角グ
ラフ及び環状グラフの一方の形態で表するステップと、 (b)所定の接続パターンによって、ノードのそれぞれ
の間の接続を表すグラフのエッジを定義するステップ
と、 (c)Mk〜が最大k個の障害を維持する場合に、Mk〜
内のどの非障害ノードをメッシュMの最初のノードの候
補とみなすかを決定するステップと、 (d)候補の非障害ノードのどれがターゲット・メッシ
ュMの最初のノードになるかを決定するステップと、 (e)所定の命名規則にしたがい、かつターゲット・メ
ッシュMの最初のノードから各非障害ノードに識別子を
割り当てるステップからなり、 利用ステップがd−次元のメッシュのグラフ表記を利用
することを含んでおり、ノードの数NがN=n1×n
2×...×ndによって与えられ、各n1がi次元のメ
ッシュMのサイズを表し、n1≦n2≦...≦ndで、
nd≧3である、 前記方法。 - 【請求項14】前記エッジを定義するステップがノード
のそれぞれの間の接続を表すグラフのエッジを、 (i)kが奇数の場合には、 【数29】{n1+j|−1≦j≦(k+1)/2} 【数30】{n1n2+j|0≦j≦(k−1)/2} 【数31】{n1n2n3+j|0≦j≦(k+1)/2},
… 及び最大 【数32】 {n1n2…nd-1+j|0≦j≦(k−1)/2} というオフセットのセットの和集合によって定義し、 (ii)kが偶数の場合に、 【数33】{n1+j|−1≦j≦(k+2)/2}, 【数34】{n1n2+j|0≦j≦k/2}, 【数35】{n1n2n3+j|0≦j≦k/2},… , 及び最大 【数36】{n1n2…nd-1+j|0≦j≦k/2}. というオフセットのセットの和集合によって定義するこ
とを含んでいる請求項13記載の方法。 - 【請求項15】前記識別子lを各非障害ノードへ割り当
てるステップが、(i1,i2,...,id)で、 【数37】i1=(l+1)mod n1 【数38】 【数39】 【数40】 【数41】 及び 【数42】 であり、 id<0またはid≧ndであるラベルlの付いたノード
を省く、 ターゲット・メッシュMの最初のノードから始まる命名
規則を用いる、 請求項14記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/878,946 US5271014A (en) | 1992-05-04 | 1992-05-04 | Method and apparatus for a fault-tolerant mesh with spare nodes |
US878946 | 1992-05-04 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0628330A true JPH0628330A (ja) | 1994-02-04 |
Family
ID=25373137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5080754A Pending JPH0628330A (ja) | 1992-05-04 | 1993-04-07 | フォールト・トレラント・メッシュおよびその構成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5271014A (ja) |
JP (1) | JPH0628330A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6378085B1 (en) | 1998-06-15 | 2002-04-23 | Nec Corporation | High reliability system, apparatus and method for generating connective relation, and computer readable storage medium |
WO2012127619A1 (ja) | 2011-03-22 | 2012-09-27 | 富士通株式会社 | 並列計算機システム及び並列計算機システムの制御方法 |
JP2014238885A (ja) * | 2009-07-31 | 2014-12-18 | 株式会社Nttドコモ | 信頼性保証のある仮想化インフラストラクチャのためのリソース割振りプロトコル |
US9900011B2 (en) | 2016-03-07 | 2018-02-20 | Kabushiki Kaisha Toshiba | Semiconductor apparatus, routing module, and control method of semiconductor apparatus |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5313645A (en) * | 1991-05-13 | 1994-05-17 | International Business Machines Corporation | Method for interconnecting and system of interconnected processing elements by controlling network density |
US5825773A (en) * | 1991-03-20 | 1998-10-20 | Hitachi, Ltd. | Switching system for transferring broadcast packet held in broadcast buffer received from input port to output ports according to the state of each output port |
JP3679813B2 (ja) * | 1991-07-22 | 2005-08-03 | 株式会社日立製作所 | 並列計算機 |
US5758053A (en) * | 1992-07-22 | 1998-05-26 | Hitachi, Ltd. | Fault handling and recovery for system having plural processors |
US5459853A (en) * | 1992-11-23 | 1995-10-17 | International Business Machines Corporation | Efficient variable-block data storage system employing a staggered fixed-block-architecture array |
DE69529856D1 (de) * | 1994-03-22 | 2003-04-10 | Hyperchip Inc | Massive Paralleldatenverarbeitungsvorrichtung mit photovoltaischen Zellen für die Absorption des Umgebungslichtes |
US5544330A (en) * | 1994-07-13 | 1996-08-06 | Emc Corporation | Fault tolerant interconnect topology using multiple rings |
US5859983A (en) * | 1996-07-01 | 1999-01-12 | Sun Microsystems, Inc | Non-hypercube interconnection subsystem having a subset of nodes interconnected using polygonal topology and other nodes connect to the nodes in the subset |
US6728205B1 (en) | 1997-02-19 | 2004-04-27 | Massachusetts Institute Of Technology | Method and apparatus for automatic protection switching |
US6047331A (en) * | 1997-02-19 | 2000-04-04 | Massachusetts Institute Of Technology | Method and apparatus for automatic protection switching |
US6055225A (en) * | 1997-06-02 | 2000-04-25 | Hewlett-Packard Company | Ring architecture for quad port bypass circuits |
US6178522B1 (en) | 1998-06-02 | 2001-01-23 | Alliedsignal Inc. | Method and apparatus for managing redundant computer-based systems for fault tolerant computing |
KR100570145B1 (ko) | 2001-02-24 | 2006-04-12 | 인터내셔널 비지네스 머신즈 코포레이션 | 동적 재분할을 통해 수퍼컴퓨터에 장애 허용성을 제공하는방법 |
TW200712898A (en) * | 2005-09-30 | 2007-04-01 | Tyan Computer Corp | Multi-processor module |
TWI410087B (zh) | 2010-12-20 | 2013-09-21 | Ind Tech Res Inst | 多核心晶片網路 |
US9077616B2 (en) * | 2012-08-08 | 2015-07-07 | International Business Machines Corporation | T-star interconnection network topology |
US9893950B2 (en) * | 2016-01-27 | 2018-02-13 | International Business Machines Corporation | Switch-connected HyperX network |
CN111965694B (zh) * | 2020-08-03 | 2024-01-30 | 中国石油天然气集团有限公司 | 地震物理点位置确定方法、装置及地震观测系统 |
CN114448834B (zh) * | 2022-02-11 | 2023-07-07 | 福建师范大学 | 一种基于折叠超立方体的多处理机网络故障节点诊断方法 |
CN117785567B (zh) * | 2024-02-28 | 2024-05-28 | 上海特高信息技术有限公司 | 一种基于连接方向的可重构容错策略及重构控制器 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4047163A (en) * | 1975-07-03 | 1977-09-06 | Texas Instruments Incorporated | Fault-tolerant cell addressable array |
US4051354A (en) * | 1975-07-03 | 1977-09-27 | Texas Instruments Incorporated | Fault-tolerant cell addressable array |
US4302819A (en) * | 1979-10-22 | 1981-11-24 | Hewlett-Packard Company | Fault tolerant monolithic multiplier |
CA1219965A (en) * | 1983-04-11 | 1987-03-31 | Allen P. Clarke | Self repair large scale integrated circuit |
US4605928A (en) * | 1983-10-24 | 1986-08-12 | International Business Machines Corporation | Fault-tolerant array of cross-point switching matrices |
EP0190813B1 (en) * | 1985-01-29 | 1991-09-18 | The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and | Processing cell for fault tolerant arrays |
FR2583943A1 (fr) * | 1985-06-20 | 1986-12-26 | Trouvin Cabinet Sa | Reseau de transmission d'information entre materiels informatiques |
US4722084A (en) * | 1985-10-02 | 1988-01-26 | Itt Corporation | Array reconfiguration apparatus and methods particularly adapted for use with very large scale integrated circuits |
NL8600218A (nl) * | 1986-01-30 | 1987-08-17 | Philips Nv | Netwerk van dataverwerkingsstations. |
US4791603A (en) * | 1986-07-18 | 1988-12-13 | Honeywell Inc. | Dynamically reconfigurable array logic |
US5038386A (en) * | 1986-08-29 | 1991-08-06 | International Business Machines Corporation | Polymorphic mesh network image processing system |
FR2606184B1 (fr) * | 1986-10-31 | 1991-11-29 | Thomson Csf | Dispositif de calcul reconfigurable |
EP0308660B1 (de) * | 1987-09-22 | 1995-05-24 | Siemens Aktiengesellschaft | Vorrichtung zur Herstellung einer testkompatiblen, weitgehend fehlertoleranten Konfiguration von redundant implementierten systolischen VLSI-Systemen |
US4942517A (en) * | 1987-10-08 | 1990-07-17 | Eastman Kodak Company | Enhanced input/output architecture for toroidally-connected distributed-memory parallel computers |
US4868818A (en) * | 1987-10-29 | 1989-09-19 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Fault tolerant hypercube computer system architecture |
WO1989007298A1 (en) * | 1988-02-04 | 1989-08-10 | The City University | Improvements in or relating to data handling arrays |
US4907232A (en) * | 1988-04-28 | 1990-03-06 | The Charles Stark Draper Laboratory, Inc. | Fault-tolerant parallel processing system |
US4970724A (en) * | 1988-12-22 | 1990-11-13 | Hughes Aircraft Company | Redundancy and testing techniques for IC wafers |
US5020059A (en) * | 1989-03-31 | 1991-05-28 | At&T Bell Laboratories | Reconfigurable signal processor |
US5201044A (en) * | 1990-04-16 | 1993-04-06 | International Business Machines Corporation | Data processing method for file status recovery includes providing a log file of atomic transactions that may span both volatile and non volatile memory |
-
1992
- 1992-05-04 US US07/878,946 patent/US5271014A/en not_active Expired - Fee Related
-
1993
- 1993-04-07 JP JP5080754A patent/JPH0628330A/ja active Pending
Non-Patent Citations (4)
Title |
---|
IEE TRANSACTIONS ON COMPUTERS=1976 * |
IEE TRANSACTIONS ON COMPUTERS=1990 * |
JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING=1991 * |
PROCEEDINGS OF THE 21ST INTERNATIONAL SYMPOSIUM ON FAULT-TOLERANT COMPUTING-P292-299 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6378085B1 (en) | 1998-06-15 | 2002-04-23 | Nec Corporation | High reliability system, apparatus and method for generating connective relation, and computer readable storage medium |
JP2014238885A (ja) * | 2009-07-31 | 2014-12-18 | 株式会社Nttドコモ | 信頼性保証のある仮想化インフラストラクチャのためのリソース割振りプロトコル |
WO2012127619A1 (ja) | 2011-03-22 | 2012-09-27 | 富士通株式会社 | 並列計算機システム及び並列計算機システムの制御方法 |
JPWO2012127619A1 (ja) * | 2011-03-22 | 2014-07-24 | 富士通株式会社 | 並列計算機システム及び並列計算機システムの制御方法 |
JP5696779B2 (ja) * | 2011-03-22 | 2015-04-08 | 富士通株式会社 | 並列計算機システム及び並列計算機システムの制御方法 |
US9258358B2 (en) | 2011-03-22 | 2016-02-09 | Fujitsu Limited | Parallel computing system and control method of parallel computing system |
US9900011B2 (en) | 2016-03-07 | 2018-02-20 | Kabushiki Kaisha Toshiba | Semiconductor apparatus, routing module, and control method of semiconductor apparatus |
Also Published As
Publication number | Publication date |
---|---|
US5271014A (en) | 1993-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0628330A (ja) | フォールト・トレラント・メッシュおよびその構成方法 | |
US5280607A (en) | Method and apparatus for tolerating faults in mesh architectures | |
Bruck et al. | Fault-tolerant meshes and hypercubes with minimal numbers of spares | |
Dutt et al. | Some practical issues in the design of fault-tolerant multiprocessors | |
Kuo et al. | Efficient reconfiguration algorithms for degradable VLSI/WSI arrays | |
US5513313A (en) | Method for generating hierarchical fault-tolerant mesh architectures | |
JPH0766718A (ja) | プログラム可能論理用ウェファ・スケール構造 | |
Bruck et al. | Efficient fault-tolerant mesh and hypercube architectures | |
Bruck et al. | Fault-tolerant meshes with small degree | |
Banerjee et al. | Design and evaluation of hardware strategies for reconfiguring hypercubes and meshes under faults | |
Zhang | Fault tolerant networks with small degree | |
Bruck et al. | Fault-tolerant meshes with minimal numbers of spares | |
Izadi et al. | Enhanced cluster k-ary n-cube, a fault-tolerant multiprocessor | |
Kuo et al. | Reconfigurable cube-connected cycles architectures | |
Mahapatra et al. | Hardware-efficient and highly reconfigurable 4-and 2-track fault-tolerant designs for mesh-connected arrays | |
Ghafoor | Partitioning of even networks for improved diagnosability (multiprocessor systems) | |
Fukushima et al. | An improved reconfiguration method for degradable processor arrays using genetic algorithm | |
Derk et al. | Reconfiguration for fault tolerance using graph grammars | |
Bruck et al. | Tolerating faults in a mesh with a row of spare nodes | |
Wu et al. | Exploration of a reconfigurable 2D mesh network-on-chip architecture and a topology reconfiguration algorithm | |
Izadi | Design of fault-tolerant distributed-memory multiprocessors | |
Wang et al. | A new fault-tolerant broadcast routing algorithm on mesh networks | |
Ku et al. | Systematic design of fault-tolerant multiprocessors with shared buses | |
Dutt | Fast polylog-time reconfiguration of structurally fault-tolerant multiprocessors | |
Bruck et al. | Tolerating Faults in a Mesh with a Row of Spare Nodes. |