JPH0628330A - フォールト・トレラント・メッシュおよびその構成方法 - Google Patents

フォールト・トレラント・メッシュおよびその構成方法

Info

Publication number
JPH0628330A
JPH0628330A JP5080754A JP8075493A JPH0628330A JP H0628330 A JPH0628330 A JP H0628330A JP 5080754 A JP5080754 A JP 5080754A JP 8075493 A JP8075493 A JP 8075493A JP H0628330 A JPH0628330 A JP H0628330A
Authority
JP
Japan
Prior art keywords
mesh
nodes
node
graph
tolerant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5080754A
Other languages
English (en)
Inventor
Jehoshua Bruck
ジョシュア・ブルック
Robert E Cypher
ロバート・エドワード・サイファー
Ching-Tien Ho
チン・ティエン・ホー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0628330A publication Critical patent/JPH0628330A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2051—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant in regular structures

Abstract

(57)【要約】 【目的】最小限のコスト上昇と性能低下で、フォールト
・トレラントなメッシュアーキテクチャを供給するこ
と。 【構成】ｄ−次元のメッシュ・アーキテクチャにおいて
最大ｋ個の障害にトレラントな方法及び装置を、ｍ個の
予備ノード（ｍ≧ｋ）を付加し、ノード当たりのリンク
の最大数（メッシュの次数）を少ない数に維持する、予
備コンポーネント（ノード）及び余分のリンク（エッ
ジ）を付加する手法に基づいて提供する。ｄ−次元のメ
ッシュ・アーキテクチャがＮ＝ｎ1×ｎ2×．．．×ｎd
個のノードを有する場合、フォールト・トレラント・メ
ッシュをＮ＋ｍ−ｋ個のノードを有する対角または環状
グラフ（ｍ≧ｋ）によって表すことができる。ｋ個以下
の障害ノードがある場合、所定のノード再命名プロセス
の実行後に、ｄ≧２で、ｎd≧３である限り、残りのグ
ラフがサブグラフとして、ターゲット・メッシュＭに対
応するグラフを含むことができる、このグラフの特性を
利用する。

Description

【発明の詳細な説明】
【０００１】本明細書及び要約書において
【数４３】 はＭk〜と表現する。
【０００２】
【産業上の利用分野】本発明は総括的に、大規模並列コ
ンピュータまたはその他の要素のアレイに対する並列な
いしネットワーク・アーキテクチャに関する。詳細にい
えば、本発明は（１）予め選択された数までの障害を維
持し、そのアーキテクチャがサポートしているシステム
のパフォーマンスの劣化をこうむることなく作動するこ
とのできるメッシュ・アーキテクチャ、ならびに（２）
障害ネットワーク・コンポーネントが存在する場合に、
正常なメッシュを効率的に探し出す技法に関する。
【０００３】
【従来の技術】複数個のコンピュータ、マイクロプロセ
ッサ、またはその他の要素のアレイ（たとえば、並列メ
モリ・アレイ）が互いにリンクされているネットワーク
・アーキテクチャを使用して、高速な大規模並列パフォ
ーマンスを達成することは周知である。メッシュ・アー
キテクチャは並列コンピュータ及び要素アレイを設計す
る際に使用され、かつコンピューティング・モジュール
を回路板またはチップなどの上で接続するために使用さ
れるもっとも重要なパラレル・アーキテクチャである。
【０００４】メッシュ状アーキテクチャを幅広く定義す
れば、複数個のノード及び特定の方式で定義された相互
接続構造を含むアーキテクチャということができる。位
相幾何学的にいうと、ノードはｄ次元のアレイなどの規
則的なパターンで配列される。各ノードはメッシュ全体
にわたって保持される所定の接続パターンにしたがっ
て、メッシュ内でいくつかの他のメッシュに接続され
る。すべてのノード間接続は全体として、相互接続構造
を形成する。たとえば、厳密にいえば、ｄ次元のメッシ
ュＭはＮ＝ｎ1×ｎ2×．．．×ｎd個のノードを有する
ものとして定義される。ただし、各ｎiはｉ番目の次元
のノードの数（「長さ」）を規定する。４つが接続され
たメッシュにおいて、各ノードは最大２ｄのノードに接
続され、相互接続構造を形成する。他の例として、図１
は１６ノードのメッシュ・アーキテクチャを示してお
り、このアーキテクチャでは、位相幾何学的に４×４の
アレイに配置されていている。各ノードはその上方、下
方、左方及び右方の隣接ノードに接続されている。もち
ろん、ノードが物理的に図示のアレイで配列されている
必要はない。むしろ、ノード間の相互接続が位相幾何学
的に図示のアレイと同等となっていることを理解された
い。
【０００５】２次元メッシュ・トポロジィを有する多く
の並列コンピュータが作成、ないし開発中である。たと
えば、グッドイヤー・エアロスペースのＭＰＰコンピュ
ータ、ＭＡＳＰＡＲが販売しているＭＰ−１、ＩＢＭの
ＶＩＣＴＯＲ、インテル及カリフォルニア工科大学が開
発しているデルタ、インテルのＰＡＲＡＧＯＮ ＸＰ／
Ｓなどが挙げられる。大規模並列ネットワークでもっと
も重要で、挑戦的な問題は障害が存在する場合にも高い
パフォーマンスを維持できるシステムを設定することで
ある。たとえば、並列コンピュータにおいて、所定数の
障害が存在する場合にも、同じ、あるいはほぼ同等の機
能及びパフォーマンスを有する機械が望まれる。
【０００６】ウェハ・スケール・インテグレーション
（ＷＳＩ）アレイは、メッシュ・アーキテクチャが用い
られ、かつフォールト・トレラント設計が重要である他
の例である。ウェハ上のアレイ内のわずかな数のコンポ
ーネントが欠陥品であるからといって、ウェハ全部を廃
棄する必要がないことが有利なことは明かである。ＷＳ
Ｉはパフォーマンスを向上させることのできる技術であ
るが、主として歩留まりの問題から、これはまだ市場に
大きな影響をもたらすにいたっていない。それ故、ＷＳ
Ｉなどに使用されているもののようなメッシュ・アーキ
テクチャの障害を処理するための効率的な技法（冗長性
コストの面での）を開発することが、実用上重要なもの
である。
【０００７】多くの従来技術の特許及び刊行物は、各種
の用途のためのフォールト・トレラント・ネットワーク
を作成し、使用する方法を教示することを目的としてい
た。これら教示のすべてがメッシュ・アーキテクチャの
使用に関与しているのではない。多くの教示はメモリ・
コンポーネントやプロセッサなどの特定タイプの欠陥コ
ンポーネントに対してのみ有効なものであって、両方に
対して有効なものではない。その他の教示は多数の予備
のコンポーネントないしスイッチ、余分の通信リンクな
どを必要とし、これはネットワークのコストを増加さ
せ、パフォーマンスを低下させる傾向がある。教示の中
には、ネットワーク構造がアーキテクチャ内の特定のコ
ンポーネントの障害をマスクできないようなものである
場合に、まったく働かないものもある。
【０００８】たとえば、米国特許第４０４７１６３号明
細書、同第４０５１３５４号明細書及び同第４７９１６
０３号明細書は、メモリ装置にのみ有効であり、フォー
ルト・トレラント相互接続ネットワークへ拡張しない、
あるいはこれを含んでいないフォールト・トレラント技
法を記載している。
【０００９】米国特許第４６０５９２８号明細書はマト
リックスをサブマトリックスに分割し、冗長サブマトリ
ックスを付加することによって、フォールト・トレラン
ト性をクロスポイント（クロスバー）マトリックスに適
用している。ただし、バスを使用してサブマトリックス
を接続し、制御しているので、この方法を直接、フォー
ルト・トレラント・メッシュに適用することはできな
い。
【００１０】米国特許第４８６８８１８号明細書はハイ
パーキューブ用のフォールトトレラント法を記載してい
る。ハイパーキューブはまず、ローカル・エリア・ネッ
トワークを介して接続された多数のサブキューブに分割
される。予備のノードをサブキューブ内のすべてのノー
ドに接続することによって、予備のノードが格差部キュ
ーブに付け加えられる。したがって、きわめて高い次数
（すなわち、ノード当たりのリンクの数）の場合、ハイ
パーキューブがトレラントになれる障害は分布が最悪で
は１つだけとなる。
【００１１】米国特許第４３０２８１９号明細書は新し
い障害が発見された場合に、行全体を放棄する必要のあ
るフォールト・トレラント手法を記載している。したが
って、予備のノードによるコストはきわめて高くなる。
【００１２】米国特許第４８９１８１０号明細書はノー
ドにバスが接続され、さまざまな接続のデータを同時に
伝送することができなくなる再構成手法を記載してい
る。結果として、コンピューティング・システムのパフ
ォーマンスは障害が存在していることによって大幅に低
下する。
【００１３】フォールト・トレラント性を向上させる従
来技術の手法の多くは、スイッチの追加を含んでいる。
一般に、これらのシステムには大幅な処理の遅延を生じ
る可能性がある。このようなシステムの例としては、た
とえば、スイッチが追加されたフォールト・トレラント
・ネットワークを記載しているヨーロッパ特許第ＥＰ−
３９８９７１号明細書がある。メッセージは潜在的に多
数のスイッチを経由することになり、望ましくない「速
度低下」要因が必然的にもたらされる。
【００１４】米国特許第４９７０７２４号明細書はｒ×
ｃ個のノードを有するメッシュに対して合計ｒ×ｃ／２
個の予備ノードを必要とするフォールト・トレランスの
方法を記載している。最悪の分布の場合、トレラントに
なれる障害は２つだけとなる。また、障害ノードを経由
する経路も必要である。この方法はそれ故、予備のノー
ドの点で費用がかさみ、フォールト・モデルの点で能力
の劣ったものとなる。
【００１５】予備のノードを追加して、フォールト・ト
レラント・アーキテクチャを作り出すという概念は、上
述のように周知である。しかしながら、周知の技法はど
れも、（１）予備ノードの数をできるだけ最小限のもの
に近づけておくことによって、ネットワーク・コストを
最小限のものとし、（２）障害ノードを経由した通信が
不可能となるようなノード全体の障害の場合において
も、フォールト・トレランスをもたらし、（３）同時
に、作成するフォールト・トレラント・ネットワークの
ノード当たりのリンクの数（すなわち、次数）の増加
を、前記スペアノードを除いた基礎となるネットワーク
の次数と比較した場合に最小限度に抑えることを考慮し
ていない。
【００１６】英国のKenneth Mason Publications, Ltd.
が１９９０年１月に、Research Disclosure, No. 309に
匿名で発表した「Diagonal Replacement Scheme to Rec
overFault in a Mesh」という最近の論文は、最新技術
を例示している。この論文には、並列プロセッサに対す
る障害回復手法が開示されている。しかしながら、この
手法が有効なのは方形の２次元メッシュの場合だけであ
って、分布が最悪な場合、トレラントできる障害はせい
ぜい２つである。さらに、この手法は対角または円形グ
ラフを含むいかなる用途にも関連していない。
【００１７】上記の参照文献に鑑みて当分野の技術の現
状を要約すると、メッシュ・アーキテクチャをフォール
ト・トレラントにするには、基本的に２つの従来技術の
方法がある。
【００１８】第１の方法はアーキテクチャの正常な部分
によってメッシュをシミュレートし、障害の影響を機能
的にマスクすることである。換言すると、これらの非障
害ノードが障害ノードのワークロードを引き受けて、妥
当な速度低下度で同じ機能性を得るようにする。この手
法は、たとえば、Kaklamanis他の"Asymptotically Tigh
t Bounds for Computing with Faulty Array Processor
s," 31st IEEE Symp.Foundations of Computer Scienc
e, pp. 285-296, October 1990などに見られるように、
理論的に妥当なものであるように思われるが、パフォー
マンスの低下はこれを実用面で魅力のないものとしてい
る。さらに、上述のいくつかの参照文献と同様、Kaklam
anis他の教示が有効なのは、コンポーネントが並列機械
におけるようにいくつかの他のコンポーネントをシミュ
レートできる場合だけである。ノードがメモリ・チップ
などの複数のコンポーネントをシミュレートできない場
合には、参照文献が教示している方法は所望のフォール
ト・トレラントを提供することができない。
【００１９】メッシュ・アーキテクチャにおいてフォー
ルト・トレラントを達成するための、上述の参照文献の
いくつかに代表される第２の周知の手法は、予備のプロ
セッサ及び余分のリンクまたはスイッチをアーキテクチ
ャに追加することである。この手法の考え方はいくつか
の接続を無視するか、スイッチをセットするかのいずれ
かによって障害を分離するとともに、正常なノードによ
って完全なメッシュを維持することである。この手法の
他の例は、Kung他の論文"Fault-Tolerant Array Proces
sor Using Single-Track Switches," IEEE Trans. Comp
uters, Vol. C-38, No. 4, pp. 501-514, April 1989に
記載されており、障害が存在している場合に、スイッチ
ング機構が呼び出される。
【００２０】メッシュ・アーキテクチャにおいてフォー
ルト・トレラント性を取得するためのこの第２の手法に
は、しばしば問題が生じる。たとえば、スイッチ機構を
使用した場合、その機構自体に障害があってはならな
い。さらに、スイッチの追加及び結果として得られる余
分のリンクはネットワーク・コストを増加させるので、
できるだけ効率のよい態様で行う必要がある。さらにま
た、これらの余分なスイッチ及びリンクはアーキテクチ
ャの速度を低下させ、これによってネットワークのパフ
ォーマンスが劣化する。
【００２１】また、グラフ・モデルを利用して、メッシ
ュを含まない各種のフォールト・トレラント・アーキテ
クチャを開発する従来技術も存在している。たとえば、
Hayes, "A Graph Model for Fault-Tolerant Computing
Systems," IEEE Transactions on Computers, Vol. C-
25, No. 9, pp. 875-884, September 1976はターゲット
・グラフのサイクル、線形アレイ、及びツリーを備えた
フォールト・トレラント・グラフを使用することを教示
している。サイクルのみがWong他の"Minimum k-Hamilto
nian Graphs," Journal of Graph Theory, Vol. 8, pp.
155-165, 1984で教示されており、またPaoli他の"Mini
mum k-Hamiltonian Graph II," Journalof Graph Theor
y, Vol. 10, pp. 79-95, 1986, Dutt他の"On Designing
and Reconfiguring k Fault-Tolerant Tree Architect
ures," IEEE Trans. Computers,Vol. C-29, No. 9, pp.
836-840, 1980、及び"An Automorphic Approach to th
e Design of Fault-Tolerant Microprocessors," Proce
edings, 19th International Symposium on Fault Tole
rant Computers, pp. 496-503, June 1989はそれぞれ、
ツリー及びハイパーキューブからなるターゲット・グラ
フに関するものである。しかしながら、上記のグラフ・
モデルはいずれでも、メッシュ・アーキテクチャに応用
されたものは知られていない。
【００２２】米国特許願第０７／７２３２８７号はｄ次
元のメッシュ・アーキテクチャでフォールト・トレラン
トを達成する方法及び装置を記載している。これに開示
されているフォールト・トレラント・メッシュ・アーキ
テクチャは、常に障害の数に等しい多数の予備ノードを
有している。さらに、ｋ個の障害のセットが与えられた
場合に、正常なメッシュを見つけだす方法は、メッシュ
の行主体の配列を表している。Bruck他の"Efficient Fa
ult-tolerant Meshes and Hypercubes Architectures,"
IBM Research Report RJ 8566 (１９９２年１月１６
日）には、対角グラフの説明、及び対角グラフにフォー
ルト・トレラント性を付加する技法の説明があり、メッ
シュへの適用を含んでいる。本願で明確にされるよう
に、本発明は大きなメッシュに特に適しており、予備の
ノードがコンポーネントのごくわずかな割合を占めてい
るメッシュ構成を提供することである。本発明は米国特
許願第０７／７２３２８７号のもの以下の次数を有して
おり、したがって、多くの障害が存在している場合に、
効果的なフォールト・トレラント性をもたらす。
【００２３】
【発明が解決しようとする課題】したがって、メッシュ
・アーキテクチャにフォールト・トレラント性を達成
し、多くの従来技術のフォールト・トレラント機構が使
用しているスイッチ又は余分のリンクの追加を回避する
ことが望ましい。
【００２４】さらに、ネットワークのパフォーマンスを
大幅に劣化させたり、あるいはそのコストを増大させる
ことなく、メッシュ・アーキテクチャにフォールト・ト
レラント性を達成することが望ましい。
【００２５】さらにまた、個々のコンポーネントがシス
テム・パフォーマンスの大幅な劣化なくして他のコンポ
ーネントを二重化、またはシミュレートすることによっ
て障害を許容するメッシュ・アーキテクチャを構築する
ことが望ましい。
【００２６】したがって、本発明の目的は、フォールト
・トレラント・メッシュ・アーキテクチャを定義し、構
成し、使用するための効率のよい方法及び装置を提供す
ることである。
【００２７】本発明の他の目的は、所定数の障害を維持
し、しかも各々が速度低下をこうむることなく正常なメ
ッシュ接続アーキテクチャを含んでいることが保証され
るフォールト・トレラント・メッシュ・アーキテクチャ
を提供することである。
【００２８】さらにまた、本発明の目的は、障害が存在
している場合に、スイッチを使用することなく簡単に再
構成することができるフォールト・トレラント・アーキ
テクチャを提供する。すなわち障害ネットワーク・コン
ポーネントが存在している場合に、フォールト・トレラ
ント・ネットワーク内で正常なメッシュを探し出すこと
のできる技法を提供することである。
【００２９】さらにまた、本発明の目的は、ｍ個の予備
ノードを付加して、最大ｋ個の障害にトレラントとなる
ようにするとともに（ｍ≧ｋ）、ノード当たりのリンク
数（メッシュの次数）を少なくして、フォールト・トレ
ラント・メッシュ・アーキテクチャのコストを最小限の
ものとすることである。つまり、本発明の目的は、少な
い数の予備コンポーネントを付加し、メッシュの次数を
小さくすることによって、いくつかの障害に対してトレ
ラントにする方法及び装置を提供することである。
【００３０】さらになお、本発明の目的は、並列コンピ
ュータ、その他の並列アーキテクチャ、ボード上のチッ
プのアレイ、ＷＳＩアレイ、メモリ・チップなどで使用
するために汎用化することのできるフォールト・トレラ
ント・メッシュ・アーキテクチャを構成し、使用するた
めの方法及び装置を提供することである。
【００３１】
【課題を解決するための手段】本発明によれば、メッシ
ュ・アーキテクチャは所与のグラフ内のノードが複数個
のコンポーネント（たとえば、プロセッサまたはメモリ
・チップ）を表し、グラフの次数がノード間の通信リン
クを表すグラフとみなされる。
【００３２】本発明のこの態様によれば、「ターゲット
・メッシュ」Ｍをまず選択する。ただし、ＭはＮ＝ｎ1
×ｎ2×．．．×ｎd個のノードを有する任意のｄ次元の
メッシュである（ｎd≧３、ｎ1≦ｎ2≦．．．≦ｎd）。
次いで、Ｎ＋ｍ個のノードを有するｋ−フォールト・ト
レラント（ｋ−ＦＴ）メッシュＭk〜（ただし、ｍは余
分なノードの数であり、ｍ≧ｋである）を、Ｎ＋ｍ個の
ノードを有している対角または環状グラフのモデルを使
用して定義し、構成する。Ｍk〜というグラフの表現
は、任意のセットのｋ個の障害ノードを与えた場合、Ｎ
＋ｍ−ｋ個の非障害ノードからなる他のグラフを再構成
し、非障害ノードの名称を所定のノード再命名プロセス
によって変更してから、ターゲット・メッシュＭをサブ
グラフとして含んでいる新しいグラフを形成することが
できるという特性を有している。
【００３３】ｍ個の予備ノードを付加して、最大ｋ個の
障害を維持できるフォールト・トレラント・メッシュを
得ることに留意すべきである。フォールト・トレラント
・メッシュを構成するこの手法は、ターゲット・メッシ
ュによってサポートされるように設計された任意のプロ
セス、システムなどが、ｋ個以下のノード障害が存在す
る場合に、その分布にかかわりなく、速度を低下させる
ことなく作動するようにするものである。
【００３４】本発明の教示にしたがって構成されたフォ
ールト・トレラント・メッシュは、これらの製造が次数
（ノード当たりのリンク数）が低く、予備コンポーネン
トの数が少ないフォールト・トレラント・グラフを構成
することであるから、低コストで製造できる。
【００３５】本発明の教示にしたがって構成されるフォ
ールト・トレラント・メッシュは、その製造が障害の数
ｋが３よりも大きい場合に、周知のフォールト・トレラ
ント技法のいずれよりも次数の低いフォールト・トレラ
ント・グラフを構成するものとなるものであるため、ｋ
が３よりも大きい場合には、きわめて低いコストで製造
できることに留意すべきである。また、所与の障害エッ
ジに入るノードが障害ノードとして取り扱われるもので
あるから、本発明の教示がノードの障害だけではなく、
エッジの障害のトレラント性にも及ぶことにも留意すべ
きである。
【００３６】本発明の他の態様によれば、フォールト・
トレラント・ネットワーク（メッシュ）Ｍk〜をＮ＝ｎ1
×ｎ2×．．．×ｎd個のノードを有する任意の所与のｄ
次元のメッシュ（ｎd≧３、ｎ1≦ｎ2≦．．．≦ｎd）に
対して構成することができる。ただし、Ｍk〜はＮ＋ｍ
個のノードを有しており、最大ｋ個の障害に対してトレ
ラントであり、ｍ≧ｋである。本発明の教示にしたがっ
て構成されたＭk〜は、スイッチを使用することなく、
Ｍk〜内の任意のＮ＋ｍ−ｋ個のノードを再構成し、最
大ｋ個の障害が発生した場合に、所与のｄ次元のメッシ
ュを形成できるという特性を有している。
【００３７】詳細にいえば、本発明のこの態様はＮ＋ｍ
種類ないし機能的に同等なノードを有するｄ次元のメッ
シュＭを含んでいるフォールト・トレラント・メッシュ
Ｍk〜であって、Ｍk〜が最大ｋ個の障害（ｍ≧ｋ）を維
持でき、かつスイッチを使用することなく再構成され、
（ａ）環状グラフとして配列され、追加のｍ個のノード
がメッシュＭのものと同じＮ＋ｍ個のノードと、（ｂ）
本明細書の「実施例」の項で定義されているものを含む
多数の方法のうち任意のもので定義されている、該グラ
フに対する複数個のエッジからなっているメッシュＭを
形成するメッシュに関するものである。
【００３８】本発明のさらに他の態様は、ｋ個の障害が
存在する場合に、フォールト・トレラント・メッシュＭ
k〜内の正常なメッシュを探し出す方法に関するもので
あり、本発明によれば、（１）ｄ、ｎ1、ｎ2．．．、ｎ
d及びｋの値、（２）環状グラフによるフォールト・ト
レラント・メッシュＭk〜の構造、ならびに（３）Ｍk〜
内のｋ個の障害の位置が与えられた場合に、Ｍk〜内の
ノードに「再ラベル付け」を行って、Ｍを得る「再命
名」プロセスが使用される。
【００３９】詳細にいえば、ｋ個の障害が与えられ、Ｍ
k〜がＮ＋ｍ個のノードを有している（ｍ≧ｋ）場合
に、Ｍk〜内で正常なメッシュＭを見つけだす方法は、
（ａ）Ｍk〜内のどの非障害ノードを非障害メッシュＭ
のノード０の候補とみなすのかを決定し、（ｂ）候補と
なる非障害ノードの内どれをターゲット・メッシュの最
初のノード（ノード０）にするかを決定し、（ｃ）Ｎ＋
ｍ−ｋ個のノードに対するノード０から始まる各非障害
ノードに識別子を割り当てるステップからなり、識別子
のセットが行主体配列、アンチ対角主体配列、インター
リーブ・アンチ対角主体配列、「シーソー」配列及びこ
れらの組合せを含むいくつかの手法を表しているもので
ある。
【００４０】本発明は以下に記載する教示にしたがって
構成されたフォールト・トレラント・メッシュが、所定
数までの障害が存在している場合に、速度低下をこうむ
ることなく作動することのできる完全なメッシュを含む
ようにすることを特徴とする。フォールト・トレラント
・メッシュを次数及び予備コンポーネントの数両方の点
で低コストで製造することができ、並列コンピュータ、
ＷＳＩアレイ、メモリ・チップ・アレイなどに広範囲の
用途を有するものである。
【００４１】本発明のこれら及びその他の目的及び特
徴、ならびにこれらを得るための方法が、添付図面に関
して行われる以下の説明を参照することによって、当分
野の技術者に明かとなり、かつ本発明自体がこれによっ
てもっともよく理解されることは明かであろう。
【００４２】
【実施例】本発明によれば、グラフ内のすべてのノード
がプロセッサ／コンポーネントに対応しており、すべて
のエッジがプロセッサ／コンポーネント間のリンクに対
応しているグラフとして、所与のメッシュ・アーキテク
チャが表されている場合、少数の予備ノード及び余分な
エッジを追加することによって、障害ノードを処理する
ことができる。それ故、ｋ個のノードの障害に対してト
レラントであるようにする場合には、ｍ個の予備ノード
（ｍ≧ｋ）をＮ個のノードを有しているターゲット・ノ
ードに追加し、フォールト・トレラント・メッシュを得
る必要がある。本発明を実施した場合、以下で実証する
ように、ｋ個のノードまたはエッジの任意のセットに障
害が生じた場合、元のＮ＋ｍ個のノードのうちＮ個を正
常なノードとして再構成することができる。
【００４３】本発明は以下で説明するように、ｄ次元の
メッシュに容易に適用できるものである。しかしなが
ら、本発明の理解を容易とするため、Ｎ＝ｒ×ｃ個のノ
ードを有する２次元メッシュＭについてまず詳細に説明
する。ただし、ｒは行の数であり、ｃは列の数である。
各ノードには（ｉ，ｊ）（０≦ｉ＜ｒ、０≦ｊ＜ｃ）の
形式の一意のラベルが付けられている。本発明のいくつ
かの態様を説明するため、各ノード（ｉ，ｊ）は（ｉ±
１，ｊ）または（ｉ，ｊ±１）の形式の最大４つのノー
ドに接続されている。Ｎ個のノードを有する２次元のメ
ッシュの場合、Ｎ＋ｍ個のノードを有するグラフＭk〜
は、Ｎ＋ｍ−ｋ個のノードからなるＭk〜のすべてのサ
ブグラフがサブグラフとしてＭを含んでいるのであれ
ば、ｋ−ＦＴ（ｋ−フォールト・トレラント）の２次元
メッシュに対応する。それ故、グラフＭk〜は任意のｋ
個の障害にトレラントとなることができ、しかも、Ｍの
正常なコピーを含むようになる。
【００４４】本発明は２つの部分を有している。第１の
部分は任意のＭに対してｋ−ＦＴ２次元メッシュＭk〜
を構成するプロセスである。第２の部分はｋ個の障害が
生じてから、Ｍk〜に存在している良好なメッシュを見
つけだす効率のよいプロセスである。このプロセスを以
下では「再命名」プロセスと呼ぶ。
【００４５】本発明の上述の２つの「部分」を順次に、
あるいは個別に実施できることが、当分野の技術者には
理解されよう。たとえば、本明細書の教示にしたがって
フォールト・トレラント・メッシュを構成し、再命名プ
ロセスのみを実施することもできるし、あるいは障害を
実際に監視することなく、本明細書に記載する教示を利
用してフォールト・トレラント・メッシュを構成し、正
常なメッシュを探し出すために本明細書に記載する新規
な方法を実施することもできし、あるいはその他のこと
を行うこともできる。いずれにせよ、本発明は以下に記
載するフォールト・トレラント・メッシュ構成技法及び
正常メッシュ探索技法のいずれか、または両方の実施を
容易とする方法及び装置を含むものである。
【００４６】簡単にいえば、本発明の構成部分はターゲ
ット・メッシュＭをグラフとみなし、これからフォール
ト・トレラント・メッシュＭk〜を表すフォールト・ト
レラント・グラフを構成（定義する）ものである。再命
名プロセスは障害が存在する場合に、新しい論理ラベル
をフォールト・トレラント・メッシュの正常なノードに
割り当てるものである。
【００４７】本発明を詳細に説明する前に、環状グラフ
及び対角グラフの一般的な概念をまず説明する。フォー
ルト・トレラント・グラフＭk〜の構成は、環状及び対
角両方のグラフに基づくものである。環状グラフはノー
ドの数Ｎ及びジャンプまたはオフセットのセットを指定
することによって定義される。ｙのオフセット｛ｓj｜
１≦ｊ≦ｙ｝のセットを与えた場合、各ノードｉ（０≦
ｉ＜Ｎ）は次のノードに接続される。
【数４４】ｉ＋ｓ1，ｉ−ｓ1，ｉ＋ｓ2，ｉ−ｓ2，…，
ｉ＋ｓy，ｉ−ｓy（ｍｏｄ Ｎ）
【００４８】ただし、ｍｏｄはモジュロの省略形であ
る。
【００４９】対角グラフもこれが含むノードの数Ｎ及び
ジャンプまたはオフセットの数を指定することによって
定義される。ｙのオフセット｛ｓj｜１≦ｊ≦ｙ｝のセ
ットを与えた場合、各ノードｉ（０≦ｉ＜Ｎ）は次のノ
ードに接続される。
【数４５】ｉ＋ｓ1，ｉ−ｓ1，ｉ＋ｓ2，ｉ−ｓ2，…，
ｉ＋ｓy，ｉ−ｓy
【００５０】ただし、ノードはいずれも０ないしＮ−１
の範囲にある。換言すれば、対角グラフは高位ノードを
下位ノードに接続する「折り返しエッジ」が存在してい
ないことを除けば、環状グラフと類似している。
【００５１】図２及び図３は従来方式でラベルの付けら
れた単純な４×４のメッシュ・アーキテクチャを、新た
にラベルの付け直されたメッシュが対角グラフのサブグ
ラフに関連するように、本発明の新規なラベル付け手法
にしたがってラベルの付け直しを行う方法を例示してい
る。図３及び図４は２つの予備のノード及び余分なエッ
ジを図１及び図２に示したメッシュに追加する方法を示
している。
【００５２】図１は従来方式でラベルの付けられた、４
つの行及び４つの列で、合計１６のノードを有している
２次元メッシュの例を示している。通常、行には上から
下へ０ないし３というラベルが付けられている。列には
左から右へ０ないし３というラベルが付けられている。
それ故、各ノードは２つの索引によって、すなわち行索
引の後に列索引を付けて識別される。
【００５３】図２は図１に示したものと同じ２次元メッ
シュであって、１６個のノードには１と１６を除いた０
ないし１７というラベルが付けられている。このレベル
付けは本明細書で開示する新規のラベル付け手法にした
がって行われ、対角グラフのオフセットが連続した整数
のグループを形成するように、メッシュ・アーキテクチ
ャを対角グラフのサブグラフに関連付ける。
【００５４】図３は図２に示したメッシュへの２つの予
備ノード（１及び１６）を追加することを示している。
明確を期すため、白丸で表されるノードのイメージのい
くつかが折り返し接続のために追加されている。たとえ
ば、ノード３とノード６の間を折り返し接続を表すに
は、ノード６というラベルも付いている白丸を、元のメ
ッシュの左側に示し、これにノード３からのリンクを接
続する。定義のため、図３に示すメッシュは０フォール
ト・トレラント・グラフＭ0〜に対応している。
【００５５】以下で説明するように、「シーソー」配列
手法によれば、列の数ｃが偶数の場合、ｃ−２＝２個の
予備ノードが元の４×４のメッシュに追加される。図２
に比較して、図３により多くのエッジが存在することは
明かである。たとえば、ノード３は図２では２個のエッ
ジを有しているが、図３では４個のエッジを有してい
る。
【００５６】図４は１８個のノード及びオフセット
｛３，４，５｝を有している対角グラフを示している。
ノードごとの比較から、この対角グラフが図３に示され
ている２つの予備ノードを有する２次元メッシュとまっ
たく同一のノード・ラベルとエッジ接続を有しているこ
とは明かである。換言すると、これら２つのグラフはア
イソモルフィーないし位相幾何学的に同等なものであ
る。たとえば、いずれの図のノード０もノード３、４及
び５に接続されており、いずれの図のノード６もノード
１、２、３、９、１０及び１１に接続されている。
【００５７】さらに説明すると、Ｎ個のノードのグラフ
をＮ×Ｎの２進隣接マトリックスで表すことができ、こ
の場合、行ｉ及び列ｊ（０≦ｉ、ｊ＜Ｎ）におけるマト
リックス要素は、グラフのノードｉ及びノードｊの間に
エッジが存在しているのであれば、１という値を有し、
このようなエッジが存在していないのであれば、０とい
う値を有する。図５は図４の対角グラフに対する隣接マ
トリックスの例を示しており、ノード０がノード３、４
及び５に接続されており、ノード１がノード４、５及び
６に接続されており、以下同様となっている。「内部」
ノードは最大６個のノードに接続されている。たとえ
ば、ノード５はノード０、１、２、８、９及び１０に接
続されており、以下同様に接続されている。図５に示す
ように、図４に示されている対角グラフに対する隣接マ
トリックスには２つの「対角」大域がある。
【００５８】簡単にいえば、低位及び高位のノードを除
き、図４の各「内部」ノードｌは対角グラフを中心とす
る両方項のノードｌ±３、ｌ±４及びｌ±５に接続され
ている。
【００５９】図６は図２に示したメッシュに２つの予備
ノード（１及び１６）が付加された、環状グラフにした
がって構成された０フォールト・トレラント・メッシュ
Ｍ0〜を示している。この場合も明確を期すため、白丸
で表されているノードのいくつかのイメージが折り畳み
接続に対して付加されている。図７は図６のＭ0〜に対
応する１８個のノード及びオフセット（３，４，５）を
有する環状グラフを示す。この環状グラフは図４の対角
グラフをサブグラフとして含んでいる。対角グラフと環
状グラフの間の相違は、対角グラフが環状グラフのいく
つかの折り返しエッジを含んでいないことである。たと
えば、環状グラフにおいて、ノード０がノード３、４及
び５だけではなく、ノード１３、１４及び１５にも接続
されているのに対し、対角グラフにおいては、ノード０
がノード３、４及び５だけに接続されている。対角グラ
フのこの特別な特性は、本発明の特定の実施例の新規性
の１つであって、これによって、次数の小さいフォール
ト・トレラント・グラフを構成することができる。図８
は図７の環状グラフの隣接マトリックスを示す。
【００６０】図４及び図７に示すグラフは説明のための
みに示されている。重要なのは、本発明を理解するた
め、図７に示したタイプの環状グラフが所与のメッシュ
及び付加的な予備ノードのセットから構成した場合に、
フォールト・トレラントな同等なメッシュを製造するた
めのモデルの役割を果たすことである。
【００６１】以下の事項に関する基礎を説明したところ
で、フォールト・トレラント・グラフを、それ故、対応
するフォールト・トレラント・メッシュを構成する方法
の総裁を、まず一般的な２次元メッシュによって示して
から、フォールト・トレラント２次元メッシュの実際の
例を説明する。本発明の以下の実施例において、ＭはＮ
個のノードを有するｒ×ｃのメッシュである。すなわ
ち、Ｎ＝ｒｃである。Ｍk〜は対応するｋ−フォールト
・トレラント（ｋ−ＦＴ）メッシュとして定義される。
【００６２】本発明の態様の１つによれば、メッシュＭ
は、各ノード（ｉ，ｊ）にｉｃ＋ｊというラベルが付け
られている行主体の配列で構成されている。このように
構成されたメッシュはＮ個のノードとオフセット｛１，
ｃ｝を有している環状グラフのサブグラフである。Ｎ＋
ｋ個のノード（すなわち、ｍ＝ｋ）とオフセット｛１，
２，．．．，ｋ＋１，ｃ，ｃ＋１，．．．，ｃ＋ｋ）を
有する環状グラフはｋ−ＦＴグラフであり、Ｍがターゲ
ット・グラフである。ｋ−ＦＴグラフの次数は最大で４
ｋ＋４である。行主体配列で構成された５×８のメッシ
ュの例を図９に示す。
【００６３】本発明の他の態様によれば、メッシュＭは
各ノード（ｉ，ｊ）に｛（ｉ＋ｊ）ｍｏｄ ｒ）ｃ＋ｊ
というラベルの付けられたアンチ対角線主体配列で構成
される。このように構成されたメッシュはＮ個のノード
及びオフセット｛ｃ，ｃ＋１｝を有する環状グラフのサ
ブグラフである。Ｎ＋ｋ個のノード（すなわち、ｍ＝
ｋ）及びオフセット｛ｃ，ｃ＋１，．．．，ｃ＋ｋ＋
１｝を有する環状グラフはｋ−ＦＴグラフであり、Ｍが
ターゲット・グラフとなっている。ｋ−ＦＴグラフの次
数は最大２ｋ＋４である。アンチ対角主体配列で構成さ
れた５×８のメッシュの例を、図１０に示す。メッシュ
をアンチ対角主体配列の見かけの変形、たとえば対角主
体配列にしたがって構成できることにも留意されたい。
【００６４】本発明のさらに他の態様によれば、メッシ
ュＭはインターリーブ・アンチ対角主体配列で構成され
る。このようにして構成されたメッシュはＮ個のノード
とオフセット｛ａ，ａ＋１，．．．，ｂ｝（ただし、ａ
＝┌ｒｃ／２┐−┌ｒ／２┐、ｂ＝┌ｒｃ／２┐＋└ｒ
／２┘）を有しており、Ｎ＋ｋ個のノード（すなわち、
ｍ＝ｋ）及びオフセット｛ａ，ａ＋１，．．．，ｂ＋
ｋ｝を有する環状グラフのサブグラフとなっている。
（なおここで、┌┐，└┘はそれぞれ最大値、最小値を
示し、例えば┌ｘ┐，└ｙ┘はそれぞれｘの最大値、ｙ
の最小値を示す。）記号環状グラフはｋ−ＦＴグラフで
あり、Ｍがターゲット・グラフになっている。ｋ−ＦＴ
グラフの次数はｒが奇数で、ｃが偶数の場合、最大ｋ＋
ｒ＋１であり、それ以外の場合には、最大ｋ＋ｒであ
る。インターリーブ・アンチ対角主体配列で構成された
５×８のメッシュの例を図１１に示す。メッシュをイン
ターリーブ・アンチ対角主体配列の見かけの変形、たと
えばインターリーブ対角主体配列にしたがって構成でき
ることにも留意されたい。
【００６５】本発明のさらにまた他の態様によれば、次
数の低いｋ＝ＦＴグラフを上述のメッシュ構成技法の組
合せにしたがって構成することができる。ｒの値によ
り、少なくとも３つの付加的な技法があり、これによっ
てＭを環状グラフのサブグラフに変形することができ
る。
【００６６】第１の場合、ｒは奇数である。各ノード
（ｉ，ｊ）にはｆ（ｉ＋ｊ）ｃ＋ｊというラベルが付け
られる。ただし、ｆ（ｉ）＝（ｉ（ｒ−１）／２）ｍｏ
ｄ ｒ。（ここで、記号ｍｏｄは剰余系を示す。すなわ
ち、ｍ ｍｏｄ ｎはｍをｎで除したときの余りを示
す。例えば、８ ｍｏｄ ５＝３，８ｍｏｄ ３＝２で
ある。）このように構成されたメッシュはＮ個のノード
とオフセット｛（ｒ−１）ｃ／２，（ｒ−１）ｃ／２＋
１｝を有する環状グラフのサブグラフである。Ｎ＋ｋ個
のノードとオフセット｛（ｒ−１）ｃ／２，（ｒ−１）
ｃ／２＋１，．．．，（ｒ−１）ｃ／２＋ｋ＋１｝を有
する環状グラフはｋ−ＦＴグラフであり、Ｍがターゲッ
ト・グラフとなっている。ｋ−ＦＴグラフの次数はｒが
奇数で、ｋ≦ｃ−３の場合、最大２ｋ＋４であり、ｒが
奇数で、ｋ＞ｃ−３の場合、最大ｃ＋ｋ＋１である。図
１２はこの技法にしたがって構成された７×４のメッシ
ュの例を示す。
【００６７】第２の場合、ｒ ｍｏｄ ４＝０である。
各ノード（ｉ，ｊ）にはｆ（ｉ＋ｊ）ｃ＋ｊというラベ
ルが付けられる。ただし、ｆ（ｉ）＝（（ｒ／２−１）
ｉ）ｍｏｄ ｒ。このように構成されたメッシュはＮ個
のノードとオフセット（｛ｒ／２−１）ｃ，（ｒ／２−
１）ｃ＋１｝を有する環状グラフのサブグラフである。
Ｎ＋ｋ個のノードとオフセット｛（ｒ／２−１）ｃ，
（ｒ／２−１）ｃ＋１，．．．（ｒ／２−１）ｃ＋ｋ＋
１｝を有する環状グラフはｋ−ＦＴグラフであり、Ｍが
ターゲット・グラフとなっている。ｋ−ＦＴの次数はｒ
ｍｏｄ ４＝０で、ｋ≦２ｃ−３の場合、最大２ｋ＋
１であり、ｒ ｍｏｄ ４＝０で、ｋ＞２ｃ−３の場
合、最大２ｃ＋ｋ＋１である。図１３はこの技法にした
がって構成された８×４のメッシュの例を示す。
【００６８】第３の場合、ｒ ｍｏｄ ４＝２である。
各ノード（ｉ，ｊ）にはｆ（ｉ＋ｊ）ｃ＋ｊというラベ
ルが付けられる。ただし、ｆ（ｉ）＝（（ｒ／２−２）
ｉ）ｍｏｄ ｒ。このように構成されたメッシュはＮ個
のノードとオフセット｛（ｒ／２−２）ｃ，（ｒ／２−
２）ｃ＋１｝を有する環状グラフのサブグラフである。
Ｎ＋ｋ個のノードとオフセット｛（ｒ／２−２）ｃ，
（ｒ／２−２）ｃ＋１，．．．，（ｒ／２−２）ｃ＋ｋ
＋１｝を有する環状グラフはｋ−ＦＴグラフであり、Ｍ
がターゲット・グラフとなっている。ｋ−ＦＴの次数は
ｒ ｍｏｄ ４＝２で、ｋ≦４ｃ−３の場合、最大２ｋ
＋４であり、ｒ ｍｏｄ ４＝２で、ｋ＞４ｃ−３の場
合、最大４ｃ＋ｋ＋１である。図１４はこの技法にした
がって構成された１０×４のメッシュの例を示す。
【００６９】本発明のさらにまた他の態様によれば、Ｍ
k〜は０からＮ＋ｍ−１までの番号の付けられたＮ＋ｍ
個のノードからなっている。ただし、Ｍk〜は予備ノー
ドの数ｍがｃが偶数であるか、奇数であるかについての
関数として決定することができる。すなわち、予備ノー
ドの数に関して、２つのケースがある。
【００７０】ケース１において、ｃは奇数である。この
場合、ｍ＝ｋ＋ｃ−１であり、ノードには０からｒｃ＋
ｋ＋ｃ−２というラベルが付けられる。ケース２の場
合、ｃは偶数である。この場合、ｍ＝ｋ＋ｃ−２であ
り、ノードには０からｒｃ＋ｋ＋ｃ−３というラベルが
付けられる。
【００７１】フォールト・トレラント・メッシュＭk〜
のエッジはｋが奇数であるか、偶数であるかについての
関数として定義される（すなわち、エッジの定義に関し
ても、２つのケースがある）。
【００７２】第１の場合、ｋは奇数である。この場合、
すべてのノードの次数はｋ＋５である。エッジはオフセ
ットの次のセットによって定義される。
【数４６】｛ｃ＋j|−１≦ｊ≦（ｋ＋１）／２｝
【００７３】第２の場合、ｋは偶数である。この場合、
すべてのノードの次数はｋ＋６である。エッジはオフセ
ットの次のセットによって定義される。
【数４７】｛ｃ＋j|−１≦ｊ≦（ｋ＋２）／２｝
【００７４】上述の環状グラフにしたがって構成された
メッシュ・アーキテクチャＭk〜はｋ−フォールト・ト
レラントであり、したがって、最大ｋ個の障害が存在す
る場合に、障害の分布にかかわりなく、ターゲット・メ
ッシュＭを含むようになる。
【００７５】実用上有意な２次元メッシュのクラスは図
１及び図２に示す４×４のメッシュのような一般的なｎ
×ｎのメッシュの場合である。基本グラフであり、ゼロ
個の障害に対してトレラントである図３のメッシュ・ア
ーキテクチャＭ0〜はサブグラフとして４×４のメッシ
ュＭを含んでいる。図１のＭの各ノード（ｉ，ｊ）には
Ｍ0〜のノード（（ｉ＋（ｊ＋１）ｍｏｄ ２）ｃ＋ｊ
−１）としてのラベルが付けられている。
【００７６】他の例として、ｒ×ｃのメッシュ（ｒ≠
ｃ）の場合を考える。図１５は従来方式で番号の付けら
れた７×６の２次元メッシュを示す。図１６は上述の新
規の手法によって番号の付け直された図１５に示したも
のと同じ７×６のメッシュを示す。
【００７７】７×６のメッシュに対する４個の予備ノー
ドとオフセット｛５，６，７｝を有する基本グラフＭ0
〜を図１７に示す。７×６のメッシュをＭ0〜のサブグ
ラフとみなすことができる。４個の予備ノード（１、
３、４２、４４）を除き、Ｍ0〜のノードのラベルが図
１６のものと同じであることにも留意されたい。
【００７８】図１８は図１６に示した７×６のメッシュ
に５個の予備ノードを付加した１−ＦＴ（１−フォール
ト・トレラント）メッシュＭ1〜を示す。各ノードは６
個の他のノードにリンクされている（次数６）。Ｍ1〜
が図１７のＭ0〜と比較して新しいノード（４６番）を
有していることに留意されたい。
【００７９】要約すると、本発明のこの態様によれば、
フォールト・トレラント・メッシュＭk〜を「シーソ
ー」状に構成し、最大ｋ個の障害を維持することがで
き、またスイッチを使用しないで再構成し、メッシュＭ
を形成することができる。「シーソー」配列というの
は、ノードが順次ラベル付けされた場合に、図１６から
明らかなように、位相幾何学的に「シーソー」状に見え
るからである。それ故、Ｍk〜は（ａ）同じタイプのＮ
＋ｍ個のノードと（ただし、ｃが奇数の場合、ｍ＝ｋ＋
ｃ−１、ｃが偶数の場合、ｍ＝ｋ＋ｃ−２であり、ノー
ドは環状グラフとして配列されている）、（ｂ）該環状
グラフに対する複数個のエッジ（ただし、ｋが奇数の場
合、エッジはオフセットの次のセットの和集合によって
定義される）からなっている。
【数４８】｛ｃ＋j|−１≦ｊ≦（ｋ＋１）／２｝；
【００８０】ｋが偶数の場合、エッジはオフセットの次
のセットの和集合によって定義される。
【数４９】｛ｃ＋j|−１≦ｊ≦（ｋ＋２）／２｝
【００８１】本発明のさらに他の態様によれば、最大ｋ
個の障害を除去した後のフォールト・トレラント・メッ
シュＭk〜（Ｎ＋ｍ個のノードを有する）は、ｒ×ｃの
「正常な」メッシュだけではなく、頂部行に接続された
付加的な┌ｃ／２┐−１個の正常なノードならびに底部
行に接続された付加的な┌ｃ／２┐−１個の正常なノー
ドを含んでいる。これらの余分なノードが境界に接続さ
れ、かつ入出力ノード（入出力装置及びディスクのため
のドライバなど）の役割を果たすことができることにも
留意されたい。
【００８２】２次元メッシュにフォールト・トレランス
性を達成するための上述の「シーソー」技法を、予備の
ノードの数を最短軸内のノードの数とトレラント性の対
照となる所定数の障害の数にほぼ等しい数に制限して、
ｄ次元のメッシュに対して一般化することができる。
【００８３】本発明の態様の１つによれば、ＭがＮ＝ｎ
1×ｎ2×．．．×ｎd個のノード（ただし、ｎd≧３で、
ｎ1≦ｎ2≦．．．≦ｎdである）を有するｄ次元のメッ
シュであり、Ｍk〜が０からＮ＋ｍ−１までの番号の付
けられたＮ＋ｍ個のノードからなっている場合、ノード
がｎ1が奇数であるか、偶数であるかについての関数と
して定義されている環状グラフとして、Ｍk〜を表すこ
とができる。ｎ1が奇数である場合、ｍ＝ｋ＋ｎ1−１で
あり、ｎ1が偶数である場合、ｍ＝ｋ＋ｎ1−２である。
【００８４】エッジはｋが奇数であるか、偶数であるか
についての関数として定義される。ケース１の場合、ｋ
は奇数である。すべてのノードの次数は（ｄ−１）ｋ＋
ｄ＋３である。エッジはオフセットの次のセットの和集
合によって定義される。
【数５０】｛ｎ1＋j|−１≦ｊ≦（ｋ＋１）／２｝
【００８５】
【数５１】｛ｎ1ｎ2＋j|0≦ｊ≦（ｋ−１）／２｝
【００８６】
【数５２】 ｛ｎ1ｎ2ｎ3＋j|0≦ｊ≦（ｋ−１）／２｝、…
【００８７】及び最大
【数５３】 ｛ｎ1ｎ2…ｎd-1＋j|0≦ｊ≦（ｋ−１）／２｝
【００８８】ケース２の場合、ｋは偶数である。すべて
のノードの次数は（ｄ−１）ｋ＋２ｄ＋２である。エッ
ジはオフセットの次のセットの和集合によって定義され
る。
【数５４】｛ｎ1＋j|−１≦ｊ≦（ｋ＋２）／２｝
【００８９】
【数５５】｛ｎ1ｎ2＋j|0≦ｊ≦ｋ／２｝
【００９０】
【数５６】｛ｎ1ｎ2ｎ3＋j|0≦ｊ≦ｋ／２｝、…
【００９１】及び最大
【数５７】｛ｎ1ｎ2…ｎd-1＋j|0≦ｊ≦ｋ／２｝
【００９２】当分野の技術者には、ｄ＝２の場合、上記
の結果が上述の２次元メッシュに対して同じ定義をもた
らすことが容易に認識されよう。当分野の技術者には、
Ｍk〜がｋ−ＦＴメッシュであり、ターゲット・グラフ
が所与のｄ次元のメッシュＭであることも認識されよ
う。
【００９３】当分野の技術者には、「シーソー」配列技
法にしたがった２次元メッシュからｄ−次元メッシュ
（ｄ≧２）への上述の一般化を、行主体配列、アンチ対
角主体配列、インターリーブ・アンチ対角主体配列、及
び「シーソー」配列、あるいはこれらの任意の組合せな
どの上記の配列手法のいずれによっても達成できること
が認識されよう。
【００９４】次に、障害が存在する場合にフォールト・
トレラント２次元メッシュに再ラベル付けを行う体系的
な方法を説明する。ｋ−ＦＴメッシュＭk〜にｋ個の障
害があった場合のこの再命名（再ラベル付け）プロセス
の結果は、正常な２次元ｒ×ｃターゲット・メッシュＭ
の識別である。このプロセスは新しいラベルをノードに
割り当てることによって、正常なｒ×ｃのメッシュを識
別し、定義する。上述のように本発明の教示にしたがっ
て構成された（あるいは、提供された）フォールト・ト
レラント・メッシュが存在する場合に、このプロセスを
実行するためのすべての必要なエッジが存在している。
【００９５】障害のあるＭk〜内のｋ個のノードが識別
され、プロセスに対する入力として与えられる。これら
のノードはＭk〜内で障害のある物理的コンポーネント
に対応している。当分野の技術者には、ｋ個の障害がリ
アル・タイムに識別され、再命名プロセスに入力として
与えられるのか、あるいはオフ・ラインでなのかにはか
かわりなく、以下で説明する技法が実行可能であるとい
うことが認識されよう。障害のあるノードを検出する方
法及び装置は当分野の技術者には周知のものであり、本
発明自体の一部を構成するものではない。
【００９６】ｘ個の障害のあるノードがある場合（ｘ＜
ｋ）、本発明によれば、いずれかのｋ−ｘ個の正常なノ
ードを任意に選択し、障害のあるものであるとみなす。
環状グラフ（Ｍk〜に対応する）内のノードに０からＮ
＋ｍ−１までの番号を付けられることを想起されたい。
これらのノードが循環して配列されているのであるか
ら、ノードＮ＋ｍ−１と０とは隣接している。それ故、
ノードを昇順で横断した場合、ノード０はノードＮ＋ｍ
−１の次のものとなる。これらを降順で横断した場合、
ノードＮ＋ｍ−１がノード０の次のものとなる。
【００９７】本発明が意図している再命名プロセスは以
下で説明するように３つのステップ（あるいは、その同
等な改変形）を含んでいる。「同等な改変形」とは、本
発明の説明のための実施例が、たとえば、「カウンタ」
を指している場合、カウントされる値を追跡する手段が
物理的なカウンタそのもので置き換えられ、すべてのカ
ウンタが増加した場合に、同等の結果が得られ、逆に、
すべてのカウンタが減少した場合にも、同等の結果が得
られるなどのことを意味している。再命名プロセスの以
下の説明で使用する特定の用語は、説明のためのみのも
のであって、特許請求の範囲で画定する本発明の範囲を
限定することを意図するものではない。
【００９８】上記の３ステップのプロセスの最初のステ
ップは２つのカウンタ、すなわち、障害ノードをカウン
トするものと、非障害ノードをカウントするものとを利
用する。最初のプロセス・ステップによれば、以下で説
明するルーチンがｉのすべての値に対して実行される
（ただし、０≦ｉ≦Ｎ＋ｍ−１）。
【００９９】まず、両方のカウンタをクリアする（たと
えば、０にセットする）。次に、本発明の１実施例によ
れば、ノードをｉから降順で調べる。各ノードを調べた
ら、該当するカウンタを増加させる。すなわち、調べた
ノードが障害のあるものである場合、障害ノードに対す
るカウンタを増加させ、調べたノードが正常である場
合、非障害ノードに対するカウンタを増加させる。それ
故、ノードｉが調べられる最初のノードとなる。ノード
ｉが障害であるか、非障害であるかにしたがって、該当
するカウンタをセットする。
【０１００】非障害ノードに対するカウンタを、その増
加後にチェックする。このカウンタがｃ＋２である場合
には、降順でノードを調べるプロセスは終了し、障害ノ
ードに対するカウンタがチェックされる。障害ノードに
対するカウンタがｋ／２よりも大きい場合には、ノード
ｉは「マーク済み」と指定され、ｋ／２以下である場合
には、ノードｉは「非マーク」と指定される。非障害マ
ーク済みノードはこれらに先行する障害ノードの多数な
いし大多数を有するものであり、非障害メッシュの最初
の行に割り当てなければならない。
【０１０１】プロセスの第２のステップでは、非障害ノ
ードのどれが再構成した非障害メッシュにおいてノード
０になるものであるかを決定する。この第２のステップ
は２つのフェーズからなっており、単一のカウンタを使
用する。
【０１０２】本発明の好ましい実施例によれば、フェー
ズ１はカウンタをクリアする（たとえば、０にセットす
る）ことから始まる。次いで、任意に選択したノードｉ
から降順で、ノードを調べる。各ノードを調べる場合、
ノードが障害であるかどうか、またマークされているか
どうかについてチェックされる。ノードが非障害であ
り、かつマークされていない場合、カウンタが増加す
る。ノードが非障害であり、かつマークされている場
合、カウンタはクリアされる（０にセットするなどによ
って）。ノードが障害である場合には、カウンタは変化
しない。
【０１０３】次に、カウンタをチェックし、カウンタが
Ｎ／２以上である場合には、フェーズ１は終了する。本
発明の好ましい実施例にしたがって、カウンタがＮ／２
に達したときに調べられていたノードをノードａと呼
ぶ。
【０１０４】フェーズ２において、ノードをノードａか
ら昇順で調べる。非障害で、マークされているノードが
現れたとき、フェーズ２は終了する。本発明によれば、
非障害マーク済みノードをノードｂと呼ぶ。
【０１０５】再命名プロセスの第３のステップは非障害
ノードに番号（識別子）を割り当てることである。ノー
ドをノードｂから昇順で調べ、非障害ノードに順次値
０、１、．．．、Ｎ＋ｍ−ｋ−１を割り当てる。ノード
ｂには０を割り当て、次に調べた非障害ノードには１を
割り当て、最後に調べた非障害ノードにはＮ＋ｍ−ｋ−
１を割り当てる。これらの番号は基本グラフＭ0〜の番
号付けに対応している。
【０１０６】座標（ｉ，ｊ）の点でのメッシュの従来方
式のラベル付けに対するラベルｌの対応性は、配列手法
の各々について上述したラベル付け機能によって定義さ
れる。たとえば、上述の行主体配列で構成されたメッシ
ュＭの場合、ノードｌ（ｌ＝ｉｃ＋ｊ）を従来のラベル
付けで書き換えることができる。ただし、
【数５８】
【０１０７】及び
【数５９】ｊ＝ｌｍｏｄ ｃ．
【０１０８】である。
【０１０９】他の例として、上述の「シーソー」配列で
構成されたメッシュＭの場合、従来のラベル付け（ｉ，
ｊ）を次の関係によって書き換えることができる。
【数６０】ｊ＝（ｌ＋１）ｍｏｄ ｃ，
【０１１０】及び
【数６１】 ｉ＝（ｌ＋１−ｊ）／ｃ−１（（ｉ＋１）ｍｏｄ２）
【０１１１】ｉ＜０またはｉ≧ｒのラベルｌを有するノ
ードは省かれる。
【０１１２】当分野の技術者には、アンチ対角配列、イ
ンターリーブ・アンチ対角配列などの各種の手法、なら
びに配列手法の任意のものの組合せにしたがって構成さ
れたメッシュに対して、周知のラベル付けとグラフ・ベ
ースのラベル付けとの間に同様な関係が存在することが
認識されよう。
【０１１３】単一の障害の場合に、上記のプロセスが障
害の直後から始まる新しいラベル付けをもたらすことに
留意すべきである。たとえば、図１８において、７×６
の１−ＦＴメッシュのノード１８が障害であると想定す
る。図１９はノード１４、１６、２０及び２２を再構成
されたメッシュから除去した後の、図１８に示したもの
と同じメッシュの新しいバージョンを示す。再構成され
たメッシュの各行を、必要に応じ適切な折り返しを行っ
た太い線で示す。
【０１１４】図２０は上述の再命名プロセスを行った後
の、図１９に示したものと同じ再構成されたメッシュを
示す。図１９のノード１９が再構成され、再ラベル付け
されたメッシュのノード０になる。
【０１１５】図２１ないし図２５はそれぞれ、図１６、
図１７、図１８、図１９及び図２０に示したメッシュを
単純化して表したものである。明確を期すため、エッジ
が図２１ないし図２５に示したメッシュから省かれてい
る。それ故、図１６及び図２１は両方とも、７×６のメ
ッシュを示している。図１７及び図２２は両方とも、こ
の７×６のメッシュに対応する基本グラフを示してい
る。図１８及び図２３の各々には、基本グラフに付加さ
れ、グラフを１−ＦＴメッシュにする他の余分なノード
がある。図１９及び図２４はノード１８が障害ノードに
なった後の正常なターゲット・メッシュの再構成を表し
ている。図２０及び図２５は再命名プロセス後の再構成
されたメッシュを示す。図２４のノード１８（黒いブロ
ックで表す）は正常なターゲット・メッシュから除去さ
れ、図２５でも除去されている。ノード１４、１６、２
０及び２２も図２４の正常なターゲット・メッシュから
除去され、図２５でも除去されているが、ただし、各々
は再命名プロセス後の新しいラベルを有している。
【０１１６】さらに他の例として、図２６は図１０に示
されており、かつアンチ対角主体配列で構成された５×
８のメッシュに基づく２−ＦＴ（２フォールト・トレラ
ント）メッシュを示す。２つの余分なノード（４０及び
４１）が元のメッシュに対してアンチ対角上に位相幾何
学的に配置されている。図２７は黒いブロックで表され
ている２つの障害ノード１１及び２１を示している。図
２８は２つの障害ノードを除去した再構成され、再ラベ
ル付けされた正常なターゲット・メッシュを示す。
【０１１７】「シーソー」配列及びアンチ対角配列で構
成されたメッシュの上述の例の場合、当分野の技術者に
は、フォールト・トレラント性が本発明の他の配列手法
にしたがって構成されたメッシュで達成できることが認
識されよう。
【０１１８】メッシュにフォールト・トレラント性を達
成する上述の技法を、特にｋの値が小さい場合に、きわ
めて直接的に実施することができる。ｋの値が大きい場
合、スイッチング機構を使用して、次数の増加に対処す
ることができる。
【０１１９】さらに、本発明によれば、最大ｋ個の障害
が存在する場合に、ｋ−ＦＴメッシュＭk〜で正常なｄ
−次元のメッシュＭを探し出すための再命名プロセス
は、以下の説明を除き、正常な２次元メッシュを探し出
すための上述の再命名プロセスと同様である。
【０１２０】２次元メッシュについて上述した最初のス
テップにおいて、ｃ＋２をｊ（ｊ＝２＋ｎ1ｎ2．．．ｎ
d-1）に置き換える。
【０１２１】２次元メッシュについて上述した第２のス
テップを、ｄ−次元メッシュに対して何ら変更を加える
ことなく行うことができる。
【０１２２】「シーソー」配列手法にしたがって構成さ
れたｄ−次元のメッシュの場合、２次元メッシュについ
て上述した第３のステップを、メッシュの座標（ｉ1，
ｉ2，．．．ｉd）に対応するラベルｌを除き、そのまま
行うことができる。
【数６２】ｉ1＝（ｌ＋１）ｍｏｄ ｎ1
【０１２３】
【数６３】
【０１２４】
【数６４】
【０１２５】
【数６５】
【０１２６】
【数６６】
【０１２７】
【数６７】
【０１２８】ｉd＜０またはｉd≧ｎdのラベルｌを有す
るノードは省かれる。
【０１２９】当分野の技術者には、「シーソー」配列で
構成された正常なｄ−次元のメッシュを探し出すための
上述の第３のステップに類似したステップを、行主体配
列、アンチ対角配列、インターリーブ・アンチ対角配列
などの各種の手法、ならびにこれらの配列手法のいずれ
かの組合せにしたがって構成されたｄ−次元のメッシュ
の各々に対して実行することができることが認識されよ
う。
【０１３０】当分野の技術者には、行主体配列、アンチ
対角主体配列、インターリーブ・アンチ対角主体配列、
及び「シーソー」配列などの上述の配列手法、またはこ
れらの配列手法のいずれかの組合せにしたがって、２次
元またはｄ−次元のメッシュを構成し、ラベル付けを
し、再ラベル付けするための上述の新規の技法が、典型
的な４隣接（または、２ｄ−隣接）メッシュ構造に限定
されないことも認識されよう。それ故、上記の技法を任
意のメッシュ状またはグリッド状のアーキテクチャに適
用し、このアーキテクチャを連続した番号のわずかなグ
ループのみにまとめられたオフセットのセットを有する
対角グラフまたは環状グラフのサブグラフになるように
することができる。
【０１３１】他のメッシュ状またはグリッド状のアーキ
テクチャの例としては、６個が接続された（すなわち、
六角形の）メッシュ、８個が接続されたメッシュ、ト
リ、シングル・ツイステッド・トリ、ダブル・ツイステ
ッド・トリなどが挙げられる。６個が接続されたメッシ
ュの各ノードは２つの水平隣接物、２つの対角隣接物及
び２つのアンチ対角隣接物に接続される。ただし、この
ような隣接物が存在していることを条件とする。６個が
接続されたメッシュはしたがって六角形の境界を有して
いる。８個が接続されたメッシュの各ノードはｄ−次元
のメッシュのこれらの典型的な隣接物だけではなく、こ
れらの対角及びアンチ対角隣接物にも接続される。ただ
し、このような隣接物が存在していることを条件とす
る。ｒ×ｃのトーラスを最初と最後の行の間、及び最初
と最後の列の間に折り返しエッジが付加されたｒ×ｃメ
ッシュとして定義することができる。
【０１３２】上述の目的のすべてに合致する、メッシュ
・アーキテクチャの障害に対してトレラント性をもたら
す方法及び装置を説明した。当分野の技術者には、上記
の説明が図示説明のためだけのものであることが認識さ
れよう。これは徹底したものではなく、また本発明を開
示した厳密な形態に限定しようというものでもなく、ま
た上記の教示に照らして、多くの修正及び改変を行える
ことは明かであろう。
【０１３３】本明細書に記載した実施例及び例は本発明
の原理及びその実用上の用途をもっともよく説明し、こ
れによって当分野の技術者が本発明を、意図している特
定の用途にもっとも適した各種の実施例及び各種の改変
形でもっともよく利用できるようにするために示された
ものである。
【図面の簡単な説明】
【図１】従来方式でラベルの付けられた４つの行、４つ
の列及び１６個のノードを有する２次元メッシュの例を
示す図面である。
【図２】対角グラフ・モデルにしたがってラベルの付け
られた図１に示した２次元メッシュの図面である。
【図３】２つの予備ノードならびに余分のエッジによっ
て改変され、対角グラフ・モデルにしたがってラベルの
付けられた図２に示した２次元メッシュの図面である。
【図４】図３に示した２次元メッシュに対応する対角グ
ラフの図面である。
【図５】図４に示した対角グラフに対する隣接マトリッ
クスの図面である。
【図６】２つの予備ノードならびに余分のエッジによっ
て改変され、環状グラフ・モデルにしたがってラベルの
付けられた図２に示した２次元メッシュの図面である。
【図７】図６に示した２次元メッシュに対応する環状グ
ラフの図面である。
【図８】図７に示した環状グラフに対する隣接マトリッ
クスの図面である。
【図９】行主体配列で構成された構成された５×８のメ
ッシュを示す図面である。
【図１０】アンチ対角主体配列で構成された５×８のメ
ッシュを示す図面である。
【図１１】インターリーブ・アンチ対角主体配列で構成
された５×８のメッシュを示す図面である。
【図１２】新規なラベル付け技法にしたがって構成され
た７×４のメッシュを示す図面である。
【図１３】他の新規なラベル付け技法にしたがって構成
された８×４のメッシュを示す図面である。
【図１４】さらに他の新規なラベル付け技法にしたがっ
て構成された１０×４のメッシュを示す図面である。
【図１５】ノードを従来方式でラベル付けした従来技術
の７×６のメッシュを示す図面である。
【図１６】さらにまた他のラベル付け手法にしたがって
ラベル付けされた図１５に示したものと同じ７×６のメ
ッシュを示す図面である。
【図１７】図１６に示した７×６のメッシュをサブグラ
フとして含んでいる、オフセットが｛５、６、７｝の基
本グラフＭ0〜を示す図面である。
【図１８】図１７に示したグラフに余分のノード１個が
追加された１フォールト・トレラント（１−ＦＴ）メッ
シュを示す図面である。
【図１９】障害ノード１８を発見した際に、本発明の再
命名プロセス部分にしたがって再構成された図１８に示
したグラフの改変形を示す図面である。
【図２０】本発明の再命名プロセス部分にしたがって再
構成されたメッシュに使用される正常なノードに対する
新しいラベルの付いた図１９に示したものと同じ再構成
されたメッシュを示す図面である。
【図２１】明確を期すためエッジを省略した図１６に示
したメッシュを示す図面である。
【図２２】明確を期すためエッジを省略した図１７に示
したメッシュを示す図面である。
【図２３】明確を期すためエッジを省略した図１８に示
したメッシュを示す図面である。
【図２４】明確を期すためエッジを省略した図１９に示
したメッシュを示す図面である。
【図２５】明確を期すためエッジを省略した図２０に示
したメッシュを示す図面である。
【図２６】図１０に示した５×８のメッシュに基づく２
−ＦＴ（２フォールト・トレラント）メッシュを示す図
面である。
【図２７】障害ノードが２つある図２６のメッシュを示
す図面である。
【図２８】図２７の２個の障害ノードを排除して再構成
され、再ラベル付けされた正常なメッシュを示す図面で
ある。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・エドワード・サイファー アメリカ合衆国95030、カリフォルニア州 ロス・ガトス、サーストン・ストリート 242 (72)発明者 チン・ティエン・ホー アメリカ合衆国95120、カリフォルニア州 サン・ノゼ、アンジョー・クリーク・サー クル7055

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】Ｎ個のノードを有しているターゲットメッ
    シュＭをサポートすることができる、最大ｋ個の構成プ
    ロセッサの故障にまで前記メッシュＭの機能を維持でき
    るフォールト・トレラントなメッシュＭk〜であって、 ａ）Ｎ＋ｍ（ｍは前記メッシュＭk〜における余分のノ
    ードの数）個のノードであって、前記ノードは対角グラ
    フまたは環状グラフのいずれかのグラフによって表す事
    が可能であることと夫々の前記ノードは前記いずれかの
    グラフとの関連で決定される識別子を有していることと
    を具備し、少なくとも一の前記余分なノードは入出力ノ
    ードであることを特徴としていることと、 ｂ）前記識別子と前記グラフ中の該ノードの位置によっ
    て決定されるパターンにしたがって夫々の前記ノード間
    を接続する複数のエッジと、 を具備するフォールト・トレラントなメッシュＭk〜。
  2. 【請求項２】前記フォールト・トレラントなメッシュＭ
    k〜はｄ次元であり、前記ＮはＮ＝ｎ1×ｎ2×．．．×
    ｎd（各ｎiが前記メッシュＭ中におけるｉ番目の次元の
    サイズ）で表され、ｎ1≦ｎ2≦．．．≦ｎd（ｎd≧３）
    であり、 前記ｍは、ｎ1が奇数の場合にｍ＝ｋ＋ｎ1−１、ｎ1が
    奇数の場合にｍ＝ｋ＋ｎ1−２であり、 前記ｋが奇数の場合に、前記エッジは以下の数式によっ
    て定義され、 【数１】｛ｎ1＋j|−１≦ｊ≦（ｋ＋１）／２｝， 【数２】｛ｎ1ｎ2＋j|0≦ｊ≦（ｋ−１）／２｝， 【数３】 ｛ｎ1ｎ2ｎ3＋j|0≦ｊ≦（ｋ−１）／２｝，... ， 及び最大 【数４】 ｛ｎ1ｎ2…ｎd-1＋j|0≦ｊ≦（ｋ−１）／２｝； 前記ｋが偶数の場合に、前記エッジは以下の数式によっ
    て定義される、 【数５】｛ｎ1＋j|-1≦ｊ≦（ｋ＋２）／２｝ 【数６】｛ｎ1ｎ2＋j|0≦ｊ≦ｋ／２｝ 【数７】｛ｎ1ｎ2ｎ3＋j|0≦ｊ≦ｋ／２｝ 及び最大 【数８】｛ｎ1ｎ2…ｎd-1＋j|0≦ｊ≦ｋ／２｝ 事を特徴とした請求項１のフォールト・トレラントなメ
    ッシュＭk〜。
  3. 【請求項３】前記環状グラフの度数と対応する前記フォ
    ールト・トレラントなメッシュＭk〜が、ｋが奇数の場
    合（ｄ−１）ｋ＋ｄ＋３であり、ｋが偶数の場合（ｄ−
    １）ｋ＋２ｄ＋２である事を特徴とする請求項２のフォ
    ールト・トレラントなメッシュＭk〜。
  4. 【請求項４】前記ｄが２であって、ｎ1が列の数と等し
    く、ｎ2が行の数と等しいことを特徴とする請求項３の
    フォールト・トレラントなメッシュＭk〜。
  5. 【請求項５】ｋが奇数の場合に、 【数９】｛ｃ＋j|−１≦ｊ≦（ｋ＋１）／２｝ というオフセットのセットによってエッジを定義し、ｋ
    が偶数の場合に、 【数１０】｛ｃ＋j|−１≦ｊ≦（ｋ＋２）／２｝ というオフセットのセットによってエッジを定義する請
    求項４のフォールト・トレラントなメッシュＭk〜。
  6. 【請求項６】最大ｋ個の障害に対して許容性のあるフォ
    ールト・トレラントなメッシュＭk〜を構成する方法で
    あって、 （ａ）前記Ｍk〜を作成するモデルとして前記Ｍk〜に対
    する対角グラフ表記または環状グラフ表記の一方を利用
    するステップであって、前記Ｍk〜はＮ個のノードを有
    するターゲットメッシュＭとｍ個の付加ノードを含んで
    おり、前記いずれかのグラフ表記は少なくとも１つの六
    角形と位相幾何学的に同等なものであることと、 （ｂ）各々の値がグラフに関して決定される識別子を前
    記各ノードに割り当てるステップと、 （ｃ）前記ノードに割り当てられた前記識別子及び前記
    グラフ内の前記ノードの位置によって定義される接続パ
    ターンにしたがって前記ノードのそれぞれの間に接続さ
    れる複数個のエッジを定義するステップと、 （ｄ）前記グラフの表記に基づいて前記Ｍk〜を作成す
    るステップと、 を具備する、フォールトトレラントなメッシュＭk〜を
    構成する方法。
  7. 【請求項７】最大ｋ個の障害に対して許容性のあるフォ
    ールト・トレラントなメッシュＭk〜を構成する方法で
    あって、 （ａ）前記Ｍk〜を作成するモデルとして前記Ｍk〜に対
    する対角グラフ表記または環状グラフ表記の一方を利用
    するステップであって、前記Ｍk〜はＮ個のノードを有
    するターゲットメッシュＭとｍ個の付加ノードを含んで
    おり、前記いずれかのグラフ表記はｄ−次元のメッシュ
    のグラフ表記であって、前記ＮはＮ＝ｎ1×ｎ2×．．．
    ×ｎd（各ｎiが前記メッシュＭ中におけるｉ番目の次元
    のサイズ）で表され、ｎ1≦ｎ2≦．．．≦ｎd（ｎd≧
    ３）であり、 （ｂ）各々の値がグラフに関して決定される識別子を前
    記各ノードに割り当てるステップと、 （ｃ）前記ノードに割り当てられた前記識別子及び前記
    グラフ内の前記ノードの位置によって定義される接続パ
    ターンにしたがって前記ノードのそれぞれの間に接続さ
    れる複数個のエッジを定義するステップと、 （ｄ）前記グラフの表記に基づいて前記Ｍk〜を作成す
    るステップと、 を具備するフォールト・トレラント・メッシュＭk〜を
    構成する方法。
  8. 【請求項８】前記利用ステップにおいて、ｎ1が奇数の
    場合にｍ＝ｋ＋ｎ1−１、ｎ1が奇数の場合にｍ＝ｋ＋ｎ
    1−２であり、 前記ｋが奇数の場合に、 【数１１】｛ｎ1＋j|−１≦ｊ≦（ｋ＋１）／２｝， 【数１２】｛ｎ1ｎ2＋j|0≦ｊ≦（ｋ−１）／２｝， 【数１３】 ｛ｎ1ｎ2ｎ3＋j|0≦ｊ≦（ｋ−１）／２｝，... ， 及び最大 【数１４】 ｛ｎ1ｎ2…ｎd-1＋j|0≦ｊ≦（ｋ−１）／２｝； というオフセットのセットの和集合によってエッジを定
    義し、前記ｋが偶数の場合に、 【数１５】｛ｎ1＋j|-1≦ｊ≦（ｋ＋２）／２｝ 【数１６】｛ｎ1ｎ2＋j|0≦ｊ≦ｋ／２｝ 【数１７】｛ｎ1ｎ2ｎ3＋j|0≦ｊ≦ｋ／２｝ 及び最大 【数１８】｛ｎ1ｎ2…ｎd-1＋j|0≦ｊ≦ｋ／２｝ というオフセットのセットの和集合によってエッジを定
    義することを含んでいる請求項７記載の方法。
  9. 【請求項９】前記利用ステップが、 （ａ）前記ターゲット・メッシュＭの次元ｄを決定し、 （ｂ）ｎ1，ｎ2，．．．，ｎdの値を入力することによ
    って、前記ターゲット・メッシュＭの構造を識別し、 （ｃ）構成される前記フォールト・トレラント・メッシ
    ュＭk〜が許容すべき障害の数ｋを入力し、 （ｄ）Ｎ＋ｍ個のノードを有する対角グラフまたは環状
    グラフのいずれか一方を定義し（ただし、ｎ1が奇数の
    場合にｍ＝ｋ＋ｎ1−１、ｎ1が偶数の場合にｍ＝ｋ＋ｎ
    1−２である）、 （ｅ）ｋが奇数の場合に、 【数１９】｛ｎ1＋j|−１≦ｊ≦（ｋ＋１）／２｝ 【数２０】｛ｎ1ｎ2＋j|0≦ｊ≦（ｋ−１）／２｝ 【数２１】 ｛ｎ1ｎ2ｎ3＋j|0≦ｊ≦（ｋ−１）／２｝，… 及び最大 【数２２】 ｛ｎ1ｎ2…ｎd-1＋j|0≦ｊ≦（ｋ−１）／２｝ というオフセットのセットの和集合によってエッジを定
    義し、 （ｆ）ｋが偶数の場合に、 【数２３】｛ｎ1＋j|−１≦ｊ≦（ｋ＋２）／２｝ 【数２４】｛ｎ1ｎ2＋j|0≦ｊ≦ｋ／２｝ 【数２５】｛ｎ1ｎ2ｎ3＋j|0≦ｊ≦ｋ／２｝，… 及び最大 【数２６】｛ｎ1ｎ2…ｎd-1＋j|0≦ｊ≦ｋ／２｝ というオフセットのセットの和集合によってエッジを定
    義すること、を含んでいる請求項７記載の方法。
  10. 【請求項１０】ｋが奇数の場合に、 【数２７】｛ｃ＋j|−１≦ｊ≦（ｋ＋１）／２｝ というオフセットのセットによってエッジを定義し、ｋ
    が偶数の場合に、 【数２８】｛ｃ＋j|−１≦ｊ≦（ｋ＋２）／２｝ というオフセットのセットによってエッジを定義する請
    求項９記載の方法。
  11. 【請求項１１】予備ノードの数ｍがトレラント性の対象
    となる障害の数ｋに等しい請求項１０記載の方法。
  12. 【請求項１２】環状グラフ・モデルによって表すことが
    できる最大ｋ個の障害を許容しうるフォールト・トレラ
    ント・メッシュＭk〜内で、Ｎ（Ｎ＝ｎ1×ｎ2×．．．
    ×ｎd、ｎ1≦ｎ2≦．．．≦ｎd（ｎd≧３））個のノー
    ドを有するｄ次元のターゲット・メッシュＭを探し出す
    プロセスであって、 （ａ）前記Ｍk〜及びその循環グラフ表記内の障害及び
    非障害ノードを識別するステップと、 （ｂ）ノードｉから、循環グラフ・モデルを中心とした
    第１の順序で、前記Ｍk〜内のすべてのノードｉ（０≦
    ｉ≦Ｎ＋ｍ−ｋ−１）に対して前記Ｍk〜内の前記障害
    及び非障害のノード数を計数するステップと、 （ｃ）各非障害ノードを検出する度に、非障害ノードの
    カウント数をチェックしｊ（ｊ＝ｎ1×ｎ2×．．．×ｎ
    d-1）よりも大きいかどうかを決定するステップと、 （ｄ）前記非障害ノードのカウント数がｊよりも大きく
    なった場合に、前記計数ステップを終了するステップ
    と、 （ｅ）前記終了ステップの後、障害ノードのカウント数
    がｋ／２よりも大きいかどうかを決定し、大きい場合に
    は、ノードｉをマーク済みノードとして指定し、それ以
    外の場合には、ノードｉを未マークとして指定するステ
    ップと、 （ｆ）０≦ｉ≦Ｎ＋ｍ−ｋ−１について、メッシュＭk
    〜内の各ノードｉに対してステップ（ａ）ないし（ｃ）
    を反復するステップと、 からなるプロセス。
  13. 【請求項１３】Ｍk〜が最大ｋ個の障害を維持すること
    ができ、かつメッシュＭを形成するために再構成でき
    る、Ｎ個のノードを有するメッシュＭを含んでいるｋ−
    フォールト・トレラント・メッシュＭk〜を構成し、し
    かも最大ｋ個の障害がＭk〜によって維持されている場
    合に、Ｍk〜内でＭを探し出すための方法において、 （ａ）ＭのＮ個のノード及びｍ個の付加ノードを対角グ
    ラフ及び環状グラフの一方の形態で表するステップと、 （ｂ）所定の接続パターンによって、ノードのそれぞれ
    の間の接続を表すグラフのエッジを定義するステップ
    と、 （ｃ）Ｍk〜が最大ｋ個の障害を維持する場合に、Ｍk〜
    内のどの非障害ノードをメッシュＭの最初のノードの候
    補とみなすかを決定するステップと、 （ｄ）候補の非障害ノードのどれがターゲット・メッシ
    ュＭの最初のノードになるかを決定するステップと、 （ｅ）所定の命名規則にしたがい、かつターゲット・メ
    ッシュＭの最初のノードから各非障害ノードに識別子を
    割り当てるステップからなり、 利用ステップがｄ−次元のメッシュのグラフ表記を利用
    することを含んでおり、ノードの数ＮがＮ＝ｎ1×ｎ
    2×．．．×ｎdによって与えられ、各ｎ1がｉ次元のメ
    ッシュＭのサイズを表し、ｎ1≦ｎ2≦．．．≦ｎdで、
    ｎd≧３である、 前記方法。
  14. 【請求項１４】前記エッジを定義するステップがノード
    のそれぞれの間の接続を表すグラフのエッジを、 （ｉ）ｋが奇数の場合には、 【数２９】｛ｎ1＋j|−１≦ｊ≦（ｋ＋１）／２｝ 【数３０】｛ｎ1ｎ2＋j|0≦ｊ≦（ｋ−１）／２｝ 【数３１】｛ｎ1ｎ2ｎ3＋j|0≦ｊ≦（ｋ＋１）／２｝，
    … 及び最大 【数３２】 ｛ｎ1ｎ2…ｎd-1＋j|0≦ｊ≦（ｋ−１）／２｝ というオフセットのセットの和集合によって定義し、 （ｉｉ）ｋが偶数の場合に、 【数３３】｛ｎ1＋j|−１≦ｊ≦（ｋ＋２）／２｝， 【数３４】｛ｎ1ｎ2＋j|0≦ｊ≦ｋ／２｝， 【数３５】｛ｎ1ｎ2ｎ3＋j|0≦ｊ≦ｋ／２｝，… ， 及び最大 【数３６】｛ｎ1ｎ2…ｎd-1＋j|0≦ｊ≦ｋ／２｝． というオフセットのセットの和集合によって定義するこ
    とを含んでいる請求項１３記載の方法。
  15. 【請求項１５】前記識別子ｌを各非障害ノードへ割り当
    てるステップが、（ｉ1，ｉ2，．．．，ｉd）で、 【数３７】ｉ1＝（ｌ＋１）ｍｏｄ ｎ1 【数３８】 【数３９】 【数４０】 【数４１】 及び 【数４２】 であり、 ｉd＜０またはｉd≧ｎdであるラベルｌの付いたノード
    を省く、 ターゲット・メッシュＭの最初のノードから始まる命名
    規則を用いる、 請求項１４記載の方法。
JP5080754A 1992-05-04 1993-04-07 フォールト・トレラント・メッシュおよびその構成方法 Pending JPH0628330A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US878946 1986-06-26
US07/878,946 US5271014A (en) 1992-05-04 1992-05-04 Method and apparatus for a fault-tolerant mesh with spare nodes

Publications (1)

Publication Number Publication Date
JPH0628330A true JPH0628330A (ja) 1994-02-04

Family

ID=25373137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5080754A Pending JPH0628330A (ja) 1992-05-04 1993-04-07 フォールト・トレラント・メッシュおよびその構成方法

Country Status (2)

Country Link
US (1) US5271014A (ja)
JP (1) JPH0628330A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6378085B1 (en) 1998-06-15 2002-04-23 Nec Corporation High reliability system, apparatus and method for generating connective relation, and computer readable storage medium
WO2012127619A1 (ja) 2011-03-22 2012-09-27 富士通株式会社 並列計算機システム及び並列計算機システムの制御方法
JP2014238885A (ja) * 2009-07-31 2014-12-18 株式会社Ｎｔｔドコモ 信頼性保証のある仮想化インフラストラクチャのためのリソース割振りプロトコル
US9900011B2 (en) 2016-03-07 2018-02-20 Kabushiki Kaisha Toshiba Semiconductor apparatus, routing module, and control method of semiconductor apparatus

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313645A (en) * 1991-05-13 1994-05-17 International Business Machines Corporation Method for interconnecting and system of interconnected processing elements by controlling network density
US5825773A (en) * 1991-03-20 1998-10-20 Hitachi, Ltd. Switching system for transferring broadcast packet held in broadcast buffer received from input port to output ports according to the state of each output port
JP3679813B2 (ja) * 1991-07-22 2005-08-03 株式会社日立製作所 並列計算機
US5758053A (en) * 1992-07-22 1998-05-26 Hitachi, Ltd. Fault handling and recovery for system having plural processors
US5459853A (en) * 1992-11-23 1995-10-17 International Business Machines Corporation Efficient variable-block data storage system employing a staggered fixed-block-architecture array
EP1046994A3 (en) * 1994-03-22 2000-12-06 Hyperchip Inc. Efficient direct cell replacement fault tolerant architecture supporting completely integrated systems with means for direct communication with system operator
US5544330A (en) * 1994-07-13 1996-08-06 Emc Corporation Fault tolerant interconnect topology using multiple rings
US5859983A (en) * 1996-07-01 1999-01-12 Sun Microsystems, Inc Non-hypercube interconnection subsystem having a subset of nodes interconnected using polygonal topology and other nodes connect to the nodes in the subset
US6047331A (en) * 1997-02-19 2000-04-04 Massachusetts Institute Of Technology Method and apparatus for automatic protection switching
US6728205B1 (en) 1997-02-19 2004-04-27 Massachusetts Institute Of Technology Method and apparatus for automatic protection switching
US6055225A (en) * 1997-06-02 2000-04-25 Hewlett-Packard Company Ring architecture for quad port bypass circuits
US6178522B1 (en) 1998-06-02 2001-01-23 Alliedsignal Inc. Method and apparatus for managing redundant computer-based systems for fault tolerant computing
EP1374360A4 (en) * 2001-02-24 2010-02-17 Ibm ERROR TOLERANCE IN A SUPERCOMPUTER THROUGH DYNAMIC REPARTITIONING
TW200712898A (en) * 2005-09-30 2007-04-01 Tyan Computer Corp Multi-processor module
TWI410087B (zh) 2010-12-20 2013-09-21 Ind Tech Res Inst 多核心晶片網路
US9077616B2 (en) * 2012-08-08 2015-07-07 International Business Machines Corporation T-star interconnection network topology
US9893950B2 (en) * 2016-01-27 2018-02-13 International Business Machines Corporation Switch-connected HyperX network
CN111965694B (zh) * 2020-08-03 2024-01-30 中国石油天然气集团有限公司 地震物理点位置确定方法、装置及地震观测系统
CN114448834B (zh) * 2022-02-11 2023-07-07 福建师范大学 一种基于折叠超立方体的多处理机网络故障节点诊断方法
CN117785567A (zh) * 2024-02-28 2024-03-29 上海特高信息技术有限公司 一种基于连接方向的可重构容错策略及重构控制器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051354A (en) * 1975-07-03 1977-09-27 Texas Instruments Incorporated Fault-tolerant cell addressable array
US4047163A (en) * 1975-07-03 1977-09-06 Texas Instruments Incorporated Fault-tolerant cell addressable array
US4302819A (en) * 1979-10-22 1981-11-24 Hewlett-Packard Company Fault tolerant monolithic multiplier
NZ207742A (en) * 1983-04-11 1988-06-30 Commw Of Australia Redundant architecture of systolic processor array
US4605928A (en) * 1983-10-24 1986-08-12 International Business Machines Corporation Fault-tolerant array of cross-point switching matrices
EP0190813B1 (en) * 1985-01-29 1991-09-18 The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Processing cell for fault tolerant arrays
FR2583943A1 (fr) * 1985-06-20 1986-12-26 Trouvin Cabinet Sa Reseau de transmission d'information entre materiels informatiques
US4722084A (en) * 1985-10-02 1988-01-26 Itt Corporation Array reconfiguration apparatus and methods particularly adapted for use with very large scale integrated circuits
NL8600218A (nl) * 1986-01-30 1987-08-17 Philips Nv Netwerk van dataverwerkingsstations.
US4791603A (en) * 1986-07-18 1988-12-13 Honeywell Inc. Dynamically reconfigurable array logic
US5038386A (en) * 1986-08-29 1991-08-06 International Business Machines Corporation Polymorphic mesh network image processing system
FR2606184B1 (fr) * 1986-10-31 1991-11-29 Thomson Csf Dispositif de calcul reconfigurable
EP0308660B1 (de) * 1987-09-22 1995-05-24 Siemens Aktiengesellschaft Vorrichtung zur Herstellung einer testkompatiblen, weitgehend fehlertoleranten Konfiguration von redundant implementierten systolischen VLSI-Systemen
US4942517A (en) * 1987-10-08 1990-07-17 Eastman Kodak Company Enhanced input/output architecture for toroidally-connected distributed-memory parallel computers
US4868818A (en) * 1987-10-29 1989-09-19 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Fault tolerant hypercube computer system architecture
AU3059689A (en) * 1988-02-04 1989-08-25 City University, The Improvements in or relating to data handling arrays
US4907232A (en) * 1988-04-28 1990-03-06 The Charles Stark Draper Laboratory, Inc. Fault-tolerant parallel processing system
US4970724A (en) * 1988-12-22 1990-11-13 Hughes Aircraft Company Redundancy and testing techniques for IC wafers
US5020059A (en) * 1989-03-31 1991-05-28 At&T Bell Laboratories Reconfigurable signal processor
US5201044A (en) * 1990-04-16 1993-04-06 International Business Machines Corporation Data processing method for file status recovery includes providing a log file of atomic transactions that may span both volatile and non volatile memory

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
IEE TRANSACTIONS ON COMPUTERS=1976 *
IEE TRANSACTIONS ON COMPUTERS=1990 *
JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING=1991 *
PROCEEDINGS OF THE 21ST INTERNATIONAL SYMPOSIUM ON FAULT-TOLERANT COMPUTING-P292-299 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6378085B1 (en) 1998-06-15 2002-04-23 Nec Corporation High reliability system, apparatus and method for generating connective relation, and computer readable storage medium
JP2014238885A (ja) * 2009-07-31 2014-12-18 株式会社Ｎｔｔドコモ 信頼性保証のある仮想化インフラストラクチャのためのリソース割振りプロトコル
WO2012127619A1 (ja) 2011-03-22 2012-09-27 富士通株式会社 並列計算機システム及び並列計算機システムの制御方法
JPWO2012127619A1 (ja) * 2011-03-22 2014-07-24 富士通株式会社 並列計算機システム及び並列計算機システムの制御方法
JP5696779B2 (ja) * 2011-03-22 2015-04-08 富士通株式会社 並列計算機システム及び並列計算機システムの制御方法
US9258358B2 (en) 2011-03-22 2016-02-09 Fujitsu Limited Parallel computing system and control method of parallel computing system
US9900011B2 (en) 2016-03-07 2018-02-20 Kabushiki Kaisha Toshiba Semiconductor apparatus, routing module, and control method of semiconductor apparatus

Also Published As

Publication number Publication date
US5271014A (en) 1993-12-14

Similar Documents

Publication Publication Date Title
JPH0628330A (ja) フォールト・トレラント・メッシュおよびその構成方法
US5280607A (en) Method and apparatus for tolerating faults in mesh architectures
Dutt et al. Some practical issues in the design of fault-tolerant multiprocessors
Kuo et al. Efficient reconfiguration algorithms for degradable VLSI/WSI arrays
US5513313A (en) Method for generating hierarchical fault-tolerant mesh architectures
JPH0766718A (ja) プログラム可能論理用ウェファ・スケール構造
Bruck et al. Efficient fault-tolerant mesh and hypercube architectures
Bruck et al. Fault-tolerant meshes with small degree
Mazumder Evaluation of on-chip static interconnection networks
Banerjee et al. Design and evaluation of hardware strategies for reconfiguring hypercubes and meshes under faults
Kuo et al. Spare allocation and reconfiguration in large area VLSI
Zhang Fault tolerant networks with small degree
Bruck et al. Fault-tolerant meshes with minimal numbers of spares
Kuo et al. Reconfigurable cube-connected cycles architectures
Ghafoor Partitioning of even networks for improved diagnosability (multiprocessor systems)
Fukushima et al. An improved reconfiguration method for degradable processor arrays using genetic algorithm
Tzeng et al. Maximum reconfiguration of 2-D mesh systems with faults
Bruck et al. Tolerating faults in a mesh with a row of spare nodes
Wu et al. Exploration of a reconfigurable 2D mesh network-on-chip architecture and a topology reconfiguration algorithm
Izadi Design of fault-tolerant distributed-memory multiprocessors
Wang et al. A new fault-tolerant broadcast routing algorithm on mesh networks
Ku et al. Systematic design of fault-tolerant multiprocessors with shared buses
Dutt Fast polylog-time reconfiguration of structurally fault-tolerant multiprocessors
Bruck et al. Tolerating Faults in a Mesh with a Row of Spare Nodes.
Ali et al. Exact bounds on running ASCEND/DESCEND and FAN-IN algorithms on synchronous multiple bus networks