JPH01214140A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01214140A JPH01214140A JP63038688A JP3868888A JPH01214140A JP H01214140 A JPH01214140 A JP H01214140A JP 63038688 A JP63038688 A JP 63038688A JP 3868888 A JP3868888 A JP 3868888A JP H01214140 A JPH01214140 A JP H01214140A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- protective film
- residual
- residue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 230000001681 protective effect Effects 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、配線材料としてのＡｌＳｉ膜中のＳｉ残渣を
半導体装置表面から完全に除去する方法に関する。
半導体装置表面から完全に除去する方法に関する。
ＡｌＳｉ膜は信頼性の高い配線材料として半導体装置の
表面に堆積生成して使用される。第２図はその生成方法
を示す図である。ここでは、必要な素子が形成された後
のＳｉ基板１上のフィールド酸化膜２へのコンタクトホ
ール２ａの作成後に、スパッタ等によりＡｌＳｉ膜３を
蒸着堆積して、その後に配線となる部分以外をエツチン
グで除去して生成している。
表面に堆積生成して使用される。第２図はその生成方法
を示す図である。ここでは、必要な素子が形成された後
のＳｉ基板１上のフィールド酸化膜２へのコンタクトホ
ール２ａの作成後に、スパッタ等によりＡｌＳｉ膜３を
蒸着堆積して、その後に配線となる部分以外をエツチン
グで除去して生成している。
ところが、フィールド酸イビ膜２上にＳｉ残渣４が残る
ために、従来ではこれをプラズマエツチングにより除法
していた。
ために、従来ではこれをプラズマエツチングにより除法
していた。
しかしながら、このプラズマエツチングでは、フィール
ド酸化膜２も同時にエツチング除去されるために、Ｓｉ
残渣４のプラズマエツチングによる除去には限度があり
、そのＳｉ残渣４を完全に除去することは困難であった
。
ド酸化膜２も同時にエツチング除去されるために、Ｓｉ
残渣４のプラズマエツチングによる除去には限度があり
、そのＳｉ残渣４を完全に除去することは困難であった
。
本発明はこのような点に鑑みてなされたものであり、そ
の目的は、Ｓｉ残渣を完全に除去でき、しかもフィール
ド酸化膜がエツチングされることもない方法を提供する
ことである。
の目的は、Ｓｉ残渣を完全に除去でき、しかもフィール
ド酸化膜がエツチングされることもない方法を提供する
ことである。
このために本発明は、配線材料にＡｌＳｉ膜を使用する
半導体装置において、 Ｓｉ基板のコンタクト部以外のフィールド酸化膜上に上
記ＡｌＳｉ膜のエツチング及びＳｉ残渣除去エンチング
に耐久性を持つ保護膜を形成する第１工程と、該保護膜
及び上記コンタク゛ト部に上記ＡｌＳｉ膜を堆積する第
２工程と、上記ＡｌＳｉ膜をエツチングして配線パター
ンを形成する第３工程と、上記保護膜上に残ったＳｉ残
渣をエツチングで除去する第４工程と、上記保護膜を除
去する第５工程とを含むようにした。
半導体装置において、 Ｓｉ基板のコンタクト部以外のフィールド酸化膜上に上
記ＡｌＳｉ膜のエツチング及びＳｉ残渣除去エンチング
に耐久性を持つ保護膜を形成する第１工程と、該保護膜
及び上記コンタク゛ト部に上記ＡｌＳｉ膜を堆積する第
２工程と、上記ＡｌＳｉ膜をエツチングして配線パター
ンを形成する第３工程と、上記保護膜上に残ったＳｉ残
渣をエツチングで除去する第４工程と、上記保護膜を除
去する第５工程とを含むようにした。
以下、本発明の実施例について説明する。第１図はその
一実施例の工程を示す図である。本実施例では、コンタ
クトホール２ａの作成（第１図（ａ））の後に、フィー
ルド酸化膜２及びコンタクトホール２ａ内に保護膜５を
堆積（第１図（ｂｌ）Ｌ、その後にコンタクトホール２
ａの保護膜５をエツチングにより除去（第１図（Ｃ））
する。そして、この後にＡｌＳｉ膜（１％Ｓｉ含有）３
をスバ、り蒸着により堆積する（第１図（ｄ））。この
後、そのＡｌＳｉ膜３をエツチングすることにより配線
部分の残して除去する（第１図（ｅ））。これによりＳ
ｉ残渣４が保護膜５上に残る。よって、この後保護膜５
の部分をプラズマエツチングすればＳｉ残渣４を完全に
除去することができる（第１図（ｆ））。この後は、保
護膜５を剥離して配線パターンを完成させる（第１図（
ｇ））。
一実施例の工程を示す図である。本実施例では、コンタ
クトホール２ａの作成（第１図（ａ））の後に、フィー
ルド酸化膜２及びコンタクトホール２ａ内に保護膜５を
堆積（第１図（ｂｌ）Ｌ、その後にコンタクトホール２
ａの保護膜５をエツチングにより除去（第１図（Ｃ））
する。そして、この後にＡｌＳｉ膜（１％Ｓｉ含有）３
をスバ、り蒸着により堆積する（第１図（ｄ））。この
後、そのＡｌＳｉ膜３をエツチングすることにより配線
部分の残して除去する（第１図（ｅ））。これによりＳ
ｉ残渣４が保護膜５上に残る。よって、この後保護膜５
の部分をプラズマエツチングすればＳｉ残渣４を完全に
除去することができる（第１図（ｆ））。この後は、保
護膜５を剥離して配線パターンを完成させる（第１図（
ｇ））。
この方法によれば、Ｓｉ残渣４の除去の処理時に、フィ
ールド酸化膜２は保護膜５により保護されるので、Ｓｉ
残渣４の除去を十分に行っても、フィールド酸化膜２が
エツチングされることはない。
ールド酸化膜２は保護膜５により保護されるので、Ｓｉ
残渣４の除去を十分に行っても、フィールド酸化膜２が
エツチングされることはない。
上記保護膜５としては、ポリイミドをｌμＩ１１程度堆
積したものを使用できる。この場合、ＡｌＳｉ膜３のエ
ツチングには、リン酸を主成分とするエツチング液を使
用し、ＣＦ、プラズマエツチングにてポリイミド上のＳ
ｉ残渣をエツチング除去する。
積したものを使用できる。この場合、ＡｌＳｉ膜３のエ
ツチングには、リン酸を主成分とするエツチング液を使
用し、ＣＦ、プラズマエツチングにてポリイミド上のＳ
ｉ残渣をエツチング除去する。
残ったポリイミドは、剥離液にて除去する。
なお、保護膜５としては、ポリイミドの他に、ＴｉＷ
、窒化膜等を使用できる。ＴｉＷの場合はショート防止
のために完全に除去する必要があるが、窒化膜は必ずし
も完全除去の必要性はない。
、窒化膜等を使用できる。ＴｉＷの場合はショート防止
のために完全に除去する必要があるが、窒化膜は必ずし
も完全除去の必要性はない。
以上説明したように本発明によれば、配線材料としてＡ
ｌＳｉ膜を使用する場合に、半導体装置表面のＳｉ残渣
の完全除去が可能となる。
ｌＳｉ膜を使用する場合に、半導体装置表面のＳｉ残渣
の完全除去が可能となる。
第１図（ａ）〜（ｇ）は本発明の一実施例のＳｉ残渣除
去方法の説明図、第２図は（ａ）〜（ｄ）は従来のＳｉ
残渣除去方法の説明図である。 １・・・シリコン基板、２・・・フィールド酸化膜、２
ａ・・・コンタクトホール、３・・・ＡｌＳｉ膜、４・
・・Ｓｉ残渣、５・・・保護膜。 代理人 弁理士 長 尾 常 明 第２図
去方法の説明図、第２図は（ａ）〜（ｄ）は従来のＳｉ
残渣除去方法の説明図である。 １・・・シリコン基板、２・・・フィールド酸化膜、２
ａ・・・コンタクトホール、３・・・ＡｌＳｉ膜、４・
・・Ｓｉ残渣、５・・・保護膜。 代理人 弁理士 長 尾 常 明 第２図
Claims (1)
- （１）、配線材料にＡｌＳｉ膜を使用する半導体装置に
おいて、 Ｓｉ基板のコンタクト部以外のフィールド酸化膜上に上
記ＡｌＳｉ膜のエッチング及びＳｉ残渣除去エッチング
に耐久性を持つ保護膜を形成する第１工程と、該保護膜
及び上記コンタクト部に上記ＡｌＳｉ膜を堆積する第２
工程と、上記ＡｌＳｉ膜をエッチングして配線パターン
を形成する第３工程と、上記保護膜上に残ったＳｉ残渣
をエッチングで除去する第４工程と、上記保護膜を除去
する第５工程とを含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63038688A JPH01214140A (ja) | 1988-02-23 | 1988-02-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63038688A JPH01214140A (ja) | 1988-02-23 | 1988-02-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01214140A true JPH01214140A (ja) | 1989-08-28 |
Family
ID=12532235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63038688A Pending JPH01214140A (ja) | 1988-02-23 | 1988-02-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01214140A (ja) |
-
1988
- 1988-02-23 JP JP63038688A patent/JPH01214140A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5744402A (en) | Method of manufacturing semiconductor devices | |
| JP3266109B2 (ja) | 電子デバイスの作製方法 | |
| US4915779A (en) | Residue-free plasma etch of high temperature AlCu | |
| JPH01214140A (ja) | 半導体装置の製造方法 | |
| KR19990075921A (ko) | 피식각막 식각방법 | |
| JP2983356B2 (ja) | 半導体素子の製造方法 | |
| JPH0779099B2 (ja) | パタン形成法 | |
| JPH04157723A (ja) | アルミニウム膜のドライエッチング方法 | |
| JPS62149138A (ja) | 半導体装置の製造方法 | |
| JPS62149125A (ja) | 半導体装置の製造方法 | |
| JPH07176501A (ja) | 半導体装置の製造方法 | |
| JPH04313223A (ja) | 半導体装置の製造方法 | |
| JPS63173331A (ja) | 半導体装置の製造方法 | |
| JPS6411345A (en) | Formation of contact between interconnections | |
| JPH0350828A (ja) | 金配線の形成方法 | |
| KR100205096B1 (ko) | 반도체 소자의 감광막 제거방법 | |
| JPH10116819A (ja) | アルミニウム膜又はアルミニウム合金膜のエッチング方 法 | |
| JPH03276633A (ja) | 半導体装置の製造方法 | |
| JP3208780B2 (ja) | コンタクトホールに生成する金属膜よりなる環状生成物の除去方法 | |
| JPH0758198A (ja) | 半導体装置の製造方法 | |
| JPH04305928A (ja) | 半導体装置の製造方法 | |
| JPH01211922A (ja) | レジスト層のアッシング方法 | |
| JPH01283848A (ja) | 半導体装置の製造方法 | |
| JPH0482221A (ja) | 半導体装置の製造方法 | |
| JPS63164322A (ja) | 半導体装置 |