JPH01211157A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサ及びこれによって制御され
る周辺回路が１つの半導体基板に形成されて成る半導体
集積回路、さらには複数周波混在アナログ信号から単周
波を識別するためのハードウェアを内蔵するデータ処理
用ＬＳＩに関し、例えばＤＴＭＦ　（デュアル・トーン
・マルチ・フリクエンシ）レシーバ機能を備えたシング
ルチップマイクロコンピュータＬＳＩに適用して有効な
技術に関するものである。

〔従来技術〕

ブツシュボタン電話機などで利用されているＤＴＭＦ信
号は低群４周波の内の１周波と高群４周波の内の１周波
とを組合せた２周波混合信号である。このようなりＴＭ
Ｆ信号は送信相手局の判別に利用されるだけでなく、留
守番電話の記録をアクセスするための暗証、さらには電
話を利用したホームオートメーションやリーモートコン
トロールのための指示信号などとしても利用されるに至
っている。

従来ＤＴＭＦ信号を受けてその単周波を分離識別するた
めのレシーバはそれ専用のＬＳＩとして提供されていた
。例えばＤＴＭＦレシーバＬＳＩは、高群用バンドパス
フィルタや低群用バンドパスフィルタを利用してＤＴＭ
Ｆ信号から単周波を分離し、分離された単周波をコンパ
レータもしくはリミタで波形整形する。波形整形された
信号に対しては、その間隔をクロック信号に基づいて計
数したり、或いは、高群４周波及び低群４周波夫々を判
別するためのスイッチドキャパシタフィルタを８チャン
ネル分設けてチャンネルの識別を行うようにして、その
結果をデコーダなどでコード化して外部に出力する。

ＤＴＭＦレシーバから外部に出力されたデータは、プロ
セッサもしくはマイクロコンピュータなどのデータ処理
用ＬＳＩに取り込まれ、これによって必要な制御が行わ
れる。

尚、ＤＴＭＦレシーバＬＳＩについて記載された文献の
例としては昭和５９年１１月３０日オーム社発行のｒＬ
ＳＩハンドブックＪ　Ｐ６２９がある。

〔発明が解決しようとする課題〕

しかしながら、ＤＴＭＦレシーバとこの出力に基づいた
制御を行う制御手段が夫々異なるＬＳＩによって構成さ
れていると、相互をインタフェースする際にノイズの影
響を受ける虞のあることばもとより、ＤＴＭＦレシーバ
の特性もしくは機能がそれ固有のハードウェアで一元的
に決定されてしまうために、適用可能な入力アナログ信
号に対する周波数帯域に汎用性がなく、しかも変換時の
サンプリングレートや変換精度も固定であることからそ
の動作もしくは機能を自由に選択することができず簡単
に種々の要求に対応し難く、システム構成の困難性をも
惹起するという問題点のあることが本発明者によって明
らかにされた。

本発明の目的は、適用可能な入力アナログ信号に対する
周波数帯域に汎用性を持たせることが可能であって、し
かも変換時のサンプリングレートや変換精度などの動作
特性や機能を簡単に選択し得る、複数周波混在アナログ
信号のためのレシーバ機能を備えた半導体集積回路を提
供することにある。

本発明の前記並びにそのほかの目的と新規な特徴は１本
明細書の記述及び添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、複数周波混在アナログ信号から単周波を分離
する手段と、分離された単周波を波形整形する手段と、
マイクロプロセッサから供給される信号に基づいて決定
される動作に従ってその波形整形された信号から周波数
判別のためのディジタルデータを形成する手段と、これ
によって形成されたディジタルデータをマイクロプロセ
ッサによってアクセス可能に保持するデータ保持手段と
を含んで成るマルチ・フリクエンシ・レシーバを、マイ
クロプロセッサを含むデータ処理用ＬＳＩに内蔵して構
成するものである。

上記ディジタルデータ形成手段は、マイクロプロセッサ
から供給されるクロック信号を波形整形された信号の間
隔毎に計数するカウンタなどによって構成される。

上記波形整形された信号は上記データ保持手段に対する
アクセス要求のためのフラグビットもしくは割込み信号
を形成するために利用することができ、また、ディジタ
ルデータ形成手段とデータ保持手段との間にゲート手段
を設け、当該ゲート手段の開閉制御をマイクロプロセッ
サの制御に基づいて行うようにすることができる。

〔作　用〕

上記した手段によれば。マイクロプロセッサは、ディジ
タルデータ形成手段の動作を決定するために与える信号
と上記データ保持手段から得るデータとに基づいて複数
周波混在アナログ信号を構成する単周波の種類を判別す
ることにより、その動作決定のための信号を変更するこ
とにより、入力アナログ信号に対する周波数帯域に汎用
性を持たせることが可能になると共に、アナログ・ディ
ジタル変換精度も比較的自由に設定可能とされる。

また、ディジタルデータ形成手段とデータ保持手段との
間に設けられたゲート手段の開閉制御がマイクロプロセ
ッサの制御に基づいて行われると、単周波識別のための
データのサンプリング回数やサンプリングレートの変更
が任意に可能となって信頼性の向上はもとより、動作特
性や機能を簡単に選択し得る自由度も一層増し、さらに
はシステム上におけるプロセッサの処理能力もしくはプ
ロセッサの負担との関係を考慮してその機能を選択する
ことが可能になる。このとき、上記波形整形された信号
をデータ保持手段に対するアクセス要求のためのフラグ
ビットもしくは割込み信号を形成するために利用する場
合、プロセッサはその信号を参照しながら内部制御動作
手順に従って単周波識別のためのデータのサンプリング
回数やサンプリングレートを簡単に非同期制御すること
ができる。

〔実施例〕

第１図は本発明の一実施例に係る半導体集積回路のブロ
ック図である。同図に示される半導体集積回路は、公知
の半導体集積回路製造技術によってシリコン基板のよう
な１つの半導体基板に形成されたシングルチップマイク
ロコンピュータＬＳＩとされる。

第１図において１で示される機能ブロックは、マイクロ
プロセッサＭＰＵ、及びこれによって制御されるＲＯＭ
　（リード・オンリ・メモリ）、ＲＡＭ（ランダム・ア
クセス・メモリ）、ｌ１０（入出力回路）などの周辺回
路を含む機能ブロックとされる。この機能ブロック１は
外部データバスＤＢ、外部アドレスバスＡＢ、外部コン
トロールバスＣＢを介して適宜のローカルシステム又は
ホストシステムに結合可能にされる。

第１図において２はシングルチップマイクロコンピュー
タＬＳＩにおける１つの周辺回路として位置付けられる
ＤＴＭＦレシーバである。このＤＴＭＦレシーバ２は、
特に制限されないが、ブツシュボタン電話機などで利用
されているＤＴＭＦ信号即ち低群４周波の内の１周波と
高群４周波の内の１周波とを組合せた２周波混合アナロ
グ信号Ａ　ｉ　ｎを受けてそれを構成する２つの単周波
を識別だめの回路である。

ＤＴＭＦレシーバ２は、アナログ入力端子３から供給さ
れるＤＴＭＦ信号Ａ　ｉ　ｎから雑音を除去する図示し
ないローパスフィルタ及びバイパスフィルタを入力段に
備え、雑音が除去されたＤＴＭＦ信号Ａｉｎは高群用バ
ンドパスフィルタ４及び低群用バンドパスフィルタ５に
夫々供給される。

高群用バンドパスフィルタ４は入力Ｄ　Ｔ　Ｍ　Ｆ信号
Ａ　ｉ　ｎから低群４周波を除去し、また、低群用バン
ドパスフィルタ５は入力ＤＴＭＦ信号Ａｉｎから高群４
周波を除去する。これら高群用バンドパスフィルタ４及
び低群用バンドパスフィルタ５は、特に制限されないが
、パイカッド縦続接続型のスイッチドキャパシタフィル
タもしくはアナログフィルタで構成することができる。

高群用バンドパスフィルタ４で分離された単周波はリミ
タのようなコンパレータ６で矩形波に波形整形され、ま
た、低群用バンドパスフィルタ５で分離された単周波は
リミタのようなコンパレータ７で矩形波に波形整形され
る。尚、夫々のコンパレータ６．７には参照電位Ｖｒｅ
ｆが与えられている。

コンパレータ６の出力矩形波は高群用周期カウンタ８に
供給され、コンパレータ７の出力矩形波は低群用周期カ
ウンタ９に供給される。両カウンタ８，９には、特に制
限されないが、マイクロプロセッサＭＰＵの基準タロツ
ク信号に対して所定の分周比で分周されたタロツク信号
ＣＬＫが供給される。高群用周期カウンタ８、低群用周
期カウンタ９は、上記クロック信号ＣＬＫのハイレベル
パルス数を、コンパレータ６．７から出力される矩形波
の間隔毎に計数する。即ち、矩形波の立ち上がり変化に
呼応して計数値を出力すると共に内部をリセットして新
たな計数動作を開始する。したがって、高群用周期カウ
ンタ８及び低群用周期カウンタ９の出力ディジタル計数
値は、クロック信号ＣＬＫの周波数に従って言い換える
なら基準クロック信号に対してマイクロプロセッサが選
択する分周比に従って相違される。但し、マイクロプロ
セッサＭＰＵは自らの動作基準クロック信号に対するク
ロック信号ＣＬＫの周波数を直接的に把握している関係
上当該クロック信号ＣＬＫの周波数との対応でそのディ
ジタル計数データを認識することができる。

高群用周期カウンタ８及び低群用周期カウンタ９の出力
端子は夫々ゲート１０．１１を介してデータレジスタ１
２．１３の入力端子に結合される。

データレジスタ１２．１３は夫々マイクロプロセッサＭ
ＰＵが管理するアドレス空間にマツピングされ、マイク
ロプロセッサＭＰＵの出力アドレス信号をデコードする
図示しないアドレスデコーダで形成されるようなレジス
タ選択信号Ｒ８工２．Ｒ８工、がアサートされることに
より夫々マイクロプロセッサＭＰＵによってアクセス可
能とされる。

データレジスタ１２．１３のデータ出力端子は機能ブロ
ック１に内蔵される図示しない内部データバスを介して
マイクロプロセッサＭＰＵのデータ入出力端子に接続さ
れている６ 上記ゲート１０．１１はコントローラ１４から出力され
るゲート開閉信号ＧＳ１゜、ＧＳ□１がアサートされる
ことによって開成制御される。このコントローラ１４に
はコンパレータ６．７から出力される矩形波、さらには
マイクロプロセッサＭＰＵから出力されるゲート制御信
号ＧＣ工。、ＧＣ□１が供給される。

例えばゲート制御信号ＧＣ□。のパルス状アサート変化
をコントローラ１４が検出すると、ゲート開閉信号Ｇ５
１１．をアサートしてゲート１０を開成制御する。この
状態でコンパレータ６から出力される矩形波の立ち上が
りエツジに呼応して高群用周期カウンタ８から出力され
る計数データが開成状態のゲート１０を介してデータレ
ジスタ１２にストアされると、そのときコンパレータ６
から出力された矩形波の立ち上がりエツジを検出してい
るコントローラ１４は当該エツジの検出に同期してゲー
ト開閉信号ＧＳ１．をネゲートしてゲート１０を閉成す
る。同様に、ゲート制御信号ＧＣ１□のパルス状アサー
ト変化をコントローラ１４が検出すると、ゲート開閉信
号Ｇ５１１をアサートしてゲート１１を開成制御する。

この状態でコンパレータ７から出力される矩形波の立ち
上がりエツジに呼応して低群用周期カウンタ９から出力
される計数データが開成状態のゲート１１を介してデー
タレジスタ１３にストアされると、そのときコンパレー
タ７から出力された矩形波の立ち上がりエツジを検出し
ているコントローラ１４は当該エツジ検出に同期してゲ
ート開閉信号ＧＳよ、をネゲートしてゲート１１を閉成
する。

マイクロプロセッサＭＰＵが上記ゲート制御信号ＧＣ，
。、ＧＣ□、をアサートするか否かは、データレジスタ
１２．１３に対するアクセス状態並びに割込みフラグ１
５．１６を参照して行う。

割込みフラグ１５．１６は、特に制限されないが、コン
パレータ６．７から出力される矩形波の立上りエツジに
呼応してマイクロプロセッサＭＰＵがサンプリング可能
な期間セット状態を保持する。セット状態の割込みフラ
グ１５．１６によって発生される割込みをマイクロプロ
セッサＭＰＵが受は付けると、このマイクロプロセッサ
ＭＰＵは割込み発生源に対応するデータレジスタ１２゜
１３をアクセスして計数データを内部に取り込む。

マイクロプロセッサＭＰＵの内部に取り込まれた計数デ
ータは、低群４周波又は高群４周波の夫々の周波に対応
する参照データと比較され、これによってＤＴＭＦ信号
Ａｉｎに含まれる単周波を判別する。このとき利用され
る参照データはクロック信号ＣＬＫの周波数に対応して
夫々予め算出されてＲＡＭなどに格納されている。尚、
単周波の種類を判別するための処理は参照データとの比
較処理に限定されず、タロツク信号ＣＬＫの周波数と計
数データとに基づく演算で直接判別するようにしてもよ
い。

ここで、既述の如く両周期カウンタ８，９による計数デ
ータの出力動作並びに内部リセット動作はコンパレータ
６．７から矩形波が出力される毎に行われるが、夫々の
周期カウンタ８，９の計数データをゲート１０．１１を
介してデータレジスタ１２．１３に内部転送するか否か
はマイクロプロセッサＭＰＵの制御に委ねられているに
れによりマイクロプロセッサＭＰＵはその内部制御手順
に従って周期カウンタ８，９の出力を毎回サンプリング
することもできるし、また、所定回数おきにサンプリン
グすることもできるため計数データに対するサンプリン
グレートの変更が可能になり、さらには−旦データレジ
スタ１２．１３に計数データが内部転送されるとゲート
１０．１１が閉成されるように内部制御されているから
、データレジスタ１２．１３に格納された同一計数デー
タを複数回に亘ってサンプリングすることもできるよう
になる。例えば周期カウンタ８，９から出力される計数
データのサンプリングレートを４回おきとする場合には
、マイクロプロセッサＭＰＵは割込みフラグ１５．１６
から発生される割込み回数を監視しながら４回に１度の
割合でデータレジスタ１２．１３をアクセスすると共に
ゲート制御信号ＧＣ□。、ＧＣ□１をパルス状にアサー
ト制御する。

上記実施例によれば以下の作用効果を得るものである。

（１）マイクロプロセッサＭＰＵは、高群用周期カウン
タ８．低群用周期カウンタ９の計数動作を決定するため
に与えるクロック信号ＣＬＫ信号と、データレジスタ１
２．１３をアクセスして得る計数データとに基づいてＤ
ＴＭＦ信号Ａｉｎに含まれる単周波の種類を判別するこ
とにより、ＤＴＭＦレシーバ２の特性もしくは機能がそ
れ固有のハードウェアで一元的に決定されず、クロック
信号ＣＬＫの周波数を変更することにより、ＤＴＭＦ信
号Ａｉｎに対する周波数帯域に汎用性を持たせることが
可能になると共に、周期カウンタ８，９で行われるアナ
ログ・ディジタル変換精度も比較的自由に設定可能にな
る。特に入力アナログ信号に対する周波数帯域に一層の
汎用性を得る場合には、バンドパスフィルタ４，５を構
成するスイッチドキャパシタフィルタのためのスイッチ
ングクロック信号もマイクロプロセッサＭＰＵの動作基
準信号に対して所定の分周比を持つ信号にしておくこと
が望ましい。

（２）周期カウンタ８，９の出力端子とデータレジスタ
１２．１３の入力端子との間にゲート１０゜１１が設け
られ、それらの開閉制御がマイクロプロセッサＭＰＵの
制御に基づいて行われることにより、周期カウンタ８，
９から出力される計数データのサンプリングレートや同
一計数データのサンプリング回数などを、マイクロプロ
セッサの制御手順に応じて任意に変更可能となって、Ｄ
ＴＭＦレシーバ２の動作特性や機能を簡単に選択し得る
自由度も一層増すことができる。

（３）さらに上記したＤＴＭＦレシーバ２の動作特性や
機能を簡単に選択し得る自由度が増すということは、シ
ステム上におけるマイクロプロセッサＭＰＵの処理能力
もしくはプロセッサの負担との関係を考慮して計数デー
タのサンプリングレートやサンプリング回数を決定する
ことができることになり、システム上許容される範囲で
ＤＴＭＦレシーバ２の信頼性を最大限に発揮させること
が可能になる。

（４）特に、コンパレータ６．７から出力される矩形波
の変化をデータレジスタ１２．１３に対するアクセス要
求のためのフラグビットもしくは割込み信号として利用
する場合、さらには、−旦データレジスタ１２．１３に
計数データが内部転送されるとゲート１０．１１が閉成
されるように内部制御される場合、マイクロプロセッサ
ＭＰＵはそのフラグビットもしくは割込み信号を参照し
ながら内部制御動作手順に従って単周波識別のための計
数データのサンプリング回数やサンプリングレートを簡
単に比同期制御することができるようになる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが本発明はそれに限定されるものでは
なくその要旨を逸脱しない範囲において種々変更するこ
とができる。

例えば上記実施例では高群周波用のハードウェアと低群
周波用のハードウェアとを夫々個別的に持つ場合を一例
としているが、マイクロプロセッサの処理能力に応じて
その一部を時分割で共用するようにしてもよい。

また、上記実施例ではデータレジスタに対するアクセス
可能状態をマイクロプロセッサへ知らせる手段として高
群用及び低群用夫々の割込みフラグ１５．１６を用いる
ようにしたが、これをフラグビットに変更してもよい。

この場合には、マイクロプロセッサは当該フラグビット
を逐次サンプリングすることが必要になる。また、高群
用及び低群用に共用される割込みフラグと、その割込み
フラグに対する発生源を識別可能とするためのフラグビ
ットに置き換えてもよい。この場合、フラグビットに対
する制御はコンパレータ６．７から出力される矩形波を
用いることができ、また、フラグビットに対するサンプ
リングは割込みフラグによって発生される割込みが受は
付けられるときに行うようにすることができる。

上記実施例のＤＴＭＦレシーバ２は周期カウンタを利用
する形式としたが本発明はこれに限定されるものではな
く、スイッチドキャパシタフィルタ形式とすることがで
きる。例えばその場合には、スイッチドキャパシタフィ
ルタのコンデンサ比を時分割で切り換えて高群４周波及
び低群４周波に応するような複数チャンネル分のバンド
パスフィルタを構成し、各チャンネルに応するシリアル
出力から最大振幅のチャンネル信号を検出するようにク
ロック動作でチャンネル識別を行ってこれに応するデー
タをデータレジスタに与えるように構成することができ
る。この場合にスイッチドキャパシタフィルタなどに与
えられるスイッチング動作クロックがマイクロプロセッ
サの動作基準信号と一定の関係を持つようにされる。

また、マイクロプロセッサによってアクセス可能なデー
タ保持手段はファースト・イン・ファースト・アウト（
ＦＩＦ○）形式で構成することができる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＤＴＭＦレシーバ内
蔵シングルチップマイクロコンピュータＬＳＩに適用し
た場合について説明したが、本発明はこれに限定される
ものではなく、ＤＴＭＦ信号以外の複数周波混在アナロ
グ信号を扱うマルチ・フリクエンシ・レシーバを内蔵す
るマイクロコンピュータＬＳＩやその他のデータ処理用
ＬＳＩに広く適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、マイクロプロセッサは、ディジタルデータ形
成手段の動作を決定するために与える信号とデータ保持
手段をアクセスして得るデータとに基づいて複数周波混
在アナログ信号に含まれる単周波の種類を判別すること
により、マルチ・フリクエンシ・レシーバの特性もしく
は機能がそれ固有のハードウェアで一元的に決定されず
、その動作決定のための信号を変更することにより、入
力アナログ信号に対する周波数帯域に汎用性を持たせる
ことが可能になると共に、ディジタルデータ形成手段で
行われるアナログ・ディジタル変換精度も比較的自由に
設定可能になるという効果がある。

また、ディジタルデータ形成手段とデータ保持手段との
間に設けられたゲート手段の開閉制御がマイクロプロセ
ッサの制御に基づいて行われる場合、単周波識別のため
のデータのサンプリングレートや同一データのサンプリ
ング回数などを、マイクロプロセッサの制御手順に応じ
て任意に変更可能となって、マルチ・フリクエンシ・レ
シーバの動作特性や機能を簡単に選択し得る自由度も一
層増すことができる。しかもこれにより、システム上に
おけるマイクロプロセッサの処理能力もしくはプロセッ
サの負担との関係を考慮して単周波識別のためのデータ
のサンプリングレートやサンプリング回数を決定するこ
とができることになり、システム上許容される範囲でマ
ルチ・フリクエンシ・レシーバの信頼性を最大限に発揮
させることが可能になる。

そして、入力アナログ信号を波形整形した信号変化をデ
ータ保持手段に対するアクセス要求のためのフラグビッ
トもしくは割込み信号として利用する場合、さらには、
−旦データ保持手段にディジタルデータが内部転送され
るとゲート手段が閉成されるように内部制御され場合、
マイクロプロセッサはフラグピットもしくは割込み信号
を参照しながらその内部制御動作手順に従って単周波識
別のためのデータのサンプリング回数やサンプリングレ
ートを簡単に非同期制御することができるようになる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る半導体集積回路のブロ
ック図である。 １・・・マイクロプロセッサなどを含む機能ブロック、
ＭＰＵ・・・マイクロプロセッサ、２・・・ＤＴＭＦレ
シーバ、Ａ　ｉ　ｎ・・・ＤＴＭＦ信号、４・・・高群
用バンドパスフィルタ、５・・・低群用バンドパスフィ
ルタ、６，７・・・コンパレータ、８・・・高群用周期
カウンタ、９・・・低群用周期カウンタ、１０．１１・
・ゲート、１２．１３・・・データレジスタ、１４・・
・コントローラ、１５．１６・・・割込みフラグ、ＣＬ
Ｋ・・・タロツク信号、Ｒ５１２，Ｒ３ｉ、・・・レジ
スタ選択信号、ＧＣｌｏ、ＧＣ□、−・・ゲート制御信
号、ＧＳ□。。 ＧＳ工、・・・ゲート選択信号。

Claims (1)

1. 【特許請求の範囲】 １、マイクロプロセッサ及びこれによって制御される周
   辺回路が１つの半導体基板に形成されて成る半導体集積
   回路であって、複数周波が混在されたアナログ信号から
   単周波を分離する手段と、分離された単周波を波形整形
   する手段と、上記マイクロプロセッサから供給される信
   号に基づいて決定される動作に従ってその波形整形され
   た信号から周波数判別のためのディジタルデータを形成
   する手段と、これによって形成されたディジタルデータ
   をマイクロプロセッサによってアクセス可能に保持する
   データ保持手段とを含んで成るマルチ・フリクエンシ・
   レシーバを内蔵し、上記マイクロプロセッサは、ディジ
   タルデータ形成手段の動作を決定するために与える信号
   と上記データ保持手段から得るデータとに基づいて複数
   周波混在アナログ信号を構成する単周波の種類を判別す
   るようにされて成る半導体集積回路。 ２、上記波形整形された信号は上記データ保持手段に対
   するアクセス要求のためのフラグビットもしくは割込み
   信号を形成するために利用されて成るものであることを
   特徴とする特許請求の範囲第１項記載の半導体集積回路
   。 ３、上記ディジタルデータ形成手段とデータ保持手段と
   の間にゲート手段を設け、当該ゲート手段の開閉制御を
   マイクロプロセッサの制御に基づいて行うようにしたも
   のであることを特徴とする特許請求の範囲第１項記載の
   半導体集積回路。