JP2760795B2 - 半導体集積回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサ及びこれによって制御さ
れる周辺回路が１つの半導体基板に形成されて成る半導
体集積回路、さらには複数周波混在アナログ信号から単
周波を識別するためのハードウェアを内蔵するデータ処
理用LSIに関し、例えばDTFM（デュアル・トーン・マル
チ・フリクエンシ）レシーバ機能を備えたシングルチッ
プマイクロコンピュータLSIに適用して有効な技術に関
するものである。

〔従来技術〕

プッシュボタン電話機などで利用されているDTMF信号
は低群４周波の内の１周波と高群４周波の内の１周波と
を組合せた２周波混合信号である。このようなDTMF信号
は送信相手局の判別に利用されるだけでなく、留守番電
話の記録をアクセスするための暗証、さらには電話を利
用したホームオートメーションやリーモートコントロー
ルのための指示信号などとしても利用されるに至ってい
る。

従来DTMF信号を受けてその単周波を分離識別するため
のレシーバはそれ専用のLSIとして提供されていた。例
えばDTMFレシーバLSIは、高群用バンドパスフィルタや
低群用バンドパスフィルタを利用してDTMF信号から単周
波を分離し、分離された単周波をコンパレータもしくは
リミタで波形整形する。波形整形された信号に対して
は、その間隔をクロック信号に基づいて計数したり、或
いは、高群４周波及び低群４周波夫々を判別するための
スイッチドキャパシタフィルタを８チャンネル分設けて
チャンネルの識別を行うようにして、その結果をデコー
ダなどでコード化して外部に出力する。

DTMFレシーバから外部に出力されたデータは、プロセ
ッサもしくはマイクロコンピュータなどのデータ処理用
LSIに取り込まれ、これによって必要な制御が行われ
る。

尚、DTMFレシーバLSIについて記載された文献の例と
しては昭和59年11月30日オーム社発行の「LSIハンドブ
ック」P629がある。

〔発明が解決しようとする課題〕

しかしながら、DTMFレシーバとこの出力に基づいた制
御を行う制御手段が夫々異なるLSIによって構成されて
いると、相互をインタフェースする際にノイズの影響を
受ける虞のあることはもとより、DTMFレシーバの特性も
しくは機能がそれ固有のハードウェアで一元的に決定さ
れてしまうために、適用可能な入力アナログ信号に対す
る周波数帯域に汎用性がなく、しかも変換時のサンプリ
ングレートや変換精度も固定であることからその動作も
しくは機能を自由に選択することができず簡単に種々の
要求に対応し難く、システム構成の困難性をも惹起する
という問題点のあることが本発明者によって明らかにさ
れた。

本発明の目的は、適用可能な入力アナログ信号に対す
る周波数帯域に汎用性を持たせることが可能であって、
しかも変換時のサンプリングレートや変換精度などの動
作特性や機能を選択し得る、複数周波混在アナログ信号
のためのレシーバ機能を備えた半導体集積回路を提供す
ることにある。

本発明の前記並びにそのほかの目的の新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろ
う。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば下記の通りである。

すなわち、複数周波混在アナログ信号から単周波を分
離する手段と、分離された単周波を波形整形する手段
と、マイクロプロセッサから供給される信号に基づいて
決定される動作に従ってその波形整形された信号から周
波数判別のためのディジタルデータを形成する手段と、
これによって形成されたディジタルデータをマイクロプ
ロセッサによってアクセス可能に保持するデータ保持手
段とを含んで成るマルチ・フリクエンシ・レシーバを、
マイクロプロセッサを含むデータ処理用LSIに内蔵して
構成するものである。

上記ディジタルデータ形成手段は、マイクロプロセッ
サから供給されるクロック信号を波形整形された信号の
間隔毎に計数するカウンタなどによって構成される。

上記波形整形された信号は上記データ保持手段に対す
るアクセス要求のためのフラグビットもしくは割込み信
号を形成するために利用することができ、また、ディジ
タルデータ形成手段とデータ保持手段との間にゲート手
段を設け、当該ゲート手段の開閉制御をマイクロプロセ
ッサの制御に基づいて行うようにすることができる。

〔作 用〕

上記した手段によれば。マイクロプロセッサは、ディ
ジタルデータ形成手段の動作を決定するために与える信
号と上記データ保持手段から得るデータとに基づいて複
数周波混在アナログ信号を構成する単周波の種類を判別
することにより、その動作決定のための信号を変更する
ことにより、入力アナログ信号に対する周波数帯域に汎
用性を持たせることが可能になると共に、アナログ・デ
ィジタル変換精度も比較的自由に設定可能とされる。

また、ディジタルデータ形成手段とデータ保持手段と
の間に設けられたゲート手段の開閉制御がマイクロプロ
セッサの制御に基づいて行われると、単周波識別のため
のデータのサンプリング回数やサンプリングレートの変
更が任意に可能となって信頼性の向上はもとより、動作
特性や機能を簡単選択し得る自由度も一層増し、さらに
はシステム上におけるプロセッサの処理能力もしくはプ
ロセッサの負担との関係を考慮してその機能を選択する
ことが可能になる。このとき、上記波形整形された信号
をデータ保持手段に対するアクセス要求のためのフラグ
ビットもしくは割込み信号を形成するために利用する場
合、プロセッサはその信号を参照しながら内部制御動作
手順に従って単周波識別のためのデータのサンプリング
回数やサンプリングレートを簡単に非同期制御すること
ができる。

〔実 施 例〕

第１図は本発明の一実施例に係る半導体集積回路のブ
ロック図である。同図に示される半導体集積回路は、公
知の半導体集積回路製造技術によってシリコン基板のよ
うな１つの半導体基板に形成されたシングルチップマイ
クロコンピュータLSIとされる。

第１図において１で示される機能ブロックは、マイク
ロプロセッサMPU、及びこれによって制御されるROM（リ
ード・オンリ・メモリ）、RAM（ランダム・アクセス・
メモリ）、I/O（入出力回路）などの周辺回路を含む機
能ブロックとされる。この機能ブロック１は外部データ
バスDB、外部アドレスバスAB、外部コントロールバスCB
を介して適宜のローカルシステム又はホストシステムに
結合可能にされる。

第１図において２はシングルチップマイクロコンピュ
ータLSIにおける１つの周辺回路として位置付けられるD
TMFレシーバである。このDTMFレシーバ２は、特に制限
されないが、プッシュボタン電話機などで利用されてい
るDTMF信号即ち低群４周波の内の１周波と高群４周波の
内の１周波とを組合せた２周波混合アナログ信号Ainを
受けてそれを構成する２つの単周波を識別ための回路で
ある。

DTMFレシーバ２は、アナログ入力端子３から供給され
るDTMF信号Ainから雑音を除去する図示しないローパス
フィルタ及びハイパスフィルタを入力段に備え、雑音が
除去されたDTMF信号Ainは高群用バンドパスフィルタ４
及び低群用バンドパスフィルタ５に夫々供給される。高
群用バンドパスフィルタ４は入力DTMF信号Ainから低群
４周波を除去し、また、低群用バンドパスフィルタ５は
入力DTMF信号Ainから高群４周波を除去する。これら高
群用バンドパスフィルタ４及び低群用バンドパスフィル
タ５は、特に制限されないが、バイカッド縦続接続型の
スイッチキャパシタフィルタもしくはアナログフィルタ
で構成することができる。

高群用バンドパスフィルタ４で分離された単周波はリ
ミタのようなコンパレータ６で矩形波に波形整形され、
また、低群用バンドパスフィルタ５で分離された単周波
はリミタのようなコンパレータ７で矩形波に波形整形さ
れる。尚、夫々のコンパレータ6,7には参照Vrefが与え
られている。

コンパレータ６の出力矩形波は高群用周期カウンタ８
に供給され、コンパレータ７の出力矩形波は低群用周期
カウンタ９に供給される。両カウンタ8,9には、特に制
限されないが、マイクロプロセッサMPUの基準クロック
信号に対して所定の分周比で分周されたクロック信号CL
Kが供給される。高群用周期カウンタ８、低群用周期カ
ウンタ９は、上記クロック信号のCLKのハイレベルパル
ス数を、コンパレータ６、７から出力される矩形波の間
隔毎に計数する。即ち、矩形波の立ち上がり変化に呼応
して計数値を出力すると共に内部をリセットして新たな
計数動作を開始する。したがって、高群用周期カウンタ
８及び低群用周期カウンタ９の出力ディジタル計数値
は、クロック信号CLKの周波数に従って言い換えるなら
基準クロック信号に対してマイクロプロセッサが選択す
る分周比に従って相違される。但し、マイクロプロセッ
サMPUは自らの動作基準クロック信号に対するクロック
信号CLKの周波数を直接的に把握している関係上当該ク
ロック信号CLKの周波数との対応でそのディジタル計数
データを認識することができる。

高群用周期カウンタ８及び低群用周期カウンタ９の出
力端子は夫々ゲート10,11を介してデータレジスタ12,13
の入力端子に結合される。データレジスタ12,13は夫々
マイクロプロセッサMPUが管理するアドレス空間にマッ
ピングされ、マイクロプロセッサMPUの出力アドレス信
号をデコードする図示しないアドレスデコーダで形成さ
れるようなレジスタ選択信号RS₁₂,RS₁₃がアサートされ
ることにより夫々マイクロプロセッサMPUによってアク
セス可能とされる。データレジスタ12,13のデータ出力
端子は機能ブロック１に内蔵される図示しない内部デー
タバスを介してマイクロプロセッサMPUのデータ入出力
端子に接続されている。

上記ゲート10,11はコントローラ14から出力されるゲ
ート開閉信号GS₁₀,GS₁₁がアサートされることによって
開成制御される。このコントローラ14にはコンパレータ
6,7から出力される矩形波、さらにはマイクロプロセッ
サMPUから出力されるゲート制御信号GC₁₀,GC₁₁が供給さ
れる。

例えばゲート制御信号GC₁₀のパルス状アサート変化を
コントローラ14が検出すると、ゲート開閉信号GS₁₀をア
サートしてゲート10を開成制御する。この状態でコンパ
レータ６から出力される矩形波の立ち上がりエッジに呼
応して高群用周期カウンタ８から出力される計数データ
が開成状態のゲート10を介してデータレジスタ12にスト
アされると、そのときコンパレータ６から出力された矩
形波の立ち上がりエッジを検出しているコントローラ14
は当該エッジの検出に同期してゲート開閉信号GS₁₀をネ
ゲートしてゲート10を閉成する。同様に、ゲート制御信
号GC₁₁のパルス状アサート変化をコントローラ14が検出
すると、ゲート開閉信号GS₁₁をアサートしてゲート11を
開成制御する。この状態でコンパレータ７から出力され
る矩形波の立ち上がりエッジに呼応して低群用周期カウ
ンタ９から出力される計数データが開成状態のゲート11
を介してデータレジスタ13にストアされると、そのとき
コンパレータ７から出力された矩形波の立ち上がりエッ
ジを検出しているコントローラ14は当該エッジ検出に同
期してゲート開閉信号GS₁₁をネゲートしてゲート11を閉
成する。

マイクロプロセッサMPUが上記ゲート制御信号GC₁₀,GC
₁₁をアサートするか否かは、データレジスタ12,13に対
するアクセス状態並びに割込みフラグ15,16を参照して
行う。

割込みフラグ15,16は、特に制限されないが、コンパ
レータ6,7から出力される矩形波の立上りエッジに呼応
してマイクロプロセッサMPUがサンプリング可能な期間
セット状態を保持する。セット状態の割込みフラグ15,1
6によって発生される割込みをマイクロプロセッサMPUが
受け付けると、このマイクロプロセッサMPUは割込み発
生源に対するデータレジスタ12,13をアクセスして計数
データを内部に取り込む。マイクロプロセッサMPUの内
部に取り込まれた計数データは、低群４周波又は高群４
周波の夫々の周波に対応する参照データと比較され、こ
れによってDTMF信号Ainに含まれる単周波を判別する。
このとき利用される参照データはクロック信号CLKの周
波数に対応して夫々予め算出されてRAMなどに格納され
ている。尚、単周波の種類を判別するための処理は参照
データとの比較処理に限定されず、クロック信号CLKの
周波数と計数データの基づく演算で直接判別するように
してもよい。

ここで、既述の如く両周期カウンタ8,9による計数デ
ータの出力動作並びに内部リセット動作はコンパレータ
6,7から矩形波が出力される毎に行われるが、夫々の周
期カウンタ8,9の計数データをゲート10,11を介してデー
タレジスタ12,13に内部転送するか否かはマイクロプロ
セッサMPUの制御に委ねられている。これによりマイク
ロプロセッサMPUはその内部制御手順に従って周期カウ
ンタ8,9の出力を毎回サンプリングすることもできる
し、また、所定回数おきにサンプリングすることもでき
るため計数データに対するサンプリングレートの変更が
可能になり、さらには一旦データレジスタ12,13に計数
データが内部転送されるとゲート10,11が閉成されるよ
うに内部制御されているから、データレジスタ12,13に
格納された同一計数データを複数回に亘ってサンプリン
グすることもできるようになる。例えば周期カウンタ8,
9から出力される計数データのサンプリングレートを４
回おきとする場合には、マイクロプロセッサMPUは割込
みフラグ15,16から発生される割込み回数を監視しなが
ら４回に１度の割合でデータレジスタ12,13をアクセス
すると共にゲート制御信号GC₁₀,GC₁₁をパルス状にアサ
ート制御する。

上記実施例によれば以下の作用効果を得るものであ
る。

（１）マイクロプロセッサMPUは、高群用周期カウンタ
8,低群用周期カウンタ９の計数動作を決定するために与
えるクロック信号CLK信号と、データレジスタ12,13をア
クセスして得る計数データとに基づいてDTMA信号Ainに
含まれる単周波の種類を判別することにより、DTMFレシ
ーバ２の特性もしくは機能がそれ固有のハードウェアで
一元的に決定されず、クロック信号CLKの周波数を変更
することにより、DTMF信号Ainに対する周波数帯域に汎
用性を持たせることか可能になると共に、周期カウンタ
8,9で行われるアナログ・ディジタル変換精度も比較的
自由に設定可能になる。特に入力アナログ信号に対する
周波数帯域に一層の汎用性を得る場合には、バンドパス
フィルタ4,5を構成するスイッチドキャパシタフィルタ
のためのスイッチングクロック信号もマイクロプロセッ
サMPUの動作基準信号に対して所定の分周比を持つ信号
にしておくことが望ましい。

（２）周期カウンタ8,9の出力端子とデータレジスタ12,
13の入力端子との間にゲート10,11が設けられ、それら
の開閉制御がマイクロプロセッサMPUの制御に基づいて
行われることにより、周期カウンタ8,9から出力される
計数データのサンプリングレートや同一計数デートのサ
ンプリング回数などを、マイクロプロセッサの制御手順
に応じて任意に変更可能となって、DTMFレシーバ２の動
作特性や機能を簡単に選択し得る自由度も一層増すこと
ができる。

（３）さらに上記したDTMFレシーバ２の動作特性や機能
を簡単に選択し得る自由度が増すということは、システ
ム上におけるマイクロプロセッサMPUの処理能力もしく
はプロセッサの負担との関係を考慮して計数データのサ
ンプリングレートやサンプリング回数を決定することが
できることになり、システム上許容される範囲でDTMFレ
シーバ２の信頼性を最大限に発揮させることが可能にな
る。

（４）特に、コンパレータ6,7から出力される矩形波の
変化をデータレジスタ12,13に対するアクセス要求のた
めのフラグビットもしくは割込み信号として利用する場
合、さらには、一旦データレジスタ12,13に計数データ
が内部転送されるとゲート10,11が閉成されるように内
部制御される場合、マイクロプロセッサMPUはそのフラ
グビットもしくは割込み信号を参照しながら内部制御動
作手順に従って単周波識別のための計数データのサンプ
リング回数やサンプリングレートを簡単に非同期制御す
ることができるようになる。

以上本発明者によってなされた発明を実施例に基づい
て具体的に説明したが本発明はそれに限定されるもので
はなくその要旨を逸脱しない範囲において種々変更する
ことができる。

例えば上記実施例では高群周波用のハードウェアと低
群用のハードウェアとを夫々個別的に持つ場合を一例と
しているが、マイクロプロセッサの処理能力に応じてそ
の一部を時分割で共用するようにしてもよい。

また、上記実施例ではデータレジスタに対するアクセ
ス可能状態をマイクロプロセッサへ知らせる手段として
高群用及び低群用夫々の割込みフラグ15,16を用いるよ
うにしたが、これをフラグビットに変更してもよい。こ
の場合には、マイクロプロセッサは当該フラグビットを
逐次サンプリングすることが必要になる。また、高群用
及び低群用に共用される割込みフラグと、その割込みフ
ラグに対する発生源を識別可能とするためのフラグビッ
トに置き換えてもよい。この場合、フラグビットに対す
る制御はコンパレータ6,7から出力される矩形波を用い
ることができ、また、フラグビットに対するサンプルリ
ングは割込みフラグによつて発生される割込みが受け付
けられるときに行うようにすることができる。

上記実施例のDTMFレシーバ２は周期カウンタを利用す
る形式としたが本発明はこれに限定されるものではな
く、スイッチドキャパシタフィルタ形式とすることがで
きる。例えばその場合には、スイッチドキャパシタフィ
ルタのコンデンサ比を時分割で切り換えて高群４周波及
び低群４周波に応ずるような複数チャンネル分のバンド
パスフィルタを構成し、各チャンネルに応ずるシリアル
出力から最大振幅のチャンネル信号を検出するようにク
ロック動作でチャンネル識別を行ってこれに応ずるデー
タをデータレジスタに与えるように構成することができ
る。この場合にスイッチドキャパシタフィルタなどに与
えられるスイッチング動作クロックがマイクロプロセッ
サの動作基準信号と一定の関係を持つようにされる。

また、マイクロプロセッサによってアクセス可能なデ
ータ保持手段はファースト・イン・ファースト・アウト
（FIFO）形式で構成することができる。

以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるDTMFレシーバ内蔵
シングルチップマイクロコンピュータLSIに適用した場
合について説明したが、本発明はこれに限定されるもの
ではなく、DTMF信号以外の複数周波混在アナログ信号を
扱うマルチ・フリクエンシ・レシーバを内蔵するマイク
ロコンピュータLSIやその他データ処理用LSIに広く適用
することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば下記の通りであ
る。

すなわち、マイクロプロセッサは、ディジタルデータ
形成手段の動作を決定するために与える信号とデータ保
持手段をアクセスして得るデータとに基づいて複数周波
混在アナログ信号に含まれる単周波の種類を判別するこ
とにより、マルチ・フリクエンシ・レシーバの特性もし
くは機能がそれ固有のハードウェアで一元的に決定され
ず、その動作決定のための信号を変更することにより、
入力アナログ信号に対する周波数帯域に汎用性を持たせ
ることが可能になると共に、ディジタルデータ形成手段
で行われるアナログ・ディジタル変換精度も比較的自由
の設定可能になるという効果がある。

また、ディジタルデータ形成手段とデータ保持手段と
の間に設けられたゲート手段の開閉制御がマイクロプロ
セッサの制御に基づいて行れる場合、単周波識別のため
のデータのサンプリングレートや同一データのサンプリ
ング回数などを、マイクロプロセッサの制御手順に応じ
て任意に変更可能となって、マルチ・フリクエンシ・レ
シーバの動作特性や機能を簡単に選択し得る自由度も一
層増すことができる。しかもこれにより、システム上に
おけるマイクロプロセッサの処理能力もしくはプロセッ
サの負担との関係を考慮して単周波識別のためのデータ
のサンプリングレートやサンプリング回数を決定するこ
とができることになり、システム上許容される範囲でマ
ルチ・フリクエンシ・レシーバの信頼性を最大限に発揮
させることが可能になる。

そして、。入力アナログ信号を波形整形した信号変化
をデータ保持手段に対するアクセス要求のためのフラグ
ビットもしくは割込み信号として利用する場合、さらに
は、一旦データ保持手段にディジタルデータが内部転送
されるとゲート手段が閉成されるように内部制御される
場合、マイクロプロセッサはフラグビットもしくは割込
み信号を参照しながらその内部制御動作手順に従って単
周波識別のためのデータのサンプリング回数やサンプリ
ングレートを簡単に非同期制御することができるように
なる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る半導体集積回路のブロ
ック図である。 １……マイクロプロセッサなどを含む機能ブロック、MP
U……マイクロプロセッサ、２……DTMFレシーバ、Ain…
…DTMF信号、４……高群用バンドパスフィルタ、５……
低群用バンドパスフィルタ、6,7……コンパレータ、８
……高群用周期カウンタ、９……低群用周期カウンタ、
10,11……ゲート、12,13……データレジスタ、14……コ
ントローラ、15,16……割込みフラグ、CLK……クロック
信号、RS₁₂,RS₁₃……レジスタ選択信号、GS₁₀,GS₁₁……
ゲート制御信号、GS₁₀,GS₁₁……ゲート選択信号。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保山 啓治 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (72)発明者 久保村 知昭 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (56)参考文献 特開 昭55−37027（ＪＰ，Ａ) 特開 昭49−65112（ＪＰ，Ａ) 特開 昭62−23697（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04Q 1/30 - 1/50 G01R 23/10

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】マイクロプロセッサ及びこれによって制御
   される周辺回路が１つの半導体基板に形成されて成る半
   導体集積回路であって、 複数周波数が混在されたアナログ信号から単周波数を分
   離する手段と、 分離された単周波数を波形整形する手段と、 上記マイクロプロセッサによって選択された分周比によ
   り上記マイクロプロセッサの動作基準クロック信号が分
   周されて得られたクロック信号に基づく動作に従って、
   上記波形整形された信号から周波数判別のためのディジ
   タルデータを形成するディジタルデータ形成手段と、 これによって形成されたディジタルデータをマイクロプ
   ロセッサによってアクセス可能に保持するデータ保持手
   段と、 上記ディジタルデータ形成手段とデータ保持手段との間
   に配置されたゲート手段と、 上記ゲート手段の開閉制御をマイクロプロセッサの制御
   に基づいて行うためのコントローラとを含んで成るマル
   チ・フリクエンシ・レシーバを内蔵し、 上記マイクロプロセッサは、上記選択された分周比によ
   るクロック信号と上記データ保持手段から得るデータと
   に基づいて複数周波数混在型アナログ信号を構成する単
   周波の種類を判別する手段を含んで成ることを特徴とす
   る半導体集積回路。