JPH01207856A - アドレス空間制御機構 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、実行中のプログラムによる多重仮想アドレス
空間への並行アクセスを可能にする技術に係る。このシ
ステムでは、汎用レジスタに対応するアクセス・レジス
タが、アドレス空間識別のためのトークンを含んている
。トークンは変換プロセスにおいてアクセス・リスト・
エントリを指定するのに用いられ、それによりセグメン
ト・テーブル記述子が得られる。トークンの使用は、ア
ドレス空間のシステム制御をアクセス・レジスタのプロ
グラム制御から分離するのを可能にする。本発明は米国
特許第４３５５３５５号明細書に開示されているアクセ
ス・レジスタ・システムを改良したものである。

Ｂ、従来技術 多重仮想アドレス空間での仮想アドレス指定を利用する
データ処理システムはよく知られている。

このようなシステムの例として、ＭＶｓ制御プログラミ
ングを用いたＩＢＭシステム／３７ｏがある。ＩＢＭシ
ステム／３７０の構成については”ＴＢＭ　　Ｓｙｓｔ
ｅｍ／３７０−ＸＡ　　Ｐｒ１ｎｃｉｐｌｅｓ　　ｏｆ
　　０ｐｅｒａｔｉｏｎ”（資料番号５Ａ２２’−７０
８５−１）に詳しい。

これに記載されているＭＶＳシステムは、命令実行、割
込み処理、タイミング機能、初期プログラム・ローディ
ングその他の機械関連機能のための順序づけ及び処理機
構を備えた中央処理装置（ＣＰＵ）と、直接アドレス指
定可能てＣＰＵによる高速データ処理を可能にする主記
憶装置とを含んでいる。主記憶装置はＣＰＵと一体的に
、または独立ユニットとして構成される。

米国特許第４０９６５７３号明細書及び同第４１３６３
８５号明細書もＭＶＳンステムを開示している。それに
よれば、主記憶装置は複数のユーザにより使用されるア
ドレス空間として割り振られ、各アドレス空間はすべて
のユーザに共通の部分を含む。各ユーザは、プログラム
やデータを自身に割り当てられたアドレス空間の私用部
分に置いておくと、それらを他のユーザから分離するこ
とかでき、共通部分におくと、他のユーザによるアクセ
スが可能となる。このようなシステムでは、２つのアド
レス空間の間でデータを移動することかできる。その場
合、第１のアドレス空間にあるプログラムがデータをそ
の私用域から共通域へ移し、ついで第２のアドレス空間
にあるプログラムにデータを移動するよう知らせる。共
通域を複数のアドレス空間の間の連絡域として使用する
と、共通域の容量が増え、その公私用域の容量が減る。

あるプログラムから別の制御プログラムへの通知はサブ
システムあるいは制御プロクラムたけがなし得る。デー
タは記憶保護キーにより保護されるが、その数は１６し
がなく、共通にアドレス指定され得る情報を他のサブシ
ステムまたは許可されたプログラムによる不注意の書込
みから保護するのは不十分である。

米国特許第４３５５３５５号明細書は、σＬ用レジスタ
（ＧＰＲ）に関連するアクセス・レジスタ（ＡＲ）を開
示している。各ＡＲには一意的なセグメント・テーブル
記述子（ＳＴＤ）がロードされる。ＳＴＤは、主記憶装
置におけるセグメント・テーブル・アドレスとセグメン
ト・テーブル長フィールドを含む。ＡＲは所定数たけ設
けられ、それぞれＧＰＲと関連づけられて、ＡＲの数ま
でのデータ・アドレス空間のサブセットを定義する（各
ＧＰＲについてのアドレス空間の数が２以上になること
はない）。ＡＲ中のＳＴＤは、関連するＧＰＲが記憶域
オペランド・ベース・レジスタとして選択される時、た
とえばＧＰＲがＩＢＭシステム／３７０命令のＢフィー
ルドによって選択される時に、アドレス変換のために選
択される。

各ＡＲは、関連するＡＲ中のＳＴＤを用いてそのデータ
・アドレス空間を定義する代わりに、プログラム・アド
レス空間ＡＲ中のＳＴＤを用いるように指定することも
できる。しがし、関連するＧＰＲが記憶域オペランド・
ベース・レジスタ以外の目的、たとえばインデックス・
レジスタまたはデータの転送元あるいは転送先レジスタ
として選択されると、ＡＲのＳＴＤはアドレス変換のた
めには選択されない。実行プログラム・アドレス空間（
データを含んでいてもよい）を定義し制御するのに１６
番目のＡＲを設けることかできる。

米国特許第４３６６５３号明細書、同第４４３０７０５
号明細書及び同第４５００９５２号明細書はいずれも二
重アドレス空間（ＤＡＳ）に関するもので、それによれ
ば、あるアドレス空間にあるプログラムは、監視プログ
ラムを呼ひ出すことな（、他のアドレス空間にあるデー
タをアクセスしたり、他のアドレス空間にあるプログラ
ムを呼ひ出したりすることができる。各アドレス空間は
アドレス空間番号（Ａ　Ｓ　Ｎ）を割り当てられており
、関連する１組のアドレス変換テーブルを持っている。

第２のアドレス空間はプログラムで指定することができ
る。許可されると、プログラムは主記憶装置のデータを
ある物理記憶位置から異なったアドレス空間に関連する
別の記憶位置へ転送することができる。プログラムで変
更可能な空間選択制御ビットか、２つの異なったアドレ
ス空間に関連する２組の異なったアドレス変換テーブル
の使用を制御する。

米国特許第４０３７２１４号明細書は、アクセス・キー
・レジスタ（ＡＫＲ）にある複数のアクセス・キーか命
令アドレス、シンク・オペランド・アドレス及びソース
・オペランド・アドレスに基づいて記憶域アクセスのア
ドレス空間を切り替える水平アドレス指定システムを開
示している。

米国特許第４５２１８４６号明細書は、データを非特権
状態でアクセスできるクロスメモリ構成において複数の
仮想アドレス空間へのアクセスを制御するための別の機
構を開示している。

米国特許第３７８７８１３号明細書は、ケイパビリティ
・レジスタを用いたデータ処理装置を開　、示している
。このデータ処理装置は中央処理装置及び記憶装置を有
し、記憶装置中の情報はセグメント化され、中央処理装
置に設けられる複数のケイパビリティ・レジスタはそれ
ぞれ情報セグメントのベース・アドレス及び限界アドレ
スを示す記述子情報を記憶する。ケイパビリティ・レジ
スタの１つは、中央処理装置で現在実行中のプログラム
に関連するセグメン１〜・ポインタ・テーブルを含む情
報セグメントのベース・アドレス及び限界アドレスを定
義する情報を保持し、別の１つは、記憶装置中の各情報
セグメントに対するエントリを有する主ケイパビリティ
・テーブルを含む情報セグメントのベース・アドレス及
び限界アドレスを定義する情報を保持する。セグメント
・ポインタ・テーブルは、主セグメント・テーブルの異
なったエントリを定義するためのポインタとして使用さ
れるデータ・ワードのリストを含む。

米国特許第４３６８５３６号明細書は、別々に記憶され
ていてアセンブリ・レベルのコマントカらなる複数のデ
ータ処理手順を選択して連係し、さらに複数の可変デー
タ域のうちの１つを選択するディジタル計算機システム
を開示している。このシステムは、データ処理手順、可
変データ域及び連係アドレスを記憶するメモリと、デー
タ処理手順を記憶しているメモリをアクセスするための
プログラム・カウンタと、データ及び連係アドレスを記
憶しているメモリをアクセスするためのレジスタと、選
択されたデータ処理手順に含まれるアセンブリ・レベル
のコマンドを実行中のデータ処理手順に含まれるアセン
ブリ・レベルのコマンド及び前に選択されたアドレスに
従って実行するハードウェア装置とを含む。

米国特許第４２６８９０３号明細書は、スタック域を制
御するためのスタック制御レジスタ・グループを開示し
ている。スタック機構中に形成されユーザ・プログラム
によって直接制御されるデータ・スタック域の開始アド
レスは、データ・スタック・ポインタ・レジスタに保持
される。

米国特許第４４５４５８０号明細書は、ある論理アドレ
ス空間にあるプログラムがら新しい論理アドレス空間に
ある別のプログラムへ実行を移す方法を開示している。

呼出しプログラムは被呼出しプログラムに対する選択的
なセグメント割振りを制御し、被呼出しプログラムは割
り振られるセグメントの長さを制御する。したがって、
同じプログラムが繰り返し呼び出されても、他のプログ
ラム又は前の呼出しにおける同しプログラムの機能また
はデータは影響を受けない。また、データ・セグメント
の割振りを実行まで延ばすことができ、それにより、他
のプログラムの詳細を知らずに書かれたプログラムの実
行に融通性を持たせることができる。

米国特許第４２９７７４３号明細書は、それぞれが異な
った特権レベルを表わす複数のリングの階層構成を開示
している。特権レベルの低いリングへの分岐が許され、
特権レベルは読取専用状況については異なっていてもよ
いが、読取書込状況についてはそれは許されない。該特
許は３つの記憶域、すなわち変数を記憶するための作業
域、レジスタの内容を保管するための保管域、及び手順
間でパラメータを移動するための連絡域を有するスタッ
ク・フレームを教示する。ユーザは手順呼出しの前に、
保管すべきレジスタを指定しなければならず、また被呼
出し手順へ渡すべきパラメータを連絡域へロードしなけ
ればならない。システムは一連のスタック・フレームに
おいて呼出しを記録しており、それにより戻りが可能に
なる。

米国特許第４０４４３３４号明細書は、アドレス可能空
間の複数のセグメントのうちの１っでデータベース・レ
コードを見出すためのデータベース・ポインタを検索す
るシステムを開示している。

１９８２年１月刊のＴＢＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉ
ｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎ第２４巻、第８号の
４４０１〜４４０３頁に掲載されている”Ｍｅｔｈｏｄ
　ｏｆ　Ｒｅｖｏｋｉｎｇ　ａＣａｐａｂｉｌｉｔｙ　
Ｃｏｎｔａｉｎｉｎｇ　ａ　Ｐｏ１ｎｔｅｒ−Ｔｙｐｅ
丁ｄｅｎｔｉｆｉｅｒ　　ｗｉｔｈｏｕｔ　　Ａｃｃｅ
ｓｓｉｎｇ　　ｔｈｅ　　Ｃａｐａｂｉｌｉｔｙ”と題
する論文は、アドレス空間番号（ＡＳＮ）をアドレス空
間ケイパビリティのためのポインタ・タイプ識別子とし
て使用する技術を開示している。

これは二重アドレス空間機構に関するものであり、アク
セスが有効かどうかはアドレス変換に関連するＡＳＮ第
２テーブル・エントリ（ＡＳＴＥ）を用いて決定するこ
とができるので、アクセスの有効性を調へるためにアド
レス空間を設定してはならない。一般に、ケイパビリテ
ィによるオブジェクトへのアクセスは、ケイパビリティ
中の固有コードとオブジェクトが等しい場合にのみ許さ
れる。

ケイパビリティは、それを見つけてアクセスする必要な
しに、単にオブジェクト中の固有コードを変えるだけて
無効にすることができる。

Ｃ０発明が解決しようとする課題 これまで述べてきた従来技術は、計算機のユーザに対し
て進歩した機能を提供するものであるが、なお改善が望
まれる部分もある。たとえば、任意のアドレス空間の間
でデータを移動する機構及び空間内のプログラムのため
に許可指標を制御することにより同じ空間内で異なった
許可指標を使用できるようにする機構の必要性が認めら
れている。

また、アドレス空間を頻繁に切り替えたり、アドレス指
定環境の切替えに関するイ」加的なアドレス指定能力の
獲得または放棄を行なったりすることも必要である。制
御及び許可権機構は重要なポイントである。ＡＲの内容
はユーザが変更できるようにすべきであるが、ユーザは
ＳＴＤのような実際のアドレス指定情報を直接アクセス
すべきてない。したがって、使い易いアドレス空間機構
と適切な制御及び許可権機構とを組み合わせることによ
って、アドレス空間への望ましくないアクセスを阻止す
る必要がある。本発明は、このような様々な要求を満た
すものである。

０２課題を解決するための手段 本発明に従うデータ処理システムは、７ステムの制御下
にある多重仮想アドレス空間を有し、アドレス空間のユ
ーザ管理は空間識別のためにシステムから与えられるト
ークンによる。トークンは、ユーザがシステムにアクセ
スされるべきアドレス空間を識別するのを可能にするか
、ユーザによる実アドレス空間または仮想アドレス空間
の直接制御は許されない。かくして、システムは、ユー
ザが直接システム管理資源を用いて作業できないように
、アドレス空間へのアクセスに対して適切な許可制御を
与える。ユーザは、とのアドレス指定方式を呼び込むか
に関していくつかの動作モードの中から選択することも
てきる。

本発明に従うシステムでは、ユーザのためにアーキテク
チャに存在するすべての汎用レジスタに対応するアクセ
ス・レジスタ（ＡＲ）が設けられる。

ＡＲモードでは、各アクセス・レジスタは、汎用レジス
タがアクセスを許されるアドレス空間を示すアクセス・
リスト・エントリ・トークン（ＡＬＥＴ）を含む。ＡＬ
ＥＴはアクセス・リスト・エントリ（ＡＬＥ）を指し示
す。ＡＬＥＴによって示されたアドレス空間に対し汎用
レジスタ中のオペランドを用いた動的アドレス変換（Ｄ
ＡＴ）が行なわれる。アクセス・レジスタ変換（ＡＲＴ
）を用いてＳＴＤを得るプロセスは２ステ、ツブ・プロ
セスである。まず、ＡＬＥＴを用いて、アドレス空間番
号第２テーブル・エントリ（ＡＳＴＥ）アドレスを含む
アクセス・リスト中のアクセス・リスト・エントリを識
別する。次に、ＡＳＴＥアドレスを用いて、動的アドレ
ス変換（ＤＡＴ）で使用されるＳＴＤを含むＡＳＴＥを
アクセスする。

ＳＴＤをＡＳＴＥから得る前に、ＡＬＥＴ１アクセス・
リスト及びＡＳＴＥの構成要素を用いてテストが行なわ
れる。

ＡＲＴは、信頼性、完全性及び許可権の検査を含む。ア
クセス・リスト中の正しいアクセス・リスト・エントリ
（ＡＬＥ）を見つけるためにアクセス・レジスタ中のＡ
ＬＥＴが最初に使用される時、エン）　ＩＪがを効かと
うかを調べる検査か行なわれる。ついて、ＡＬＥの内容
を用いて正しいＡＳＴＥが見い出され、そこからＳＴＤ
が得られる。

さらに、ＡＳＴＥへの参照の正しさを検査するため、Ａ
ＬＥ及びＡＳＴＥの内容からＡＳＴＥ順序番号（ＡＳＴ
ＥＳＮ）の比較か行なわれる。

これらの比較は、計算機技術で定義されているごときケ
イパビリティを用いる。ケイパビリティは模造不能のオ
ブジェクトであって、その所有者は別のオブジェクトに
対するオペレーションを実行することができる。アクセ
ス・レジスタの場合、ケイパビリティが扱うオブジェク
トはアドレス空間である。もしアドレス・レジスタがケ
イパビリティ、すなわちアドレス空間のためのＳＴＤを
直接保持することができたならば、模造不能という特性
を維持するため、特権命令だけかＡＲの内容を操作でき
るようにしなければならない。アドレス空間制御に特権
命令を使用すると、問題状態プログラム及び特権制御プ
ログラムの間で制御権を移す必要があるため、余分の時
間及び計算機資源を必要とする。

アクセス・リストはアドレス空間に対する最大のアドレ
ス可能度を含む。ＡＲＴプロセスはさらに、許可権テス
トによって最大アドレス可能度を制限し得るＡＬＥの許
可権レベルを決定する。すべてのプログラム・コードは
ある所定の許可権レベルのもとで動き、ＡＬＥへのアク
セスは許可権テストによって制御される。テストのレベ
ルは３つある。最初のレベルはＡＬＥ中の公用／私用ビ
ットである。もし公用であれば、アクセス・リストのど
のユーザもエントリを使用てきる。私用であれば、第２
レベルのテストが行なわれる。その際、制御レジスタ８
にある拡張許可指標（ＥＡＸ）はＡＬＥ中のアクセスさ
れたアドレス空間に関連する許可指標（ＡＬＥＡＸ）と
同してなければならない。制御レジスタ８は、実行プロ
グラムの空間アクセス許可権を指定する。これは事実」
二、空間をアクセスする制御された空間の所存者である
。

最後に、もしＥＡＸとＡＬＥＡＸが等しくなければ、３
番目のテストが行なわれる。アクセスされたＡＳＴＥの
許可権テーブルが制御レジスタ８からのＥＡＸ値によっ
て指標づけされる。もし特定のＦＡＸか許可権テーブル
において許可されたアクセスを見つけると、アクセスは
可能である。これは、特殊使用を可能にする空間の所有
者に相当する。

本発明では、ＡＲがＡＬＥＴを含んでおり、したがって
特権命令を使用することなくアドレス空間を制御するこ
とかできる。ＡＲに含まれるＡＬＥＴはアクセス・リス
ト・エントリを介して間接的に空間を指定するので、非
特権命令またはサブルーチンは、制御プログラム・サー
ビスを用いることなく、アクセス・レジスタの内容を保
管し、アクセス・レジスタを別の目的に使用し、ついで
保管した内容を復元することがてきる。かくして、アク
セス・リストがユーザの許可権を制御する。

アクセス・リスト・エントリに直接ＳＴＤを含ませる代
わりに、アクセス・リスト・エントリでＳＴＤを含むＡ
ＳＴＥを指し示すようにした理由は、空間を参照するす
べてのアクセス・リスト・エントリを見つける必要なし
に、ＡＳＴＥを操作することによってアドレス空間に対
する制御及び許可権を修正できるからである。システム
におけるすべてのプログラム・アドレス空間の定義はア
ドレス空間第２テーブル（ＡＳＴ）によって与えられ、
したがってシステムはすべてのアドレス空間に対する中
央制御点を持つ。多数のユーザか１つのアドレス空間を
アクセスできるが、そうするためにはそのアドレス空間
をアクセス・リストに持っている必要がある。２以上の
アクセス・リストにおける２以上のＡＬＥが同じＡＳＴ
Ｅを指し示すことができる。したがって、ＡＲとＳＴＤ
の間には２レベルの間接的動作があり、ユーザのケイパ
ビリティ及び空間をアドレスする許可権を別々に制御で
きるようになっている。

ＡＲとＳＴＤの間の間接的動作によって容易になる他の
制御の例として、システムかＳ　Ｔ　Ｄ　情報を置く実
アドレスの管理がさらに簡単になる。セグメント・テー
ブル起点は実アドレスにより識別され、通常はページ境
界上にある。セグメント・テーブル自体は通常メモリの
完全な実フレームを占をする。したがって、アドレス空
間が主記憶装置からスワップ・アウトされる時に、セグ
メント・テーブルをマツプする実フレームが他のセグメ
ント・テーブル又は他の仮想アドレスをマツプするよう
再使用可能であることが重要である。この要求は、ＳＴ
Ｄ中の実アドレスを再使用する前に制御プログラムが情
報を更新しなければならない唯一の場所であるＡＳＴＥ
を用いることによって満たされる。

選択されたアクセス・リストは１以」−の使用可能な定
義域からのものであり得る。たとえば、後述の実施例で
は、指名可能ユニット定義域（ＤＵＡＬ）及び−次アド
レス空間定義域（ＰＳＡＬ）の両方が使用される。アク
セス・リストは指名可能ユニットまたは一次アドレス空
間の何れかと関連しているが、リスト中のイイ効エント
リは、指名可能ユニットの作業を遂行するために実行さ
れる異なったプログラムと関連づけられる。ＤＵＡＬは
ユーザに属し、異なったユーザに対してはたとえ同じプ
ログラムを実行する場合であっても異なったものになり
得る。ＰＳＡＬは指名可能ユニットには関係なく関連す
る一次アドレス空間で実行されるプログラムに共通であ
る。２つの主要な利点が一次アドレス空間定義域から得
られる。第１に、−次アドレス空間定義域のすべてのユ
ーザは、各ユーザの指名可能ユニットに対するケイパビ
リティの割当であるいは獲得を個々に行なう必要なしに
、定義域のケイパビリティを持つ。第２に、指名可能ユ
ニットは、個々にケイパビリティを獲得する必要なしに
、−次アドレス空間定義域を切り替えることによってケ
イパビリティを獲得できる。

指名可能ユニット・アクセス・リス１−（ＤＵＡＬ）は
、どのアドレス空間にコードがあるかには関係なく、指
名可能ユニットのもとてランするすべてのコードの最大
潜在アドレス可能度を含み、ＰＳＡＬは、との指名可能
ユニットのもとてコードかランしているかに関係なく、
特定のアドレス空間でランするすべてのコードの最大空
間アドレス可能度を含む。いずれにしても、ＡＲＴプロ
セスはＦＡＸ許可権検査を受ける。これにより、たとえ
ば、プログラムが別のアドレス空間にあるサービスを呼
び出して公用アドレス空間での通信を可能にし、一方で
は、呼び出されたサービスは保全性やプライバシー保護
のために呼ひ出した空間へのアクセスを禁止される、と
いったことが可能になる。プログラム呼出しくＰＣ）は
ＦＡＸを変更し得るので、これを行なうのは簡単である
。たとえアクセス・リストがサービス・アドレス空間で
使用可能であっても、指名可能ユニットが第２の空間に
ある間、私用空間に対するエントリのアクセスは阻止で
きる。

さらに、本発明は、ＡＬＤｌＡＬＥｌＡＳＴＥ及び許可
権テーブルのための記憶域参照の回数を減らすＡＲＴル
ックアサイド・バッファ（ＡＬＢ）を使用する。これが
なければ、関連するＧＰＲが記憶域オペランド参照を含
むたびに記憶装置を参照しなければならない。ＡＲＴ時
の記憶域参照回数はきわめて多くなり得るので、ＡＬＢ
を用いてＡＲＴ機能の結果を得るようにすると、アクセ
ス・レジスタ機能に関し計算機資源の効率的な使用が可
能になる。

ＡＬＢを使用する時、ＣＰＵは当該ＡＲエントリを用い
た初期アクセスに対してのみ実記憶域でＡＲＴプロセス
を遂行する。ＡＲＴプロセスからの情報はＡＬＢに置か
れ、それが無効になるかまタハ他のＡＲＴオペレーショ
ンの結果によって置き換えられることのない限り、後続
のＡＲＴオペレーションはＡＬＢ中の情報を用いて遂行
される。

ＡＬＢはまた出力を生じる前に、必要な許可権検査を行
なう。ＡＲＴ″７：ＡＬＢを使用すると、実記憶域でＡ
ＲＴを遂行するのに用いる情報の内容が変化しても、そ
れが必ずしもただちに、ＳＴＤが得られるかとうか、あ
るいはとのＳＴＤがＡＬＢから得られるかということに
影響するわけではない。

ＡＬＢは論理的にはＣＰＵのテーブルであって、いくつ
かのタイプのエントリを含む。ＡＬＢの構成を複雑にす
ると、ＡＲＴの特定の時点において１以上のＡＬＢエン
トリが使用可能である確率、したがってその時点におい
て実記憶域への１以上の参照を避けることができる確率
が高くなる。これに対して、ＡＬＢの構成を簡単にする
と、実記憶域への参照を回避する確率が低くなる。

連係スタック機構は、任意の異なった許可権レベルて動
いているプログラムが制御プログラムの介入なしに直接
連係されるのを可能にする。呼出しプログラム及び被呼
出しプログラムのシーケンスにおける各プログラムの許
可権の程度は任意に異なっていてもよく、シたがって非
階層的なプロクラム構造を確立することができる。ＥＡ
Ｘ１ＰＳＷキー、ＰＳＷキー・マスク及び二次アドレス
空間の変更についての許可権に関するオプションは、異
なった許可権を異なったプログラムまたは同じ被呼出し
プロクラムと関連づける手段を与える。各プログラムの
許可権は、制御プログラムによって管理されるエントリ
・テーブルで規定される。同じプログラムを異なったＰ
Ｃ番号で呼び出せるようにエントリ・テーブルを設定す
ることにより、とのＰＣ番号を呼出しに用いるかに応じ
て異なった許可権をプログラムに割り当てることができ
る。エントリ・テーブルは、プログラムかとのＰＣ番号
□を用いて他のプログラムを呼ひ出せるかということの
制御も可能にする。

連係スタック機構によって提供されるスクッキング・プ
ログラム呼出し及びプログラム戻りの連係オペレーショ
ンは、異なったアドレス空間にあって異なったレベルの
許可権を持つプログラムを連係することができる。実行
状態ならひに汎用レジスタ及びアクセス・レジスタの内
容はスクッキング・プログラム呼出し命令の実行の間係
管され、プログラム戻り命令の実行の間に部分的に復元
される。連係スタックは、連係オペレーションにおいて
実行状態及びレジスタ内容の保管及び復元を効率的に行
なう手段を提供する。

Ｅ、実施例 本発明の多重アドレス空間（ＭＡ　Ｓ　）機構は、二重
アドレス空間（ＤＡＳ）機構及びアクセス・レジスタ・
システムを改良したものである。ＭＡＳＡ８機構ＤＡＳ
機構との互換性を有しかつそれに追加する形で動くよう
に設計されており、若干の変更及び改良はあるが、はと
んとの部分てＤＡＳ機構のものと同じテーブル及びレジ
スタ配置を使用する。アクセス・レジスタ変＋’ｆ％（
ＡＲＴ）システムは、ユーザかアクセス・レジスタ・シ
ステムを十分に利用できるようにすると共に、機械のア
ドレス指定機能をユーザから分離し保護する。

ＡＲＴルックアサイド・バッファ（ＡＬＢ）の使用はＡ
ＲＴの性能を高める。

サービス提供者（プログラム）は普通、ユーザに使用さ
せたいデータまたはプログラムを含むアドレス空間を１
以上所有する。サービス提供者は、プログラムにプログ
ラム呼出しくＰＣ）番号を割り当てることによって、ユ
ーザに対してそれらのプログラムを使用可能にする。Ｐ
Ｃ番号割当て操作は、プログラム制御を移すためのリン
クを確立すること、サービス呼出し者（プログラム）に
必要とされる許可特性を指定すること、及びサービス提
供者のプログラムの許可特性を割り当てることを含む。

プログラム制御はあるアドレス空間から別のアドレス空
間へ移すことができ、また同じアドレス空間に留まって
いてもよい。いずれにしても、それに伴なって許可があ
るレベルから別のレベルへ変えられることがあり、その
結果、より大きな、より小さな、または異なった許可が
与えられる。す“−ビス提供者は呼出し者のレベルとは
異なった許可レベルでランすることができ、それにより
サービス提供者ルーチンは呼出し者がアクセスできない
アドレス空間にあるデータをアクセスすることができる
。ユーザ及びサービス提供者は、アクセス・リストにお
いて私用アドレス空間として指示されていないすべての
空間をアクセスすることができる。さらにサービス提供
者はユーザがアクセスできない選択されたアドレス空間
をアクセスすることができる。同様に、サービス提供者
に対し、ユーザかアクセスできる選択されたアドレス空
間へのアクセスを禁止することかできる。

プログラム命令の実行は２つのオペレーションに分ける
と都合がよい。最初のオペレーションは、実行すべき命
令の取出しである。２番目のオペレーションはオペラン
ドのアドレス指定であり、命令実行中に処理されるデー
タを取り出したり記憶したりするために行なわれる。Ａ
ＲモードのＭＡＳでは、命令は一次アドレス空間として
設定されたアドレス空間から取り出される。−次アドレ
ス空間の設定には空間切替え操作か必要な場合もある。

第１図は、本発明に従うアクセス・レジスタを用いてオ
ペランドをアドレス指定する様子を示している。動的ア
ドレス変換で使用するＳＴＤを得るためにアクセス・レ
ジスタの内容を使用するプロセスをアクセス・レジスタ
変換（ＡＲＴ）オペレーションと呼び、第１図では参照
番号１０て示されている。命令１２は、ＯＰコード、ベ
ース・アドレスを含む汎用レジスタ１４を指定するＢフ
ィールド、及び加算器１５て汎用レジスタ１４のベース
・アドレスと組み合わされて記憶域オペランドの論理ア
ドレスを生成する変位りを含んでいる。アクセス・レジ
スタ・モードにおいては、ＢフィールドはＡＬＥＴを含
むアクセス・レジスタ１６も指定する。ＡＬＥＴは、Ａ
ＲＴ　１０で変換されると、データを記憶するアドレス
空間に対するＳＴＤを与える。ＡＲＴ　１０からのＳＴ
Ｄは加算器１５からの論理アドレスと組み合わせること
ができ、動的アドレス変換（ＤＡＴ）１８て一緒に変換
されると、システムによって使用されるオペランドの実
アドレスが生成される。命令１２は、図示のＢフィール
ド及び変位りの他に、記憶域オペランドの論理アドレス
を含む汎用レジスタを指定するＲフィールドを含んでい
てもよい。

本発明に従うアクセス・レジスタの使用は、次の移動（
ＭＶＣ）命令で説明することもできる。

ＭＶＣＯ（Ｌ、１）、Ｏ（２） この命令は、長さＬの第２オペランドを第１オペランド
記憶位置に移動する。第２オペランドの論理アドレスは
汎用レジスタ２にあり、第１オペランド記憶位置の論理
アドレスは汎用レジスタ１にある。第２オペランドを含
むアドレス空間はアクセス・レジスタ２にあるＡＬＥＴ
により指定され、第１オペランドのアドレス空間はアク
セス・レジスタ１にあるＡＬＥＴにより指定される。こ
れら２つのアドレス空間は異なっていてもよ（、また現
命令のアドレス空間と異なっていてもよい。

Ａ　Ｌ　Ｅ　Ｔを用いた実アドレスへの変換の概要を第
２図に示す。２０は０番から１５番までの汎用レジスタ
のアレイを示す。２２は同じく０番から１５番までのア
クセス・レジスタのアレイを示し、各アクセス・レジス
タはアレイ２０の対応する汎用レジスタと対になってい
る。ＡＬＥＴ中のアクセス・リスト・エントリ番号（Ａ
ＬＥＮ）がアクセス・リスト２４または２５の１つのエ
ントリを選択する。アクセス・リスト２４はＤＵＡＬ　
（指名可能ユニット・アクセス・リスト）であり、アク
セス・リスト２５はＰＳＡＬ　（−広空間アクセス・リ
スト）である。第２図の例では、アクセス・レジスタ２
のＡＬＥＮは、ＰＳＡＬ２５のエントリ３を指し示す。

Ｄ’ＵＡＬ２４の起点は指名可能ユニット・アクセス・
リスト記述子（ＤＵＡＬＤ）２Ｇにより指定され、ＰＳ
ＡＬ２５の起点は一次空間アクセス・リスト記述子（Ｐ
ＳＡＬＤ）２７により指定される。あとで述べるように
、ＤＵＡＬＤ２６は制御レジスタ２　（ＣＲ２）にある
エントリを解読することにより見い出され、ＰＳＡＬＤ
２７は制御レジスタ５　（ＣＲ５）にあるエントリを解
読することにより見い出される。ＡＲＴで使用スるアク
セス・リスト記述子は有効アクセス・リスト記述子（Ａ
ＬＤ）として知られている。

アクセス・リストの各エントリは、ＡＳＮ第２テーブル
・エントリ（ＡＳＴＥ）９８を指し示すＡＳＴＥアドレ
スを含むが、ＡＳＴＥはＡＳＮ第２テーブル（ＡＳＴ）
３０にあることもないこともある。実際にＡＳＴ３０に
入っているものとはまったく独立に、ＡＲＴのためにＡ
ＳＴＥを生成してその機能を遂行させることができる。

ただし、ＰＣで使用されるＡＳＴＥはＡＳＴ３０になけ
ればならない。各ＡＳＴ’ＥはＤＡＳ機構で使用される
ものと同様であり、ＤＡＴ１８で実アドレスを決定する
ためのＳＴＤ値を含む。

プログラムに対しては、それぞれが異なったケイパビリ
ティ定義域を表わす２つのアクセス・リストが同時に使
用可能である。一方のアクセス・リストは指名可能ユニ
ット・アクセス・リスト（ＤＵＡＬ）と呼ばれ、他方は
一次空間アクセス・リス１−（ＰＳＡＬ）吉呼ばれる。

ＡＬＥＴのＡＬＥＮがいずれのアクセス・リストのエン
トリを指し示しているかは、’ＡＬＥＴ中の１ビツトに
より指定される。プログラムは、アクセス・リスト２４
及び２５の各エントリを使用することができる。

ＤＵＡＬ定義域は、指名可能ユニット（タスクまたはプ
ロセス）により実行されるプログラムのために永続的に
指名可能ユニットと関連づけられる。システムの指名可
能ユニットごとに固有のＤＵＡＬがある。ＤＵＡＬは、
たとえ関連する指名可能ユニットが多くの異なったアド
レス空間にあるう°ログラムを実行できるとしても、変
更することはない。ＰＳＡＬ定義域は一次アドレス空間
と関連つけられる。−次アドレス空間で実行されるすべ
てのプログラムは、そのアドレス空間のＰｓＡＬを共用
する。これにより、−次アドレス空間で実行されるプロ
グラムは、共通の一組のアドレス空間へのアクセスを共
用することができる。−次アドレス空間がたとえば空間
切替えＰＣオペレーションによって変わると、ＰＳＡＬ
も変わる。有効ＡＬＥＴを所有するユーザはＤＵＡＬ２
４またはＰＳＡＬ２５のアクセス・リスト・エントリを
アクセスできる。アクセスされたエントリは所望のアド
レス空間を指定する。ＡＬＥＴ及び選択された制御レジ
スタを用いて同様に制御される他の定義域を設けること
も可能である。たとえば、システムにおけるすべてのプ
ログラムのケイパビリティを有するシステム・ワイド・
アクセス・リス１−（ＳＷＡＬ）を生成することができ
る。既存の機構をさらに改良するため、５ＡＳＮ定義域
アクセス・リスト（ＳＳＡＬ）のごとき種々の定義域の
サブセットを構成することもできる。

ＡＲモードにおいては、ＡＬＥＴか一次アドレス空間及
び二次アドレス空間にあるオペランドをそれぞれアクセ
スするように予約されているので、ＤＵＡＬ２４のエン
トリ０及び１は使用されない。

ＣＰＵのアドレス指定モードは、後述のように、ＰＳＷ
中のビットによって指定される。ＣＰＵかＡＲアドレス
指定モードにあれば、ＯのＡＬＥＴは常に一次アドレス
空間を示し、１のＡＬＥＴは常に二次アドレス空間を示
す。第２図のブロック２８はこれらの特別なＡＬＥＴを
識別し、ＤＡＴ１８へのＰＡＳＮ及び５ＡＳＮに対する
正しいＳＴＤを与える。ＣＰＵがホーム・アドレス指定
モードにあれば、ホーム・アドレス空間が実行すべき命
令及びデータのソースである。ホーム・アドレス空間は
、実行中のプログラムに対する監視プログラム制御情報
を有するアドレス空間として定義される。オペレーティ
ング・システムは、データ・アクセスの目的で各ホーム
空間に対して２のＡＬＥＮを割り当て、ホーム空間のた
めのＳＴＤはＡＲＴによって得られる。−次アドレス空
間及び二次アドレス空間に対するＳＴＤ値はそれぞれ制
御レジスタ１及び７に保持されるので（第３図参照）、
アクセス・リスト・エントリ０及び１は使用されない。

第２図の例では、ＰＳＡＬ２５のエントリ０１１及び２
は使用されず、無効エントリとしてマークされる。

ＡＲＴルックアサイド・バッファ（ＡＬＢ）１９９は、
ＡＲＴから生ずるＳＴＤを保持するため、ＡＲアレイ２
２、ＰＳＡＬ２５及びＡＳＴ３０からの入力を受は取り
保管する。ＡＬＢ１９９はアクセス・リスト記述子ＤＵ
ＡＬＤまたはＰＳＡＬＤも保持する。同じＡＬＥＴが再
び使用される場合、ＡＬＢ１９９は正しい出力を直接Ｄ
ＡＴ　１８へ供給し、ＡＲＴを繰り返す必要はない。

命令実行中のプログラムの制御及びＣＰＵの状態に関す
る情報を与える制御レジスタ及びＰＳＷをそれぞれ第３
図及び第４図に示す。

第３図は、本発明のＭＡＳ機構に関係する制御レジスタ
Ｏ〜１５の内容を示している。これらの内容の多くは公
知のＤＡＳ機構のものと同じであり、したがって、以下
では主としてＭＡＳ機構のためになされた変更個所につ
いて述べることにする。

制御レジスタＯのビット１５（Ｍ）が１であれば、ＣＰ
ＵがＭＡＳモードで動作していること、及び制御プログ
ラムかＭＡＳをサポートすることを示す。ＭＡＳ機構は
、エンドす・テーブル・エンドす、ＡＳＮ第２テーブル
・エントリ、連係スタックの使用可能性、及びアクセス
・レジスタ・モードに入る能力について新しいフォーマ
ツトラ使用する。制御レジスタ１は一次セクメント・テ
ーブル記述子（ＰＳＴＤ）を含む。そのビット１〜１９
は一次セグメント・テーブル起点（ＰＳＴ○）を指定し
、ビット２５〜３１は一次セグメント・テーブル長（Ｐ
ＳＴＬ）を指定する。制御レジスタ２のビット１〜２５
は、後述のように、ＤＵＡＬ　Ｉ）を見つけるためにＭ
ＡＳ機構によって使用される指名可能ユニット制御テー
ブル起点（ＤＵＣＴｏ）を指定する。制御レジスタ５の
ビット１〜２５は、−次ＡＳＴＥ起点（ＰＡＳＴＥＯ）
を指定する。後述のように、制御レジスタ５の内容は、
Ｐ　Ｓ　Ａ、　Ｌ起点と、−次アドレス空間についての
ＡＳＴＥ中の他の情報を見つけるべくＡＳＴＥエントり
を指し示す。

制御レジスタ７は、ビット１〜１９が二次セグメント・
テーブル起点（ＳＳＴＯ）を指定し、ビ、ット２５〜３
１が二次セグメント・テーブル長（ＳＳＴＬ）を指定す
る二次セグメント・テーブル記述子（ＳＳＴＤ）含む。

制御レジスタ８のビ・ソト０〜１５は、本発明のＭＡＳ
機構で使用される拡張許可指標（ＦＡＸ）を含む。後述
のように、ＦＡＸはサービス提供者の制御のもとにエン
ドす・テーブル・エントり中のビット内容の指定にした
かって変えることができ、これにより、プログラムによ
るアドレス空間のアクセスの許可を変更することができ
る。

制御レジスタ１３は、ビット１〜１９がホーム・セグメ
ント・テーブル起点（Ｈ８ＴＤ）を指定し、ビット２５
〜３１がホーム・セグメント・テーブル長（Ｈ３ＴＬ）
を指定するホーム・セグメント・テーブル記述子（Ｈ８
ＴＤ）を含む。制御レジスタ１５のビット１〜２８は、
後述のように、最後の連係スタック・オペレーションで
定義された連係スタック・エントりのアドレスを含む。

第４図に示したＰＳＷのフォーマツ１−において、ビッ
ト５はＤＡＴ　１８が活動状態かとうかを示す１）　Ａ
　Ｔモード・ビット（Ｔ）である。ビット１６及び１７
はアドレス指定モードを指定する。ＤＡＴ１８が活動状
態の場合、ビット１６及び１７の組合せは、ＣＰＵが一
次モード（００）、二次モード（１０）、アクセス・レ
ジスタ・モード（０１）、及びホーム・モード（１１）
のいずれにあるかを示す。ＰＳＷのビット３２は、ビッ
ト３３〜６３の命令アドレスのフォーマットを指定する
アドレス指定モード・ビットである。ＰＳＷの残りのフ
ィールドの機能及びフォーマットはＩＢＭシステム／３
７０で公知のものである。

第２図のところで説明したＡＬＥＴのフォーマットを第
５図に示す。ＡＬＥＴのビット７は一次リスト・ビット
であり、これが１であれば、ＡＬＥＮがＰＳＡＬを参照
することを示す。ビット７が０てあれば、ＡＬＥＮはＤ
ＵＡＬを参照する。ビット１６〜３１はＡＬＥＮを含む
、ＡＬＥＮを１６倍すると、その積は、有効アクセス・
リストの開始点から指定されたアクセス・リスト・エン
トリまてのバイト数に等しい。ＡＲＴの間にもしＡＬＥ
Ｎが（−Ｔ’効アクセス・リスト外のエントリを指定す
るか、またはＡＬＥＴの左から７ビツト（ビット０〜６
）がオールゼロでなければ、例外が認識される。ＡＬＥ
Ｎが有効ＡＬＤのアクセス・リスト長（ＡＬＬ）によっ
て決定されるアクセス・リストの終わりを越えたアドレ
スを指し示していると、アクセス・リスト・エントリは
有効アクセス・リストの外にある。ＡＬＬについては第
１４図を参照されたい。ＡＬＥＴがｘ’ｏ　ｏ　ｏ　ｏ
　ｏ　ｏ　ｏ　ｏ’またはＸ　’　０００００００１“
（Ｘ“°は１６進表記を意味する）の場合は、上述のＡ
ＬＥＴのフォーマットは適用されない。これら２つのＡ
ＬＥＴ値はＡＲＴプロセスによって特別の意味を割り当
てられている。

ＡＬＥＴは、アクセス・レジスタ、汎用レジスタ及び記
憶装置のいずれにも保持することができ、ユーザの問題
プログラムによる操作からは保護されない。どのプログ
ラムも命令によってＡＬＥＴの値をアクセス・レジスタ
、汎用レジスタ及び記憶装置の間で自由に転送すること
かできる。呼び出されたプロクラムは、アクセス・レジ
スタの内容を自身か使用できる任意の記憶域に保管する
こと、アクセス・レジスタを自身の目的のためにロード
し使用すること、及び呼出しプログラムへ戻る前にアク
セス・レジスタの元の内容を復元することか可能である
。ＡＬＥＴのビット８〜１５はアクセス・リスト・エン
トリ順序番号（ＡＬＥＳＮ）を含む。ＡＬＥＴは問題プ
ロクラムからは保護されず、ユーザか誤ってその内容を
別の値に変えてしまう可能性かあるので、信頼性を高め
るためにＡＬＥＳＮをＡＬＥＴに含ませている。これは
ＡＲＴの間に検査される。

アクセス・リスト・エントリ（ＡＬＥ）のフォーマット
を第６図に示す。ＡＬＥのビットＯは、ＡＬ　Ｅが無効
かとうかを示す無効ビットである。ビット７は私用ビッ
トて、もしＯてあれば、どのプロクラムもＡＲＴオペレ
ーションでこのアクセス・リスト・エントリを使用する
ことができる。ピッ）・７か１であれば、呼出しプログ
ラムがこのアクセス・リスト・エントりを使用てきるか
とうかを決定するため、ビット１６〜３１のアクセス・
リスト拡張許可指標（ＡＬＥＡＸ）か使用される。ＡＬ
Ｅはビット８〜１５にＡＬＥＳＮ値を含む。これは、有
効性検査のために、当該ＡＬＥを指定したＡＬＥＴのＡ
ＬＥＳＮと比較される。ＡＬＥのビット６５〜８９は、
関連するアドレス空間の対応するＡＳＴＥアドレスを含
む。ＡＬＥのビット９６〜１２６は、後述のＡＳＴＥエ
ントリに関する有効性検査で使用されるＡＳＴＥ順序番
号（ＡＳＴＥＳＮ）を含む。

第２図に示したアクセス・リスト２４及び２５のエント
リは、問題プログラムによる直接操作から保護するため
、制御プログラムによって与えられる。この保護は、キ
ー制御型の保護、またはアクセス・リストを問題プログ
ラムがＤＡＴでアクセスできない実記憶域に置くことに
より実現できる。ＡＬＥが有効か無効かはピッ）Ｏによ
って示される。有効ＡＬＥは、適切に許可されたプログ
ラムかアクセスできるアドレス空間を指定する。

フ１１（効ＡＬＥは、割振り又は再割振りの場合は有効
エントリとして使用できる。制御プログラムは、有効Ａ
ＬＥを割り振ったり、以前に割り振ったＡＬＥを無効に
したりするサービスを提供する。

ＡＬＥの割振りは次のようなステップで行なわれれる。

ます、問題プログラムが、アドレス空間の識別子及びＤ
ＵＡＬ２４またはＰＳＡＬ２５を指定する標識、すなわ
ちＡＬＥＴの一次リスト・ビット７を制御プログラムに
渡す。制御プログラムはこれに応答して、問題プログラ
ムかアドレス空間のアクセスを許されているかとうかを
検査する。もし許されていると、制御プログラムは指定
されたアクセス・リストから無効エントリを１つ選択し
、それをを効エントリに変え、その中にＡＳＴＥアドレ
ス及びＡＳＴＥＳＮを含ませることにより当該アドレス
空間を指定し、割り振られたＡＬＥを指定するＡＬＥＴ
の値を問題プログラムに戻す。かくして、問題プログラ
ムは新しいＡＬＥＴをアクセス・レジスタに置くことに
より、アドレス空間をアクセスできるようになる。割り
振られたＡＬＥはあとで制御プログラムの無効化サービ
スにより、無効にされることがある。

無効にされたＡＬＥが再割振りされる場合、前の割振り
で指定されたアドレス空間とは別のアドレス空間が指定
される。ユーザが概念的に正しくないアドレス空間を指
定するＡＬＥＴを誤って使用するのを避けるために、Ａ
ＬＥＴ及びＡＬＥの両方にＡＬＥＳＮが保持される。制
御プログラムは、ＡＬＥを割り振る時、同じＡＬＥＳＮ
をＡＬＥ及び指定されたＡＬＥＴの両方に置き’＋　Ａ
ＬＥＴを問題プログラムに戻す。ＡＬＥを再割振りする
時は、制御プログラムは再割振りされるＡＬＥの中のＡ
ＬＥＳＨの値を変え、それが前に指定されたＡＬＥＴ中
のＡＬＥＳＮの値と一致しないようにする。

ＡＬＥのＡＳＴＥＳＨについては、あとでＡＳＴＥに関
連してさらに詳しく説明するが、ここで重要なのは、Ａ
ＬＥ及びＡＳＴＥに含まれるＡＳＴＥＳＨの値を比較す
ることによって、ＡＳＴＥの指定に関するＡＬＥの権限
が確認されるということである。かくして、ＡＳＴＥの
再割当てが可能になり、このＡＳＴＥを参照していたす
べてのＡＬＥを調へる必要なしに、異なったＡＳＴＥＳ
Ｎを割り当ててその使用を制御することができる。

ＡＳＴＥＳＨの使用により、制御プログラムは、ＡＳＴ
Ｅを使用することができたすべてのプログラムまたは指
名可能ユニットを保持する必要はない。かくして、ＡＳ
ＴＥＳＮを変えることでアクセス権限を変えることがで
き、適切なＡＳＴＥＳＮなしにＡＳＴＥを使用しようと
すると、例外又は割込みが生じる。これにより、オペレ
ーティング・システムは、ＡＳＴＥＳＮの変更前にＡＬ
Ｅで許可されたケイパビリティでＡＳＴＥをアクセスし
ようとする試みを知ることかできる。かくして、オペレ
ーティング・システムは、新しいあるいは異なった空間
のためにＡＳＴＥを安全に再使用する、または既存の空
間を使用するためその空間の現アクセス者の権限を再び
有効化する機構を打する。

第７図、第８図及び第１０図はそれぞれ連係テーブル、
エントリ・テーブル及び連係スタックのエントリのフォ
ーマットを示している。これらのテーブルは、同しまた
は異なったアドレス空間にあるプログラムの間で制御を
移すために連係を確立するために本発明に従って使用さ
れる。

前述のように、ＰＣ番号は、システムによって呼び込ま
れかつサービス提供者によって構成される特定のＰＣル
ーチンを識別する。ＰＣルーチンを提供する各サービス
提供者は、自身のルーチンを定義するための１以上のエ
ントリ・テーブルを所をする。エントリ・テーブルは、
ＰＣルーチンヘノアクセスを要求するアドレス空間の連
係テーブルに接続される。エントリ・テーブルの各エン
トリは１つのＰＣルーチンを定義し、その入口点及び動
作特性を含むと共に、ＰＣ命令がスクッキングＰＣかど
うかも示す。第７図は連係テーブル・エントリ（ＬＥＴ
）のフォーマットを示したもので、無効ビット（■）、
エントリ・テーブル起点（ＥＴＯ）及びエントリ・テー
ブル長（ＥＴＬ）を含み、これらによりエントリ・テー
ブル記述子が定義される。

第８図は第７図の連係テーブル・エントリにより指し示
されるエントリ・テーブルのエントリのフォーマントを
示している。エントリ・テーブル・エントリのビット０
〜１５は許可キー・マスク（Ａ　Ｋ　Ｍ　）を含み、こ
れは、ＰＣ命令を出したプログラムか問題状態において
このエントリ点を呼び出すことを許されているがどぅが
を検査するのに用いられる。ビット１６〜３１は、ＰＣ
−８ｓ及びＰＣ−ｃｌ）のいずれが生じるがを示すエン
トリ・アドレス空間番号（ＥＡＳＮ）を含む。ＥＡＳＮ
かオールセロであれば、ＰＣＣＩ）が指定され、さもな
ければＰＣ−ｓｓが指定される。後者の場合、Ｅ　Ａ　
Ｓ　Ｎ　バー次ＡＳＮ　（ＰＡＳＮ）　を置き換えるア
ドレス空間番号（Ａ　Ｓ　Ｎ）を識別する。

ビット３２はアドレス指定モード・ビットであり、ＰＣ
オペレーションで２８ｗ中のアドレス指定モード・ビッ
トを置き換える。ビット３３〜６２に含まれるエントリ
命令アドレス（Ｅ　Ｉ　Ａ）は、ＰＣオペレーションで
２８ｗ中の命令アドレスを置き換える。ビット６３はエ
ントリ問題状態ビットであり、ＰＣオペレーションで現
Ｐｓｗの問題状態ビット（ビット１５）を置き換える。

ビット６４〜９５は、ＰＣオペ−ジョンで汎用レジスタ
４に置かれるエントリ・パラメータを含む。ビット９６
〜１１１は、後述のＭビットの値に応じて汎用レジスタ
３の内容とオア結合されるかまたはその内容を置き換え
るエントリ・キー・マスク（ＥＫＭ）を含む。ビット１
２８はＰＣタイプ・ビット（Ｔ）で、これが１であれば
、ＰＣ命令がスクッキング・オペレーションを遂行する
ことを示す。ビット１３１はＰＳＷキー制御ビット（Ｋ
）であり、これが１であれば、ビット３６〜１３９のエ
ントリ・キー　（ＥＫ）がスクッキングＰＣオペレーシ
ョンでＰＳＷ中のＰＳＷキーを置き換えることを示す。

このにビットか０であれば、２８ｗキーは変更されない
。ビット１３２は２８ｗキー・マスク制御ピッ）　（Ｍ
）であり、これが１であれば、ＥＫＭがスクッキングＰ
Ｃオペレーションで汎用レジスタ３にあるＰＳＷキー・
マスクを置き換えることを示す。Ｍビットが０てあれば
、ＥＫＭはスタッキングＰＣオペレーションで制御レジ
スタ３にあるＰＳＷキー・マスクとオア結合される。ビ
ット１３３は拡張許可指標制御ピッ）　（Ｅ）であり、
これが１であれば、ビット１４４〜１５９のエン１〜す
ＥＡＸかスタッキングＰＣオペレーソヨンで制御レジス
タ８にある現ＦＡＸを置き換えることを示す。Ｅビット
がＯてあれば、制御レジスタ８にある現ＦＡＸは変更さ
れない。ビット１３４はアドレス空間制御ビット（Ｃ）
であり、これが１であれば、現ＰＳＷのビット１７がス
タッキングＰＣオペレーションで１にセットされること
を示す。ＣビットがＯであれば、現ＰＳＷのビット１７
もＯにセントされる。スクッキングＰＣ命令が出される
時は、ＣＰＵは一部空間モードまたはアクセス・レジス
タ・モードのいずれかになければならないので、Ｃビッ
トが１であれば、ＣＰＵはアクセス・レジスタ・モード
になり、Ｃビットが０てあれば、−伏字間モードになる
。ビット１３５は二次ＡＳＮ制御ピッ）　（Ｓ）であり
、これが１であれば、スクッキングＰＣ−ｓｓオペレー
ションでビット１６〜３１のＥＡＳＮが新しい二次ＡＳ
Ｈになりかつ新しい二次セグメント・テーブル記述子（
ＳＳＴＤ）が新しい一部セグメント・テーブル記述子（
ＰＳＴＤ）に等しく設定されることを示す。Ｓピッか０
てあれば、新しい二次アドレス空間番号（ＳＡＳＮ）及
び５ＳＴＤは、呼出しプログラムの古い一部アドレス空
間番号（ＰＡＳＮ）及びＰＳＴＤにそれぞれ等しく設定
される。

ＥＡＳＮがオールゼロでなければ、ビット１６１〜１８
５のＡＳＴＥアドレスはその右側に６個のゼロを付加さ
れて、ＥＡＳＮのＡＳＮ変換を適用した結果の実ＡＳＴ
Ｅアドレスを形成する。かくして、エントリ・テーブル
・エントリ中のＥＡＳＮ及びＡＳＴＥアドレスがｓＴＤ
を含むＡｓＴ３゜のエントリを指し示すことがゎがる。

ＥＡＳＮのＡＳＮ変換がＡＳＴＥアドレスを得るために
遂行されるかどうか、あるいはビット１６１〜１８５の
ＡＳＴＥアドレスがその指定されたＡＳＴＥを見つける
のに使用されるがとぅがは予測できない。

ＣＰＵは性能改善のために、ビット１６１〜１８５のＡ
ＳＴＥアドレスを用いてその指定されたＡＳＴＥを見つ
けることができる。

第９図は、指名可能ユニットごとに制御プログラムによ
って作成され得る連係スタック３５を示している。この
連係スタックは、スクッキング・オペレーションの間、
実行状態と汎用レジスタ及びアクセス・レジスタの内容
とを保管するのに用いる。連係スタックは、戻りオペレ
ーションの間に保管内容の一部を復元するのにも使用さ
れる。

連係スタックは仮想記憶域にあり、関連する指名可能ユ
ニットのためのホーム・アドレス空間に置かれる。第３
図の制御レジスタに関連して説明したように、ホーム・
アドレス空間は制御レジスタ１３のＨ８ＴＤによって指
定される。これは連係スタンク情報を保護し、ユーザ・
アドレス空間で障害か発生した場合に連係スタック情報
の回復を可能にする。

連係スタックは問題状態プログラムからは保護されてお
り、それらのプログラムは、特別の抽出及び修正命令に
よる場合を除いて、連係スタックに保管されている情報
を調べたり修正したりすることはできない。連係スタッ
ク３５は、正方向ポインタ及び逆方向ポインタによって
連鎖される複数の連係スタック・セクション３６．３７
及び３８からなっていてもよい。

連係スタックには３種類のエントリ、すなわち逆方向ポ
インタを有する見出しエントリ４０１正方向ポインタを
有する後書きエントリ４２、及び状態エントリ４３（連
係スタック・セクション３６参照）がある。見出しエン
トリ及び後書きエントリはそれぞれ連係スタック・セク
ションの始め及び終りにあり、連係スタック・セクショ
ンを連鎖するのに使用される。見出しエントリ及び後書
きエントリは制御プログラムにより作成され、スクッキ
ング・オペレーションで実行状態及びレジスタ内容を保
管すべく状態エントリが（＝Ｊ加される。

制御レジスタ１５にある連係スタック・エントリ・アド
レスは現状態エントリ４４を指し示すが、またはセクシ
ョン中の最後の状態エントリが除去されていると現セク
ションの見出しエントリを指し示す。

第１０図は連係スタック状態エントリの内容を示したも
のて、スタッキングＰＣ命令の場合、汎用レジスタの内
容（ＧＲｓ）、アクセス・レジスタの内容（ＡＲｓ）　
、ＰＳＷキー・−ｉ’スク（ＰＫＭ）、二次アドレス空
間番号（ＳＡＳＮ）、制御レジスタ８からのＥＡＸｌ−
次アドレス空間番号（ＰＡＳＮ）　、及びＰＳＷの内容
を含む。これらはすべてスタッキング命令の開始時のも
のである。

さらに、使用されるＰＣ番号も含まれる。後述するブラ
ンチ・スタック命令の場合は、ＰＣ番号の代りにアドレ
ス指定モード・ビット及びブランチ・アドレスが保管さ
れる。

連係スタック・エントりはいずれのタイプも８ハイドの
倍数の長さををする。見出しエントリ及び後書きエント
リはそれぞれ１６バイトである。

状態エントリは１６８バイトである（第１０図の下側の
数字はバイト番号を示している）。いずれのタイプもそ
の終りに８バイトのエントリ記述子（第１０図の連係ス
タック状態エントリの４６参照）を有する。

エントり記述子のビット０はアンスタック抑止ビット（
Ｕ）である。見出しエントリまたは状態エントリのエン
トり記述子においてビットＵか１であれば、プログラム
戻りでのアンスタッキング・プロセスの間にスタック・
オペレーション例外が認識される。状態エントリがスタ
ッキング・プロセスの間に作成される時、そのエントリ
記述子のビットＵはＯにセットされる。

エントリ記述子のビット１〜７はエントリ・タイプ（Ｅ
Ｔ）・コードて、当該エントり記述子を含む連係スタッ
ク・エントリのタイプを指定する。

ＥＴコードには次の４種類がある。

００００００１　　見出しエントリ ｏｏｏｏｏ　ｔｏ　　後書きエンドす ｏｏｏｏｉｏｏ　　ブランチ状態エントリ００００１０
１　　プログラム呼出し状態エントリ エントリ記述子のビット８〜１５は制御プログラムによ
って与えられるセクション識別子（ＳＩ）である。スタ
ッキング・プロセスで作成されるエントりては、プロセ
スはＳＩを先行の連係スタ、。

り・エントリのＳＩに等しく設定する。エントリ記述子
のビット１６〜３１は、当該エントリの終りから同じ連
係スタック・セクション中の後書きエントりの始めまで
のバイト数を指定する残余自由空間（ＲＦＳ）フィール
ドを形成する。エントリ記述子のビット３２〜４７は、
同し連係スタ、ツク・セクションにおける次の連係スタ
ック・エントリ（後書きエントリを除く）のサイズをバ
イトで指定する次エントリ・サイズ（ＮＦＳ）フィール
ドを形成する。

スタッキング・プロセスの間に連係スタックで新しい状
態エントリを作成する場合、現連係スタ・ツク・セクシ
ョンが新しいエントリを含むのに十分な自由空間を持っ
ていると、新しいエントリは現連係スタック・エントリ
のエントリ記述子の直後に置かれる。現セクションに十
分な自由空間がなくても、現セクションの後に別のセク
ションかあることを現セクションの後書きエントリが示
していると、その後続セクションに十分な残余自由空間
があれば、新しいエントリは後続セクションの見出しエ
ントリのエントリ記述子の直後に置かれる。後続セクシ
ョンがないことを後書きエントリが示していると、例外
が認識され、プログラム割込みが起こる。その場合、制
御プログラムが別のセクションを割り振り、それを現セ
クションに連鎖して、スタッキング・オペレーションを
再実行させる。後続セクションがあっても、その中に十
分な自由空間がなければ、例外が認識される。

スタッキング・オペレーションで新しい状態エントリ４
４がうまく作成されると、制御レジスタ１５にある連係
スタック・エントリ・アドレスは、新しいエントリのエ
ントリ記述子の一番左のバイトを指定するように更新さ
れ、かくしてこのエントリが新しい現連係スタック・エ
ントリになる。

スタッキング・プロセスで状態エントリを作成する場合
、そのＮＦＳフィールドにはゼロが置かれ、作成された
状態エントリの長さは先行エントリのＮＦＳフィールド
に置かれる。戻りオペレーションでは、汎用レジスタ及
びアクセス・レジスタの内容、ならＯ・に制御レジスタ
の種々の内容が連係スタック状態エントリ４４から復元
され、制御レジスタＩＳにある連係スタック・エントリ
・アドレスは前の連係スタック・エントリを指し示すよ
うに変更される。状態エンＩ・りか戻りオペレーション
のアンスタッキング・プロセスの間に論理的に削除され
ると、先行エントリのＮＦＳフィールドにセロが置かれ
る。

」二連から明らかなように、連係スタックを使用すると
、プログラム制御か戻り命令によって被呼出しプログラ
ムから戻される時、呼出しプログラムの動作環境及び許
可レベルを復帰させることができる。連係オペレーショ
ンは開始点まで遡れると共に、無効な変更が生じないよ
うユーザに強要する。

制御プログラムは、プログラムを含む各アドレス空間に
対してアドレス空間番号（Ａ　Ｓ　Ｎ）を割り当てる。

ＤＡＳ機構に関連して述べたように、ＡＳＮはＰＣ−ｓ
ｓオペレーションの間に変換されることがある。しかし
、ＡＳＴＥアドレスがＥＴＥにあるので（第８図参照）
　、Ｐ　Ｃｓ　ｓオペレーションにおいて、ＡＳＴＥへ
のアクセスをＡＳＮ変換なしにＥＴＥを用いて直接行な
うことができる。制御プロクラムは、アドレス空間に関
連するＡＳＴＥにポインタを置くことによって、ＳＴＤ
、ＡＴ及び連係テーブルを各ＡＳＮと関連づける。それ
らのアドレス空間にあるデータも、ＡＳＴＥを指し示す
アクセス・リスト・エントリを制御プログラムに作成さ
せることにより、アクセスすることができる。アドレス
空間によってはデータしか含まないものもある。そのよ
うなアドレス空間はＡＳＮを持たない。データだけの空
間の場合は、ＡＳＴＥ、５ＴＤ１ＡＴ及びＡＬＥだけが
使用される。

第１１図及び第１２図はそれぞれＡＳＮ第１テーブル及
びＡＳＮ第２テーブルのエントリのフォーマットを示し
たものであるが、これらは前述のＤＡｓ機構のものとき
わめてよく似ている。第１１図及び第１２図の各エン）
　ＩＪは１つのアドレス空間を表わし、そのアドレス空
間への連係及びアドレス可能性を与えるへく制御プログ
ラムによって設定される。

第１２図はＡＳＴＥのツメ−マットを示している。ＡＳ
ＴＥのビット０は、ＡＳＴＥが無効かどうかを示す無効
ビットである。許可権テーブル起点（ＡＴＯ）及び許可
権テーブル長（ＡＴＬ）は、関連する許可権テーブルの
許可権テーブル記述子（ＡＴＤ）を示す。ビット９６〜
１２７は関連する連係テーブル記述子（ＬＴＤ）を含み
、ビ、ノド１２８〜１５９は関連するアクセス・リスト
記述子（ＡＬＤ）を含む。ビット１６０〜１９１はＡＳ
ＴＥ順序番号（ＡＳＴＥＳＮ）を含む。ＡＳＴＥは、制
御プログラムによるアドレス空間の作成及び削除に伴な
って再割り振りされることがあるので、新しく作成され
た各ＡＳＴＥは新しい固イイのＡＳＴＥＳＮを割り当て
られる。ＡＲＴオペレー／ヨンを実行する時、ＡＳＴＥ
が異なったアドレス空間または異なった権限に対して安
全に再使用できるように、を動性検査として、アクセス
・リスト中のＡＳＴＥＳＮとＡＳＴＥ中のＡＳＴＥＳＮ
が比較される。

第１３図は、各ＡＳＴＥに関連する許可権テーブルを示
している。ＤＡＳ機構と同じく、各許可権テーブル・エ
ントリはＰビット及びＳビットを１つずつ持っている。

許可権テーブルのエントリは、関連するアドレス空間を
アクセスするために、使用されているＦＡＸの各値に対
して許可権チーフルに１つのエントリが存在するように
指標づけされる。後述のように、制御レジスタ８　（Ｃ
Ｒ８）にあるＦＡＸの値に対応する許可権テーブル・エ
ントリを用いて、プロクラムがＡＳＴＥに関連するアド
レス空間のアクセスを許されているかとうかを調べるこ
とができる。

第１４図は、制御レジスタ２にアドレスが保持されてい
る指名可能ユニット制御テーブル（ＤＵＣＴ）のツメ−
マットを示している。ｌ）　Ｕ　ＣＴのバイト１６〜１
９は指名可能ユニット・アクセス・リスト記述子（ＤＵ
ＡＬＤ）を含む。Ｉ）　Ｕ　ＣＴの他のバイトはＭＡＳ
機構では使用されないので、説明は省略する。

プログラム呼出しくＰＣ）命令は、連係機構の機能を上
げるべく改善された。ＰＣ命令が出された時、ＥＴＥ（
第８図）のＴビット、すなわちピッ１−１２８か１であ
れば、スタッキンクＰＣオペレーンヨンか実行される。

スタッキングＰＣは、エントリ・テーブル・エントリ中
の許可キー・マスクにより、エントリ・テーブルから入
ることを許される。特に、空間切替えを伴なうスタッキ
ングＰＣは、（新しいプログラムに関連する）新しいＥ
ＡＸを制御レジスタ８に置くことがある。スタッキング
ＰＣは、汎用レジスタＯ〜１５の内容、アクセス・レジ
スタＯ〜１５の内容、更新された命令アドレス（戻りア
ドレス）を含む完全なＰＳＷｌＰＡＳＮ、５ＡＳＮ、Ｐ
ＫＭｌＥＡＸ、エントリがプログラム呼出しによって作
成されたことを示す標識、及び２ワ一ド分の修正可能域
をエン）　ＩＪに保管する。修正可能域の目的は、プロ
グラムの障害か生じた時に適切な回復動作かとれるよう
に、プログラムの進行状況を記録できるようにすること
にある。

連係機能を改善するため２つの新しい命令、すなわちブ
ランチ・スタック及びプロクラム戻りか追加された。

ブランチ・スタック命令はＰＳＷ中の命令アドレスを変
更し、第９図の連係スタックにブランチ状態エントリと
呼ばれる状態エントリを作成する。

ブランチ状態エントりは、ブランチ・スタック命令によ
り作成されかつＰＣ番号の代わりにブランチ・アドレス
を含むということを除くと、プログラム呼出し状態エン
トリと同しである。ブランチ・スタック命令は、呼出し
プログラムの中、または被呼出しプログラムの入口点（
もしくはその近く）で使用することかできる。入口点で
のブランチ・スタック命令は、古い呼出しプログラムを
変更することなく連係スタックを使用することを可能に
する。

プログラム戻り命令は、スタッキングＰＣ命令またはブ
ランチ・スタック命令によって制御権を与えられたプロ
グラムから戻るのに用いられる。

プログラム戻り命令は最後の連係スタック状態エントリ
を論理的に削除する。このエントリはプログラム呼出し
状態エントリでもブランチ状態エントりでもよい。最後
の状態エントリかプログラム呼出し状態エントりてあれ
ば、プログラム戻り命令は、エントリ中に保管されてい
たすべての状態情報ならびに汎用レジスタ２〜１４及び
アクセス・レジスタ２〜１４の内容を復元する。０番、
１番及び１５番の汎用レジスタ及びアクセス・レジスタ
は、プログラム戻り命令によっては変更されない。最後
の状態エントリがブランチ状態エントリてあれば、プロ
グラム戻り命令は、完全なＰＳＷ（ＰＥＲマスク・ピッ
）Ｒを除く）ならびに汎用レジスタ２〜１４及びアクセ
ス・レジスタ２〜１４の内容たけを復元する。ＰＥＲマ
スク・ビットＲ（第４図参照）はプログラム戻りオペレ
ーションによっては復元されない。スタッキング・プロ
グラム呼出し及びプログラム戻りの組合せは、非階層的
なプログラム連係、すなわちある範囲の権限を持ったプ
ログラムから、より小さい、より大きいまたはまったく
異なる権限を持ったプログラムへの連係を可能にする。

第１５図、第１６図及び第１７図は、スタッキングＰＣ
オペレーションを実行するのに必要なステップの論理フ
ローを示している。この論理フローは、ＤＡＳのプログ
ラム呼出し命令の実行にも使用できる。図面中の説明は
、種々の値が数学的にどのように操作されてアドレスを
生成するかを述へている。第３図に戻って、制御レジス
タＯのピッ）１５　（ＣＲｏ、１５）がＯてあれば、Ｅ
ＴＥは１６バイトであり、ＤＡＳプログラム呼出しオペ
レーションだけを実行できる。ＣＲｏ、１５が１であれ
ば、ＥＴＥは３２バイトであり、ＥＴＥビット１２８が
ＤＡＳ　　ＰＣ及びスタッキングＰＣのいずれを実行す
るのかを示す。

第１５図は、プログラム呼出しのＰＣＣ番号変換オシレ
ーション論理フローを示している。ＣＲＯ，１５＝１で
あれば、制御レジスタ５にあるＰＡＳＴＥＯ（第３図参
照）によって指定されるＡＳＴＥが取り出される。この
−次ＡＳＴＥはピッ）・９６〜１２７にＬＴＤを含む（
第１２図参照）。

プログラム呼出しがＤＡＳプログラム呼出してあれば（
ＣＲｏ、１５二〇）、通常のＤＡＳオペレーションと同
じ＜、ＬＴＤは制御レジスタ５にある。

プログラム呼出し命令５０は、ＤＡＳの場合と同様に、
ＬＸ５１及びＥＸ５２からなるＰＣ番号を指定する。Ｌ
Ｘ５１は、加算操作５４により連係テーブル起点（ＬＴ
Ｏ）５３と結合され、連係テーブル・エントリ５５の実
アドレスを生成する。ＥＸ５２は、加算操作５６により
連係テーブル・エントリ５５のエントリ・テーブル起点
（ＥＴＯ）と結合され、エン）・す・テーブルにおける
エントリ・テーブル・エンドす（ＥＴＥ）５７の実アド
レスを生成する。

第１６図は、現−次に対するスクッキング・プロクラム
呼出しくＰＣ−ｃｐ）及び空間切替えを伴なうスクッキ
ング・プログラム呼出しくＰＣ−ＳＳ）を実行するため
に第１５図から続く論理フローを示している。前述のよ
うに、ＥＴＥ５７のＴビット６０が１であれば、スクッ
キング・オペレーションが実行される。まず、ＡＫＭ６
２の値が、問題状態におけるプログラム呼出し命令の実
行前に制御レジスタ３に存在していたＰＫＭ６４き６３
でアンド結合される。６３でのアンド操作の結果がオー
ルゼロであれば、プログラム呼出し命令はこの点から入
ることを許されず、オペレーションは終了する。６３て
のアンド操作でいずれかのビットが一致していると、プ
ログラムはこのエントリのところてプログラム呼出しを
行なうことを許され、オペレーションが続けられる。プ
ログラム呼出しが許されると、その実行前に存在してい
たＰＳＷ６５、ＥＡＸ６６、ＰＫＭ８４．５ＡＳＮ６８
及びＰＡＳＮ６９が連係スタック（ＬＳ）に置かれる。

図には示していないが、汎用レジスタの内容、アクセス
・レジスタの内容及びＰＣ番号も連係スタックに置かれ
る（第１０図参照）。アドレス指定モード・ビットＡ及
びエントリ命令アドレス（ＥＩＡ）はそれぞれＰＳＷの
７０及び７１のところに置かれる。ＥＴＥ５７のＰヒツ
ト及びＣビットはそれぞれＰＳＷの７２及び７３のとこ
ろに置かれる。Ｋビットが１であれば、ＥＴＥ５７のエ
ントリ・キー（ＥＫ）はＰＳＷのキー・フィールド７４
に置かれる。Ｅビットが１であれば、エントリＥＡＸ　
（ＥＥＡＸ）は７５に示すように制御レジスタ８に置か
れる。エントリ・パラメータ（Ｅ　Ｐ）は７６に示すよ
うに汎用レジスタ４に置かれる。ＥＴＥ５７のＭビット
か１であれば、エントリ・キー・マスク（ＥＫＭ）は７
７に示すように制御レジスタ３にあるＰＫＭを置き換え
る。しかし、Ｍビットか０てあれば、ＥＫＭはオア操作
７８により制御レジスタ３のＰＫＭとオア結合される。

ＰＣ−ｃｌ）オペレーションが実行されるか、またはス
クッキングＰＣ−ｓｓが実行されかつＳビットがＯてあ
れば、制御レジスタ４にあったＰＡＳＮ６９が制御レジ
スタ３の５ＡＳＮ７９を置き換え、制御レジスタ１にあ
ったＰＳＴＤ８０が制御レジスタ７の５ＳＴＤ８１を置
き換える。スクッキングＰＣ−ｓｓが実行されかつＳビ
ットが１であれば、制御レジスタ３のＳＡＳＮは新しい
ＰＡＳＮによって置き換えられ、制御レジスタ７の５Ｓ
ＴＤは新しいＰＳＴＤによって置き換えられる。これら
のオペレーションの後、ＥＴＥ５７のＡＳＮが８３でテ
ストされる。ＡｓＮが０であれば、ＰＣ−Ｃｐオペレー
／ヨンの実行が完了したことを示す。しかし、ＡＳＮが
０てなければ、Ｐ　Ｃｓ　ｓオペレーションか実行され
、宛先空間に対するＡＳＴＥが得られる。

プログラム呼出しは、次の命令の保護されたコードを取
り出すために、ＰＳＷキー７４をＥＫて変更することも
てきる（Ｋビ・ソトー１）。

制御レジスタ８にあるＥＡＸを変更することにより（７
５参照）、指名可能ユニ、ソトの作業を行なうように実
行される各プログラムに対して、ＤＵＡＬ及びＰＳＡＬ
にあるＡＬＥを使用する許可を異なった形で与えること
ができる。制御レジスタ８のＦＡＸ７５は、スクッキン
グ・プログラム呼出しによってＥＥＡＸに等しく設定す
ることができる（Ｅビット＝１）。元のＦＡＸは、プロ
グラム戻りによって連係スタックから復元される。

かくして、各プログラムはプログラムの呼出しに使用さ
れるＥＴＥて指定されたＦＡＸを用いて実行することか
できる。一方、呼出し連係の間ＦＡＸを不変にしておく
ことも可能であり（Ｅヒツト＝０）、それにより呼出し
プログラムと同じアクセス権を被呼出しプログラムに持
たせることができる。

制御レジスタ３のＰＫＭ７７をプログラム呼出しによっ
てＥＫＭに等しく設定することにより（Ｍビット−１）
、被呼出しプロクラムは呼出しプログラムのＰＫＭとは
無関係のＰＫＭを持つ。

この結果、被呼出しプログラムは、それか設定できるＰ
ＳＷキー値の点から、呼出しプログラムよりも小さいア
クセス権を持つことが可能になる。

一方、新しいＰＫＭ７７は、所望であれば、古いＰＫＭ
６４及びＥＫＭのオア結合（７８参照）に等しく設定さ
れることもある（Ｍビ、１−＝Ｏ）。

新しい５ＡＳＮ及び新しい５ＳＴＤをそれぞれ新しいＰ
ＡＳＮ及び新しいＰＳＴＤに等しく設定すると（Ｓ＝１
）、被呼出しプログラムかＡＬＥＴ値Ｘ“００００００
０１“の使用によって自動的に呼出しプログラムの一次
アドレス空間のアクセス権を持つようになるのを阻止で
きる（アクセス権はＡＬＥまたはＤＡＳの二次ＡＳＮ設
定命令て冑ることがてきる）。これは、被呼出しプロク
ラムのアクセス権を呼出しプログラムのものより小さく
する別の方法である。一方、新しい５ＡＳＮ７９及び新
しい５ＳＴＤ８１かそれぞれ古いＰＡＳＮ６９及び古い
ＰＳＴＤ８０に等しく設定されることもある（Ｓビット
二〇）。

第１７図は、ＡＳＮ変換のステップの論理フローを示し
ている。ＤＡＳ機構と同しく、プログラムを含む各アド
レス空間はＡＳＮを割り当てられ、その値は対応するＥ
ＴＥ５７の９０のところに也き込まれる。ＡＳＮ９０は
２つの数値ＡＦＸ９１及びＡＳＸ９２からなる。これも
ＤＡＳ機構と同様である。制御レジスタ１４はＡＳＮ第
１テーブル起点（ＡＦＴＯ）９３を含ろ、これは加算操
作９４てＡＦＸ９１と組み合わせると、ＡＳＮ第１テー
ブルにおけるＡＦＴＥ９５の実アドレスを与える。ＡＦ
ＴＥ９５はＡＳＮ第２テーブル起点（ＡＳＴＯ）９６を
含み、これは加算操作９７てＡＳＸ９２と組み合わせる
と、ＡＳＮ第２テーブル３０におけるＡＳＴＥ９８の実
アドレスを与える。ＣＲｏ、１５か１の時は、ＥＴＥ５
７にあるＡＳＴＥアドレス１００をＡＳＮ変換の代わり
に使用することができる。制御レジスタ１４のビット１
２はＡＳＮ変換ビット（ＴＩＯＩ）である。

これか０てあればＮ　ＡＳＴＥアドレス１００もＡＳＮ
９０も使用てきない。Ｔピッ）１０１が１であれば、い
ずれかを使用できる。ＰＣニーｓｓオペレーションの場
合、ＡＳＴＥ９８のＡＸ１０２及Ｏ：　Ｅ　Ｔ　Ｅ　５
７のＡＳＮ９０がそれぞれ制御レジスタ４の１０３及び
１０４のところに置かれる。ＡＳＴＥ９８の５ＴＤ１０
５は制御レノスタ１の１０６のところに置かれる。ＣＲ
ｏ、１５＝１であれば、ＡＳＴＥアドレスはＰＡＳＴＥ
Ｏ１０７として制御レジスタ５に置かれる。ＣＲｏ、１
５＝０てあれば、制御レジスタ５にはＡＳＴＥ９８のＬ
ＴＤ１０８か置かれる。第１７図のＡＳＮ変換はＤＡＳ
及びＭＡＳのいずれのオペレーションにも適用できる。

第１５〜１７図に関連して説明したＰＣ−ｓｓオペレー
ションは、命令取出しのために制御を新しいアドレス空
間へ移すのに使用てきる。その場合、新しいアドレス空
間は一次アドレス空間として設定される。たとえば、Ｐ
Ｃ番号、エントリ・テーブル・エントリ及び連係テーブ
ル・エントリがサービス提供者によって設定される時、
そのＰＣ番号を呼び出すプログラムのアクセス権を設定
するためＡＫＭが特定される。呼出しプログラムがエン
トリ・テーブル・エントリによって定義されたプログラ
ムを呼び出す権限を持っていると（第１６図のアンド操
作６３かられかる）、ＰＣオペレーションは制御レジス
タ８にあるＦＡＸを変更し得る。

たとえば、ＰＣオペレーションは、システム・サービス
を呼び出して、アクセス・リスト２４及び２５の一方に
新しいＡＬＥを付加するのにも使用できる。サービス・
プログラムは新しいアクセフ０− ス・リスト・エントリを設定して、アクセス・レンスタ
・モードのオペレー／ヨンで呼出ジューサが使用する新
しいＡＬＥＴを供給することができる。アクセス・リス
ト・エントリを作成する時、呼出しユーザの制御レジ゛
スタ８からのＥＡＸかＡＬＥＡＸとしてＡＬＥ中に置か
れる。ＡＬＥが作成されると、サービス・プロクラムは
そのＡＬＥに対するＡＬＥＴをユーザ・プログラムに戻
す。

ＡＬＥＴは、オペランドの取出しまたは記憶に使用する
のに都合のよい形で、記憶させたり、他のアドレス空間
へ送ったりすることができる。」二連の許可手順は、許
可されていないプロクラムがＡＬＥＴを使用するのを阻
止する。

アクセス・リスト・エントリの所有者は、アクセス・リ
スト・エントりの生成時にそれを私用エントりまたは公
用エントリとして指定することができる。私用エントリ
の場合は、所有者または許可されたユーザだけかアドレ
ス空間をアクセスでき、公用エン）・りの場合は、すべ
てのユーザがアクセスできる。公用エントリはＰビット
（ビット７）二〇により示され、ど゛のプログラムから
も自由に使用できる。Ｐビットが１であれば、そのＡＬ
Ｅは許可されたプログラムしか使用できない。

もし２以上のＦＡＸかＡＬＥを使用できるのであれば、
制御プログラムは、関連するアドレス空間のＡＴにエン
トリを追加するための機構を提供する。

第１８図は、プログラム許可検査イχ１きのアクセス・
レジスタ変換を示している。アクセス・レジスタ・オペ
レーションでＡＬＥＴを用いてオペランドの取出しまた
は記憶を行なう場合、ＡＬＥＴか有効であることを確か
めるため、ＡＬＥＴのピッ１−０〜６か１１５て調べら
れる。ＡＬＥＴ中のＰビット１１６がＯてあれば、アク
セス・リストはＤＵＡＬであり、Ｐビット１１６が１て
あれば、アクセス・リストはＰＳＡしてある。ＤＵＡＬ
の場合、有効ＡＬＤは制御レジスタ２にアドレスか記憶
されているＤＵＣＴから取り出される。ＰＳＡＬの場合
、有効ＡＬＤは制御レジスタ５にアドレスが記憶されて
いる一部ＡＳＴＥ　（ＰＡＳＴＥ）から取り出される。

有効ＡＬＤは、アクセス・リスト起点及びアクセス・リ
スト長（ＡＬＬ）を含む。ＡＬ、ＥＮかアクセス・リス
トの外にないことを確かめるため、１１７てＡＬＥＮ及
びＡＬＬが比較される。ＡＬＥＮがこの検査をパスする
と、有効アクセス・リスト起点は加算操作１１９により
ＡＬＥＮと結合され、アクセス・リスｌ−１２１中のＡ
ＬＥ１２０のアドレスを生成する。まずＡＬＥ１２０の
無効ビット（ビット０）が１２１で検査される。無効ビ
ットが０てＡＬＥ　１２０かを効であることを示してい
ると、１２４でＡＬＥＴのＡＬＥＳＮ１２２及びＡＬＥ
１２０のＡＬＥＳＮ１２３か比較される。ＡＬＥＳＮ１
２２及びＡＬＥＳＮ１２３が等しければ、ＡＬＥＴはＡ
ＬＥ１２０のアクセスを許されており、ＡＳＴＥアドレ
ス１２５を用いてＡＳＴＥ１２６か取り出される。ＡＳ
ＴＥ　１２６のイイ効性は、１２８て無効ピッ１−１２
７を検査することにより確かめられる。ＡＳＴＥ１２６
か有効であれば、ＡＬＥ１２０かＡＳＴＥ１２６のアク
セスを許されているかどうかを確かめるため、ＡＳＴＥ
ＳＮ１３０及びＡＳＴＥＳＮ１３１が１３２で比較され
る。これらの検査によりＮ　ＡＲＴの有効性が確認され
る。

次に、呼出しプログラムのアドレス空間アクセス権が検
査される。最初の検査は１３５て行なわれ、Ｐビット１
３６かＯかとうかを調へる。Ｐピッ１−１３６かＯであ
れば、すべてのプログラムかＡＬＥに関連するアドレス
空間をアクセスすることかでき、これ以上の検査は行な
われない。Ｐピッ１−１３６か１であれば、ＡＬＥＡＸ
ｌ　３７及び制御レジスタ８にあるＥＡＸ　１３８か比
較器１３９で比較される。これらが等しければ、プログ
ラムはこのアドレス空間のアクセスを許されており、こ
れ以上の検査は行なわれない。１３９ての比較か不一致
であれば、ＡＳＮ拡張許可検査か１４０て行なわれる。

ＡＳＮ拡張許可検査１４０では、制御レジスタ８にある
ＥＡＸ　１３８が許可権テーブルの外にあるエントリを
指定していないことを確かめるため、ＥＡＸ１３８及び
許可権テーブル長（ＡＴＬ）１４１が比較される。制御
レジスタ８にあるＥＡＸ１３８は、ＡＴＯ１４２によっ
て起点が指定される許可権テーブルへの指標として使用
される。許可権テーブル中のＳビットがこのＦＡＸに対
して１にセットされていると、プログラムはアドレス空
間のアクセスを許され、１４５てのＤＡＴオペレーショ
ンのために５ＴＤ１４４か供給される。

アクセス・リスト・エントり中の私用ビット及びＡＬＥ
ＡＸフィールドは、ＡＬＥによって表わサレるアドレス
空間へのプログラムのアクセスを許可したり禁止したり
する高性能の許可機構を提供する。私用ビットをＯにし
ておくと、アクセス・リストを用いて実行されるすべて
のプログラムがＡＬＥによって表わされるアドレス空間
をアクセスできる。ＡＬＥの私用ビットを１にセットし
かつ制御レジスタ８にあるユーザのＦＡＸをＡＬＥＡＸ
フィールドに等しくしておくと、特定のＦＡＸを持った
プログラムがＡＬＥによって表わされるアドレス空間を
アクセスできる。最後に、ＡＬＥの私用ビットを１にセ
ットしかつ制御レジスタ８にあるユーザのＦＡＸが目標
空間の許可権テーブルにおいてＳビットが１であるエン
ドすを選択てきるようにしておくと、異なったＦＡＸで
実行される複数のプログラムがＡＬＥによって表わされ
るアドレス空間をアクセスできる。

第１９Ａ図及び第１９Ｂ図は、アクセス・レジスタ変換
ステップ及び例外の流れを示している。

ＡＲＴ論理か呼び込まれる時、アクセス・レジスタＯ（
ＡＲＯ）が指定されたかとうかが１５０で調べられる。

アクセス・レジスタＯが指定されていると、ＡＲＴがテ
スト・アクセス・オペレーション（後述）によって呼び
込まれたかどうかが１５１で調べられる。アクセス・レ
ジスタＯが指定されていないか、またはテスト・アクセ
ス・オペレーションであったならば、アクセス・レジス
タにあるＡＬＥＴの使用か１５２て示される。アクセス
・レジスタ０が指定されかつこれがテスト・アクセス・
オペレーションでなければ、１５３てＸ′０ｏｏｏｏｏ
ｏｏ“がＡＬＥＴに割り当てられる。

ついで、ＡＬＥＴがＸ“ｏｏｏｏｏｏｏｏ　’かどうか
が１５４で検査される。もし「はい」であれば、１５５
て一部アドレス空間のためのＳＴＤが制御レジスタ１か
ら得られる。「いいえ」の場合は、１５６てＡＬＥＴが
Ｘ“０００００００１“かどうかが検査される。もし「
はい」であれば、１５７で二次アドレス空間のためのＳ
ＴＤが制御レジスタから得られる。「いいえ」の場合は
、１５８でＡＬＥＴのビットＯ〜６が０かどうかが検査
される。ビット０〜６が０てなければ、ＡＬＥＴの割り
当てられた値は有効てはなく、１５９でＡＬＥＴ指定例
外が認識され、オペレーションは抑止される。

ビットＯ〜６がＯの場合は、１６０でＡＬＥＴのビット
７が１かどうかが検査される。１であれば、制御レジス
タ５にあるＰＡＳＴＥＯが１６１て解読され、ＰＳＡＬ
のための有効ＡＬＤが取り出される。ＡＬＥＴのビット
７がＯてあれば、制御レジスタ２にあるＤＵＣＴＯが１
６２で解読され、ＤＵＡＬのためのを効ＡＬＤか取り出
される。

１６３て取出しアドレスが無効であることがわかると、
１６４てアドレス指定例外か認識され、オペレーション
は抑止される。アドレスがを効てあれば、ＡＬＥＴのＡ
ＬＥＮが有効ＡＬＬ　（を効ＡＬＤのビット２５〜３１
）の範囲外かどうかが１６５で検査される。もし範囲外
であれば、１６６てＡＬＥＮ変換例外が認識され、オペ
レーションは無効にされる。１６５での答えが「いいえ
」であれば、１６７でＡＬＥが見つけられ、ＡＬＥアド
レスが有効かどうかが検査される。ＡＬＥアドレスが有
効でなければ、１６８でアドレス指定例外が認識され、
オペレーションは抑止される。ＡＬＥアドレスが有効で
あれば、ＡＬＥが有効かどうかを見るため１６９でＡＬ
Ｅの有効ビットか検査される。ＡＬＥが有効でなければ
、１７０でＡＬＥＮ変換例外が認識され、オペレーショ
ンは無効にされる。ＡＬＥが有効であれば、１７１でＡ
ＬＥＴのＡＬＥＳＮ及びＡＬＥのＡＬＥＳＮが比較され
る。１７１での比較の結果が不一致であれば、１７２で
ＡＬＥ順序例外が認識され、オペレーションは無効にさ
れる。１７１て一致が検出されると、ＡＬＥ中のＡＳＴ
Ｅアドレスを用いて１７３てＡＳＴＥが見つけられる。

ＡＳＴＥアドレスか有効かとうかか検査され、もし有効
でなければ、１７４てアドレス指定例外が認識されて、
オペレーションは抑止される。ＡＳＴＥアドレスが有効
であれば、ＡＳＴＥが有効かとうかを見るため１７５て
ＡＳＴＥのを効ビットか検査される。ＡＳＴＥが有効て
なければ、１７６でＡ　Ｓ　Ｔ　Ｅ　ＩＪ”動性例外が
認識され、オペレーションは無効にされる。

ＡＳＴＥが有効であれば、１７７てＡＬＥのＡＳＴＥＳ
Ｎ及びＡＳＴＥのＡＳＴＥＳＮが比較される。１７７て
の比較の結果が不一致であれば、１７８でＡＳＴＥ順序
例外か認識され、オペレーションは無効にされる。

」二連のステップ１６３〜１７８は、得られたエン）・
りが有効かどうかを決定するものである。次の１７９で
は、ＡＬＥの私用ビット（ビット７）が０かとうかか検
査される。またＮ　ＡＬＥにあるＡＬＥＡＸ及び制御レ
ジスタ８にあるＦＡＸの比較も１７９で行なわれる。い
ずれかの検査で一致か検出されると、１８０てオペラン
ドのためのＳＴＤがアドレス空間のＡＳＴＥから得られ
る。私用ビットか０てあれば、プログラムはアクセスを
許されており、アクセス・レジスタ変換の許可ステップ
は完了する。私用ビットか１てあってもＡＬＥＡＸがＥ
ＡＸと等しければ、プログラムはアクセスを許されてお
り、アクセス・レジスタ変換の許可ステップは完了する
。

プログラムが１７９ではまだ許可されていない場合は、
１８１てＡＳＴＥのビット３０．３１．６０〜６３かＯ
かとうかを見ることによりＡＳＴＥの有効性か検査され
る。これらのビットか０てなければ、１８２でＡＳＮ変
換指定例外が認識され、オペレーションは抑止される。

ＡＳＴＥが有効であれば、ＦＡＸか許可権テーブルの外
のエントリを指定していないことを確かめるため、１８
３て制御レジスタ８にあるＥＡＸビットＯ〜１１の値及
び許可権テーブルの長さ（ＡＴＬ）が比較される。ＥＡ
ＸビットＯ〜１１の値の方がＡＴＬよりも大きければ、
１８４で拡張許可例外か認識され、オペレーションは抑
止される。ＦＡＸが許可権テーブルの範囲内のエントリ
を指定していると、１８５で関連するエントリが許可権
テーブルで見つけられる。この許可権テーブル・エント
リのアドレスがを効でなければ、１８６でアドレス指定
例外が認識され、オペレーションは抑止される。アドレ
スが有効であれば、１８５て見つけられた許可権チーフ
ル・エン）　ＩＪの二次許可ビット（Ｓビット）が１か
とうかを見る拡張許可検査が１８７で行なわれる。１８
７ての検査結果が「はい」であれば、呼出しプログラム
はこのアドレス空間に関連する許可権テーブルによって
許可されているプログラムのうちの１つであり、１８８
でこのアドレス空間のためのＳＴＤがＡＳＴＥから得ら
れる。１８７ての検査結果が「いいえ」であれば、プロ
グラムは許可されておらず、１８９で拡張許可例外が認
識され、オペレーションは無効にされる。

ＭＡＳ機構は、前述のテスト・アクセス・オペレーショ
ンを実行するため、テスト・アクセス・レジスタ（ＴＡ
Ｒ）命令を使用する。ＴＡＲ命令のフォーマットは次の
とおりである。

ＴＡＲＡｌ、Ｒ２ ＴＡＲ命令では、第１オペランドＡ１のアクセス・レジ
スタにあるものとして指定されたＡＬＥＴが、第２オペ
ランドＲ２によって指定された汎用レジスタにあるＦＡ
Ｘを用いてＡＬＥＴ変換例外を検査される。ＴＡＲ命令
は、第１９Ａ図のステップ１５１て「はい」と判定され
ると、第１９Ａ図及び第１９Ｂ図のＡＲＴオペレーショ
ンを実行させる。ＴＡＲ命令は、次のテスト結果をＰＳ
Ｗの条件コード（ＣＣ；第４図参照）に戻す。

０−指定されたＡＬＥＴはＯてあり、アクセスに対して
有効である。

■　＝指定されたＡＬＥＴは０または１ではなく、制御
レジスタ２によってアドレスされるＤＵＡＬにあり、指
定されたＦＡＸでのアクセスに対してを効である。

２＝ｆ旨定されたＡＬＥＴは０または１てはなく、制御
レジスタ５によってアドレスされるＰＳＡＬにあり、指
定されたＦＡＸでのアクセスに対して有効である。

３　：指定されたＡ　Ｌ　Ｅ　Ｔは１であるか、または
指定されたＦＡＸでのアクセスに対して無効である。

入力ＦＡＸを用いて許可例外についてＡＬＥＴをテスト
できるようにしておくと、プログラムは、ＡＬＥＴか呼
出しプログラムのＰＡＳＮを参照スるのか（ＡＬＥＴ＝
０）　、ＤＵＡＬを参照するのか、呼出しプログラムの
ＰＳＡＬを参照するのかを決定することができる。これ
は、プログラムをＡＬＥＴの内部フォーマットとは無関
係にする。

ＴＡＲ命令を用いてＡＲＴを実行する時、ＡＬＢエント
リが作成される。かくして、ＡＲＴ中に例外が生じなけ
れば、ＡＲにあるＡＬＥＴが実際に使用される時、ＡＬ
Ｂはエントリを含む。

第２０図はＴＡＲ命令の使用例を示している。

指名可能ユニットのタスク制御ブロックＴＣＢ　１は、
２００での実行中、５のＦＡＸを持っている。

このＦＡＸにより、プログラムは、ＴＣＢｌについての
指名可能ユニット・アクセス・リスト（ＤＵＡＬ）の特
定のエントりを使用することがてきる。２０１て、第１
プログラムがアドレス空間ＡＳＮ２にある第２プログラ
ムに対しプログラム呼出しを行ない、第２プログラムで
使用すべきＡＬＥＴを渡す。２０２で、ＡＳＮ２にある
プロクラムが８のＦＡＸを用いて実行されるか、これは
呼出しプログラムのＦＡＸとは異なっている。もしプロ
グラムが２０２で呼出しプログラムによって与えられた
ＡＬＥＴを使用すると、システム保全の問題が生じる。

呼出しプログラムはＡＬＥＴを参照するＦＡＸ権限を持
っていないことかあるが、ＡＳＮ２のプログラムは持っ
ている。ＡＳＮ２のプログラムは、呼出しプログラムが
渡されたＡＬＥＴを使用する権限を持っていたかとぅか
を調べる有効性検査を実行しなければならない。２０３
て、ＡＳＮ２のプログラムは、入力ＡＬＥＴ及び呼出し
プログラムのＦＡＸ　（＝５）を指定するＴＡＲ命令を
用いて、を動性検査を実行する。呼出しプログラムのＦ
ＡＸは、ＡＳＮ２へのプログラム呼出しで作成された連
係スタック・エントリがら得られる。ＴＡＲ命令の実行
の結果、呼出しプログラムがＡＬＥＴの使用を許されて
いたことを示す条件コードが与えられると、ＡＳＮ２の
プログラムはその機能の遂行を続けることができる。

呼出しプログラムがＡＬＥＴの使用を許されていなけれ
ば、ＡＳＮ２のプログラムは呼出しプログラムを打ち切
るか、または呼出しが成功しながったことを示す戻りコ
ードを呼出しプログラムに戻す。２０４て戻り命令によ
り制御が戻されると、呼出しプログラムのＦＡＸ　（＝
５）がスタックがら復元されＮ　ＡＳＮＩのプログラム
はこのＦＡＸを用いて実行を続ける。

ＡＬＥＴ有効性検査機能は頬繁に要求される。

第２０図の例では、ＡＳＮ２にあるプログラムへの呼出
しのたびに必要とされる。この機能はオペレーテインク
・システムのサービス・ルーチンによっても１是供てき
るか、そうするとオーバーヘッドが大きくなり過ぎる。

もしＴＡＲ機能がなければ、呼出しプログラムのＡＬＥ
Ｔを参照しテＥＡ＝　８５− Ｘを変更しなければならないプログラムは、たとえば２
つのＰＣ命令を使用する必要がある。最初のＰＣ命令は
ＦＡＸを変更せず、呼出しプログラムのＦＡＸを用いて
呼出しプログラムのパラメータが参照される。あとで２
番目のＰＣ命令が実行され、被呼出しプログラムが使用
する新しいＦＡＸが与えられる。呼び出されたサービス
は、その機能を遂行するのに異なったＦＡＸを必要とす
ることがあり、この機構は正しいＦＡＸの使用を可能に
する。かくして、ＴＡＲ機能はより効率のよい検査を可
能にする。第２０図の例では、ＴＡＲ命令がＤＵＡＬの
ＡＬＥＴと共に使用されているが、ＤＵＡＬ及びＰＳＡ
ＬのいずれのＡＬＥＴも使用できる。

第２１図〜第２５図を参照するに、アクセス・レジスタ
変換（ＡＲＴ）機構は、通常、アクセス・リスト記述子
ならびにアクセス・リスト、ＡＳＮ第２テーブル及び許
可権テーブルで指定される情報が、ＡＲＴルックアサイ
ド・バッファ（ＡＬＢ；第２図の１９９）と呼ばれる特
別のバッファに保持されるように構成される。アクセス
・リスト記述子（ＡＬＤ）　、アクセス・リスト・エン
トリ（ＡＬＥ）、ＡＳＮ第２テーブル・エントリ（ＡＳ
ＴＥ）及び許可権テーブル・エントリ（ＡＴＥ）は集合
的にＡＲＴテーブル・エントリと呼ばれる。

ＣＰＵは、ＡＲＴテーブル・エントリを最初にアクセス
する場合にのみ、実記憶域にあるＡＲＴテーブル・エン
トリを参照する必要がある。エントリ中の情報をＡＬＢ
に置いておくと、そのあとのＡＲＴオペレーションをＡ
ＬＢ中の情報を用いて実行することができる。ＡＲＴプ
ロセスてＡＬＢを用いた場合、実記憶域でのＡＬＤｌＡ
ＬＥ、ＡｓＴＥまたはＡＴＥの変更は必すしもだたちに
変換に影響を及ぼさなくてもよい。

Ａ　Ｌ　Ｂの大きさ及び構造は実施態様に応じて異なる
。たとえば、アクセス・レジスタ１〜１５とそれぞれ１
対１に対応する１５個のエントリ編含み、各エントリか
セグメント・テーブル記述子（ＳＴＤ）たけからなるよ
うにＡＬＢを構成することかでき（第２４図参照）、ま
たＡＬＥＴ、現指名可能ユニット制御テーブル起点また
は一部ＡＳＴＥ起点、及び現拡張許可指標に基づいて選
択される値の配列を含むようにＡＬＢを構成することが
できる。前者の場合、アクセス・レジスタか再ロードさ
れると対応するＡＬＢエントりかクリアされ、制御レジ
スタ２．５または８の内容が変更されるとＡＬＢ全体か
クリアされる。後者の場合、アクセス・レジスタ又は制
御レジスタの内容か変更されても、ＡＬＢの中の情報は
維持される。

ＡＬＢ内部のエントリは、プロクラムによる明示的なア
ドレス指定ができないようになっている。

ＡＬＢにおける情報の保持はたとえ可能であったとして
も、そのすべての場合において保持しなければならない
ということはない。さらに、ＡＬＢ中の情報は、クリア
しなければならない場合以外にもクリアすることができ
る。ＡＬＢ中のすべての情報がクリアされるのは、ＡＬ
Ｂ除去命令もしくはプレフィクス設定命令の実行または
ＣＰＵリセットによる場合たけである。

ＡＬＢエントリは、実記憶域にあるＡＲＴテーブル・エ
ントリから取り出された情報、及び実記憶域にあるＡＲ
Ｔテーブル・エントリを選択するのに用いる情報を含む
。実記憶域にあるＡＬＤはアクセス・リスト記述子ソー
ス起点（ＡＬＤＳＯ）を用いて選択される。ＡＬＤＳＯ
は、変換中のＡＬ　Ｅ　Ｔにある一部すスト・ビットが
０であれば、制御レジスタ２にある指名可能ユニット制
御テーブル起点（ＤＵＣ’ＴＯ）であり、−次リスト・
ビットが１であれば、制御レジスタ５にある一部ＡＳＮ
第２テーブル・エントリ起点（ＰＡＳＴＥ○）である。

ＡＬＤのアクセス・リスト起点部分は、ＡＬＥＴと共に
、実記憶域にあるＡＬＥを選択するのに使用される。

ＡＬＥ中のＡＳＴＥアドレスは、実記憶域にあるＡＳＴ
Ｅを選択するのに使用される。

ＡＳＴＥ中の許可権テーブル起点は、制御レジスタ８に
あるＦＡＸと共に、実記憶域にあるＡＴＥを選択するの
に使用される。

第２１図を参照するに、ＡＬＢの最初の実施例ては、Ａ
ＬＢ−ＡＬＤ及びＡＬＢ−ＡＬＥか結合されてＡＬＢ−
ＡＬＤ／ＡＬＥになり、したがってアクセス・リスト起
点をＡＬＢエントリに置く必要はない。ＡＲＴ要求のた
めのＡＬＤＳＯ及びＡＬＥＴがＡＬＢエントリの内容と
一致すると、ＡＬＢは次のような情報を与える：Ｐピッ
ｌ−１ＡＬＥＡＸ１ＡＳＴＥアドレス及びＡＳＴＥＳＮ
。

これらはすべてＡＬＥからのものである。かくして、こ
のタイプのエントリは、アクセス権の再検査を可能にし
、またＳＴＤを得るためのＡＳＴＥへのアクセスを、Ａ
ＳＴＥＳＮエントリの検査を伴なって、使用時に実行す
ることができる。異なったＡＬＥＴか同じＡＳＴＥ及び
ＳＴＤを指し示していてもよいので、これはＡＬＢの効
率的な使用を可能にする。このようなＡＬＢの設計は、
適切なアクセス・リストの使用及びＡＬＥの決定の代わ
りになるものであるか、ＡＳＴＥ及び許可機構は前と同
様に使用される。

第２２図を参照するに、ＡＳＴＥの機能もＡＬＢに組み
込めばＮ　ＡＬＢから直接ＳＴＤを得ることがてきる。

ＡＬＤＳＯ及びＡＬＥＴは、もしＡＬＢにおいて一致か
生じていると、次のような情報を与える：Ｐビット、Ａ
ＬＥＡＸ、許可権テーブル起点（ＡＴＯ）　、許可権テ
ーブル長（ＡＴＬ）及び５ＴＤｏＳＴＤ１ＡＴＯ及びＡ
ＴＬかすてにＡＬＢに保持されているので、これらを得
るためにＡＳＴＥがアクセスされることはない。しかし
、ＡＳＴＥＳＮかＡＳＴＥにおいて変更されるのであれ
ば、ＡＬＢはＡＳＴＥＳＮによるケイパビリティの再検
査なしにＳＴＤを含むことになるので、ＡＬＢを除去し
なければならない。

第２３図を参照するに、ＡＬＢの第３の実施例は、ＡＬ
Ｄ、ＡＬＥｌＡＳＴＥ及びＡＴＥからの情報及び属性を
単一のＡＬＢエンドすに組み込んでいる。簡略化を考え
ると、ＡＬＤソース起点が制御レジスタ２または５で変
更される度に、第２３図の実施例におけるＡＬＢのすべ
てのエントリが自動的にクリアされるのであれば、ＡＬ
ＢエントリにＡＬＤＳＯフィールドを含ませておく必要
はない。また、ＥＡＸフィールドが制御レジスタ８て変
更される度に、機械がＡＬＢのエントリをクリアするの
であれば、Ｐｔ　ＡＬＥＡＸ、ＥＡＸ及びＳの各フィー
ルドを含ませておく必要はない。

このような簡略化した実施例は第２４図に示されており
、そこでは各ＡＬＥＴは、ＳＴＤを不適切な使用から保
護するのに必要なＡＬＢ除去操作によって左右されるが
、単にＳＴＤを取り出すたけである。最後に、各エント
リかアクセス・レジスタ１〜１５のそれぞれと１対１に
対応しており、かつ対応するアクセス・レジスタが再ロ
ードされる時にクリアされるのであれば、ＡＬＥＴフィ
ールドも不要である。

０及び１のＡＬＥＴ値の変換はＡＬＢの使用を許されな
い。実際の構成が制御レジスタ１及び７の内容の付加的
な写しを有するのであれば、これらの制御レジスタの変
更を追跡するために機械は何らかの動作を実行する必要
かあるかも知れない。

ＡＬＢエントリの作成、及びプログラムによるＡＲＴテ
ーブル・エントリ（実記憶域にある）の操作の効果は、
ＡＲＴテーブル・エントリが特定のＣＰＵに属している
かどうか、及びエン）　ＩＪが有効かどうかによって異
なる。

ＡＲＴテーブル・エントリが特定のＣＰＵに属している
場合、そのＣＰＵはアクセス・レジスタ変換に当該エン
トリを使用することができる。ＡＲＴテーブル・エント
リは一時に２以上のＣＰＵに属していてもよい。

アクセス・リスリ・エントリまたはＡＳＮ第２テーブル
・エントリは、関連する無効ビットがＯてあれば、有効
である。アクセス・リスト記述子及び許可権テーブル・
エントリは無効ビットを持っておらず、したがって常に
有効である。−広空間アクセス・リスト記述子は、−次
ＡＳＴＥ中の無効ビットの値とは無関係に有効である。

ＡＲＴテーブル・エントリは、ＣＰＵに付属さぜられて
を効な時、、ＡＬＢ中に置くことかできる。

アクセス・リスト記述子は、制御レジスタ２にある指名
可能ユニット制御テーブル起点によって指定される指名
可能ユニット制御テーブルの内部、または制御レジスタ
５にある一部ＡＳＴＥ起点（ＰＡＳＴＥ、Ｏ）によって
指定される一部ＡＳＴＥの内部にあるとき、ＣＰＵに付
属させられる。

制御レジスタ５は、制御レジスタＯのビット１５、すな
わち多重アドレス空間制御ビットの値とは無関係に一部
ＡＳＴＥ起点を含むものと考えられる。

第２５図はＡＬＢの良好な実施例を示している。

この実施例では、ＡＬＢはいくつかの異なったテーブル
で構成され、これらのテーブルはＡＬＢの使用中に別々
にかつ順次にアクセスされ、ＳＴＤに対する２以上のパ
スを与える。最初のステップでは、ＡＬＤＳＯ及びＡＬ
ＴＥからなるエントリを探索キーとして用いてＡＬＢ−
ＡＬＤ／ＡＬＥテーブルがアクセスされ、キーとすべて
のテーブル・エントリが比較されて（ブロックＣ）、も
し一致が検出されると、正しい結果が次のステップヘゲ
ートされる（ブロックＧ）。ＡＬＢ−ＡＬＤ／ＡＬＥエ
ントリは結果の情報として、Ｐビット（私用ビット）　
、ＡＬＥＡＸ１ＡＳＴＥアドレス及びＡＳＴＥＳＮを供
給する。次のステップでは、ＡＳＴＥアドレスがＡＬＢ
−ＡＳＴＥテープ−９４＝ ルへの探索キーとして使用される（比較ブロックＣ）。

一致か検出されると、ＡＳＴＥＳＮ、ＡＴＯｌＡＴＬ及
びＳＴＤからなるＡＬＢ−ＡＳＴＥエントりかケ−１・
される（ブロックＧ）。ＡＳＴＥＳＮはＡＬＢ−ＡＬＤ
／ＡＬＥエントリからのＡＳＴＥＳＮと比較される。Ａ
ＬＢプロセスを続けるためには、これらが一致していな
ければならない。ＡＬＢ−ＡＬＤ／ＡＬＥエントリから
のＰヒノ）・か１てかつ制御レジスタ８　（ＣＲ８）に
あるＦＡＸがＡＬＢ−ＡＬＤ／ＡＬＥエントリ中の、Ａ
ＬＥＡＸと一致しなければ、ＡＬＢ−ＡＴＥテーブルを
用いた許可検査が行なわれる。その場合、ＡＴＯ及びＦ
ＡＸが検索キーとして使用される。

ＦＡＸは制御レジスタ８から得られ、ＡＴＯは２番目の
ステップで見つかった結果から得られる。

−・致か検出されると、一致したＡＬＢ−ＡＴＥエンド
すから二次ビット、すなわちＳビットが検査結果として
ゲートされる。

ＡＳＮ第２テーブル・エントリ（ＡＳＴＥ）は、ＡＬＢ
−ＡＬＤ／ＡＬＥエントリまたは付属された有効なＡＬ
ＥにあるＡＳＴＥアドレスによって指定されると、ＣＰ
Ｕに付属させられる。

許可権テーブル・エントリはＡＬＢ−ＡＳＴＥエントリ
または付属された有効なＡＳＴＥによって指定される許
可権テーブル内にあると、ＣＰＵに付属させられる。

ＡＬＢ−ＡＬＤ／ＡＬＥエントリは、以下の条件がすべ
て満たされた場合にのみＡＲＴに使用されるようにして
もよい。

１、変換すべきＡＬＥＴが１より大きい値を持っている
。（もしＡＬＥＴがＯまたは１であれば、ＣＲＩまたは
ＣＲ７の内容が使用される。）２、ＡＬＢ−ＡＬＤ／Ａ
ＬＥにあるＡＬＤＳＯか使用中のＡＬＤＳＯと一致して
いる。

３、ＡＬＢ−ＡＬＤ／ＡＬＥエントリにあるＡＬＥＴが
変換すべきＡＬＥＴと一致している。

４、ＡＬＢ−ＡＬＤ／ＡＬＥエントリがＡＬＥ許可検査
に合格する、すなわち以下の条件のいずれかが真である
。

ａ、ＡＬＢ−ＡＬＤ／ＡＬＥ−ｃントリにある私用ビッ
トが０゜ ｂ、ＡＬＢ−ＡＬＤ／ＡＬＥエントリにあるＡＬＥＸが
現ＥＡＸに等しい。

Ｃ１現ＦＡＸが、ＡＬＢ−ＡＬＤ／ＡＬＥによってアド
レスされたＡＳＴＥにより指定される許可権テーブルに
つき１の二次ビット（Ｓビット）を選択。

ＡＬＢ−ＡＳＴＥエントリは、その中のＡＳＴＥアドレ
ス及びＡＳＴＥＳＮが使用中のＡＬＥまたはＡＬＢ−Ａ
ＬＤ／ＡＬＥにあるＡＳＴＥアドレス及びＡＳＴＥＳＮ
と一致する時はいってもＡＲＴのために使用することが
できる。

また、２以上のＡＬＢ−ＡＬＤ／ＡＬＥエントリが同じ
ＡＬＢ−ＡＳＴＥエントリを指定してもよく、そうすれ
ばＡＬＢ−ＡＳＴＥテーブルに対するより多くのパスを
提供することができ、ＡＬＢに別々のタイプのテーブル
を使用することが正当化される。

ＡＬＢ−ＡＴＥエントリは、以下の条件が両方共満たさ
れると、ＡＲＴのために使用することができる。

１、ＡＬＢ−ＡＴＥエントリにあるＡＴＯが使用中のＡ
ＳＴＥまたはＡＬＢ−ＡＳＴＥエントリにあるＡＴＯと
一致する。

２、ＡＬＢ−ＡＴＥエントリにあるＥＡＸか現ＥＡＸと
一致する。

付属された無効なＡＲＴテーブル・エントリが有効化さ
れる時、または付属されていない有効なＡＲＴテーブル
・エントリが付属され、かつＡＲＴテーブル・エントリ
から生成される使用可能なエントリがまだＡＬＢにない
時は、変更の効果は遅くとも現命令の終了までに生じる
。

ＡＬＢの内容は、ＡＲ内容の変更による影響を受けない
。ＡＬＢは、異なったＡＲ内容、または異なった指名可
能ユニットを有する異なったＦＡＸ定義域に関係する情
報を同時に含むことがてきる。もしタスクが切替え後に
再び指名されるのであれば、ＡＬＢはＡＲＴのための使
用可能なエントリを含み得る。

付属された有効なＡＲＴテーブル・エントリか変更され
る時、及びＡＬＢかそのエントリの写しをクリアされる
前にそのエントりを必要とするＡＲＴが実行されようと
する時は、次のような予測不能の結果が生じ得る。新し
い値の使用が、命令と命令の間、または命令の実行中（
変更を生じさせた命令を含む）に始まり得る。さらに、
ＡＬＢは、当該エントリの写しをクリアされるまで、古
い値及び新しい値の両方を含む可能性かあるため、特定
のＡＲＴオペレーションでとちらの値が選択されるかは
予測できない。

アクセス多重ロード命令（ＬＯＡＤ　　ＡＣＣＥＳＳ　
　ＭＵＬＴＩＰＬＥ）または制御情報ロード命令（ＬＯ
ＡＤ　　Ｃ０ＮＴＲ０Ｌ）がＡＲＴに関連するパラメー
タを変更する時、オペレーションの開始時におけるこれ
らのパラメータの値はオペレーションの間中有効である
。

ＡＬＢは、ＡＬＢ除去命令（ＰＵＲＧＥ　　ＡＬＢ）ま
たはプレフィクス設定命令（ＳＥＴ　　ＰＲＥＦＩＸ）
の実行、及びＣＰＵリセットによりすべてのエントリを
クリアされる。これらの命令は、ＡＬＢに望ましくない
状態か生しるのを阻止するために使用される。

Ｆ、まとめ及び発明の効果 多重アドレス空間（ＭＡ　Ｓ　）機構は、次の２つの主
要領域において改善をもたらす。

１、データ・アクセス：　プログラムは、命令空間を含
む１６までの異なったアドレス空間にあるデータを、と
の制御パラメータも変更することなく、同時にアクセス
することができる。これは、１６個の新規なレジスタ、
すなわちアクセス・レジスタにより可能となる。アクセ
ス・レジスタの内容を変えれば、より多くのアドレス空
間をアクセスすることができる。

２、プログラム連係：　エントリ・テーブル・エントリ
の内容が拡張され、プログラム呼出しオペレーションに
おいてより多くの状況変化が可能になった。プログラム
呼出し中の状況の保管、及び新規な命令、すなわちプロ
グラム戻り命令（ＰＲＯＧＲＡＭ　　ＲＥＴＵＲＮ）　
によるその復元のために、連係スタックが設けられる。

連係スタックを使用するブランチ型の新規な連係もある
。

ＭＡＳは１６個の３２ビツト・アクセス・レジスタ０〜
１５　（ＡＲＯ−ＡＲ１５）を備えている。

これらのアクセス・レジスタは、新規なアドレス指定モ
ード、すなわちアクセス・レジスタ・モードで記憶域オ
ペランドをアドレスするのに使用される。アクセス・レ
ジスタ・モードは、ＰＳＷにおける新規なビット設定で
実現される。

アクセス・レジスタ・モードにおいては、命令のＢフィ
ールドまたはＲフィールドは、記憶域オペランド・アド
レスを含む汎用レジスタの他に、同じ番号のアクセス・
レジスタも指定する。アクセス・レジスタの内容は、Ｄ
ＡＴによって記憶域オペランド・アドレスを変換するの
に用いるセグメント・テーブル記述子（ＳＴＤ）を得る
ために、アクセス・レジスタ変換（ＡＲＴ）と呼ばれる
プロセスで使用される。

アクセス・レジスタによって指定されたアドレス空間は
ＡＲ指定アドレス空間と呼ばれる。

アクセス・レジスタはデータ・アドレスにのみ−１，０
１− 適用され、命令アドレスには適用されない。アクセス・
レジスタ・モードにおいては、命令は常に一部アドレス
空間から取り出される。（あるアドレス空間から別のア
ドレス空間へブランチすることはてきない。） ＲＸ形式の命令のＸフィールドで指定されたアクセス・
レジスタの内容は無視される。ＢフィールドまたはＲフ
ィールド指定されたアクセス・レジスタだけがＡＲＴで
使用される。

アクセス・レジスタの使用により、任意の２つのアドレ
ス空間の間でデータを移動することができ、完全命令セ
ットを用いて複数の異なった空間にあるデータを同時に
処理することができる。

ＤＡＳ命令のうち、二次空間から一次空間への移動を行
なう命令（ＭＯＶＥ　　Ｔｏ　　ＰＲＩＭＡＲＹ）及び
−伏字間から二次空間への移動を行う命令（ＭＯＶＥ　
　Ｔｏ　　５ＥＣＯＮＤＡＲＹ）は、アクセス・レジス
タ・モードでは実行を許されないが、キーを用いた移動
命令（ＭＯＶＥ　　ＷＩＴＨＫＥＹ）は実行可能であり
、したがってＤＡＳ機構と同様に、ソース・データ域及
びターゲット・データ域に対して異なったアクセス・キ
ーを持つことがてきる。

アクセス・レジスタの内容は、一般には、アクセス・リ
ストと呼ばれるデータ域のエントリを指定するので、ア
クセス・リスト・エントリ・トークン（ＡＬＥＴ）と呼
ばれる。ＡＲＴは、指定されたアクセス・リスト・エン
トリの内容を用いることによって、ＤＡＴで使用される
セグメント・テーブル記述子を得る。

「トークンＪという用語を用いた理由は、ＡＬＥＴかア
ドレス空間をアクセスするとのようなケイパビリティも
直接伝えることかないからである。

ＡＬＥＴはアクセス・リスト・エントリを指定するたけ
てあり、指定されたエントりが実際のケイパビリティを
表わす。

ＡＬＥＴは通常のデータとして操作できる。ＭＡＳ機構
は、アクセス・レジスタ、汎用レジスタ及び記憶装置の
間でＡＬＥＴを転送するための命令を含む。特に、被呼
出しプログラムはアクセス・レジスタの内容を記憶装置
に保管し、自身の目的のためにアクセス・レジスタをロ
ードし、しかる後、元の内容を復元することができる。

呼出しプログラム側から見れば、アクセス・レジスタの
内容は変わっていない。

ＡＬＥＴは、たとえアクセス・レジスタＯが記憶域オペ
ランドのアドレス指定に関与しないとしても、アクセス
・レジスタＯを転送元及び転送先にすることができる。

ＡＬＥＴの値Ｏ及び１は特別な値であって、アクセス・
リスト・エントリを使用することなく、−伏字間及び二
次空間をそれぞれ指定する。そのため、プログラムは自
身の命令アドレス空間を指定するアクセス・リスト・エ
ントリを作成する必要なしに、その命令アドレス空間を
アクセスすることができ、また空間切替えを伴なうプロ
グラム呼出し後に、被呼出しプログラムは同様にして呼
出しプログラムの空間をアクセスすることができる。被
呼出しプログラムは、呼出しプログラムの空間へのアク
セスを拒否されることもある。

アクセス・リスト・エントリは、アクセス・レジスタが
使用できるアドレス指定ケイパビリティである。アドレ
ス指定ケイパビリティの完全性を保証するため、アクセ
ス・リストは問題状態プログラムから保護される。

制御プロクラムは、アクセス・リスト・エントリを割り
振ってそのエントリを指定するＡＬＥＴを戻すサービス
を提供する。プログラムは、戻されたＡＬＥＴを用いて
、対応するエントリによって指定されるアドレス空間を
アクセスすることができる。制御プログラムは、アクセ
ス・リスト・エントリの割振りを解除するサービスも提
供する。

これにより、アクセス・リスト・エントリの再使用が可
能になる。

アクセス・リスト・エントリは、割り振られた状態にな
ければ、無効としてマークされる。無効なアクセス・リ
スト・エントリを使用しようとすると、例外が認識され
る。

プログラムは２つのアクセス・リストを使用することが
できる。一方は指名可能ユニット・アクセス・リストと
呼ばれ、他方は一次空間アクセス・リストと呼ばれる。

指名可能ユニット・アクセス・リストは、プログラムが
実行される指名可能ユニット（タスクまたはプロセスを
意味するアーキテクチャ上の用語）と永続的に関連づけ
られる。−伏字間アクセス・リストは、プログラムが実
行されている一部アドレス空間に属する。とちらのアク
セス・リストを使用するかはＡＬＥＴ中の特定のビット
により指定される。

アクセス・リスト・エンドＩノは、自身か公用か使用か
を指定するビットを含んでいる。公用アクセス・リスト
・エントリの使用については許可は不要である。私用ア
クセス・リスト・エントリの使用は、拡張許可指標（Ｆ
ＡＸ）による許可を受けなければならない。拡張許可指
標は、指名可能ユニット及びプログラムのいずれに属し
ていてもよいが、プログラムが実行される一次空間に属
すことはない。

拡張許可指標の使用により、指名可能ユニット・アクセ
ス・リスト中のエントリは、指名可能ユニツ１・の作業
を行なうへく実行されるプログラムのいくつか（すべて
ではない）によって使用され得る。

同様に、−広空間アクセス・リスト中のエントリは、対
応する一次空間で実行されるプログラムのいくつか（す
べててはない）によって使用される。

ＤＡＳの許可指標は、二次空間設定の際に二次ＡＳＮ設
定命令の使用を許可し、二次空間は１のＡＬＥＴでアク
セスできるので、アクセス・レジスタの使用に関係する
。前述のように、許可指標は一次空間に属する。

ＭＡＳでは、エントリ・テーブル・エントリ中の新規な
ビット、すなわちＰＣタイプ・ビットをテストすべくプ
ログラム呼出しか変更される。このビットが０てあれば
、プログラム呼出しは従来のＤＡＳオペＩ／−ジョン（
基本オペレーション）を実行する。このビット１てあれ
ば、プログラム呼出しはスタッキング・オペレーション
と呼ばれる新規なオペレーションを実行する。スタッキ
ング・オペレーションは基本オペレーションとは異なっ
たいくつかの状態変化を生じ、連係スタック中の自身が
生成したエントリに古い状態を保管する。連係スタック
の状態エントリは、新規なプログラム戻り命令により論
理的に削除され、前の状態が復元される。

連係スタックは指名可能ユニフトごとに設けられ、指名
可能ユニットによる直接操作から保護されている。ＭＡ
Ｓ機構は、状態エンドすから情報を抽出する命令及び状
態エントリの１つのフィールドを修正する命令を含む。

ＭＡＳ機構は、ブランチ連係命令の代わりに使用可能な
ブランチ・スタック命令も含む。ブランチ・スタック命
令によって変更される情報はＰＳＷ中の命令アドレスた
けである。ブランチ・スタック命令は、ブランチ状態エ
ントリと呼ばれる状態エントリを作成する。このエント
リは、ブランチ・スタック命令によって作成されたこと
、及びＰＣ番号の代わりにブランチ・アドレスを含むこ
とを除くと、プログラム呼出し状態エントリと同じであ
る。

ブランチ状態エントリに保管される完全なＰＳＷの一部
であるアドレス指定モード・ビット及び命令アドレスは
、ＰＳＷ中の現在の値でもよく、またブランチ・スタッ
ク命令のオペランドとしてレジスタ中で指定されてもよ
い。このレジスタは、ブランチ連係命令、ブランチ保管
命令、ブランチ・モード設定命令、ブランチ保管モード
設定命令またはブランチ・モード設定命令によって中に
連係情報を置かれたレジスタとすることができる。かく
して、ブランチ・スタック命令は、呼出しプログラムの
中または被呼出しプログラムの入口点（若しくはその近
く）で使用することができ、いずれの場合でも、被呼出
しプログラムの終りのプログラム戻り命令で呼出しプロ
グラムに戻る。入口点でブランチ・スタック命令を使用
できるので、古い呼出しプログラムを変更することなく
連係スタックを使用することができる。

ＭＡＳ機構のプログラム戻り命令は、スタッキング・プ
ログラム呼出しまたはブランチ・スタック命令により制
御を与えられたプログラムから戻るのに用いる。プログ
ラム戻り命令は、最後の連−１，０９− 係スタック状態エントリ（プログラム呼出し状態エント
リてもブランチ状態エントリてもよい）を論理的に削除
する。最後の状態エントリかプログラム呼出し状態エン
トリであれば、プログラム戻り命令は、エントリ中に保
管されたすべての状態情報を復元する。ただし、汎用レ
ジスタ１５、Ｏ及び１ならびにアクセス・レジスタ１５
、Ｏ及び１の内容は変更されない。最後の状態エントリ
がブランチ状態エントリであれば、プログラム戻り命令
は、完全なＰＳＷならびに汎用レジスタ２〜１４及びア
クセス・レジスタ２〜１４の内容だけを復元する。しか
し、被呼出しプログラムの実行中に生じたかも知れない
ＰＥＲの有効化または無効化を妨害しないようにするた
め、プログラム戻り命令は常にＰＳＷ中のＰＥＲマスク
を不変に保つ０ 連係スタック状態エントリの特定のビットを１にしてお
くと、このエントリに対してプログラム戻り命令が実行
された時にプログラム割込みを起こすことができる。制
御プログラムは、プロゲラム戻り命令の誤った使用に対
する保護策としてこのビットを１にセットできる。たと
えば、最後に実行された連係命令か監視プログラム呼出
し命令であった場合には、プログラム戻り命令の前に制
御プログラムの出口サービスを使用する必要がある。

少なくとも最初は単一の指名可能ユニットであるジョブ
・ステップか開始される時は、そのジョブ・ステップに
固有のアドレス空間が使用される。

このアドレス空間はジョブ・ステップのホーム・アドレ
ス空間と呼ばれる。システムは、ンヨブ・ステップを表
わす主制御ブロック（たとえば、ジョブ・ステップの指
名が解除される時、状況が保管される）をそのホーム・
アドレス空間に置く。もしジョブ・ステップか別の空間
に制御を与えるためプログラム呼出しを使用した後で入
出力割込みあるいは外部割込みか生しると、ＭＡＳがな
ければ、ホーム・アドレス空間をアクセスしてジョブ・
ステップの状況を保管するため、制御レジスタの内容を
変更しなければならない。

ホーム・アドレス空間のアクセス効率を改善するため、
ＭＡＳ機構は、ホーム・セグメント・テーブル記述子、
及びホーム空間モードと呼ばれる別のアドレス空間モー
ドを使用する。ホーム空間モードはＰＳＷ中のビット設
定により条件つけられる。

割込みが生じた時に機械によってロードされる新しいＰ
ＳＷは、ホーム・アドレス空間への即時アクセスを行な
わせるためホーム空間モードを指定することができる。

アクセス・レジスタ（ＡＲ）は３２ビ、ットのノ飄−ド
ウェア・レジスタであって、問題プログラムによる使用
が可能である。アクセス・レジスタは、記憶域が参照さ
れる時に、オペランド・ベース・レジスタをアドレス空
間と関連づけるのに使用され得る。アクセス・レジスタ
の基本機能は、複数の空間にある命令及び記憶域オペラ
ンドを操作できるように３７０−ＸＡ命令セットを拡張
することにある。

１６個のアクセス・レジスタ（ＡＲＯ〜ＡＲ１５）はそ
れぞれ同じ番号の汎用レジスタ（ＧＲＯ〜ＧＲ１５）と
直接関連づけられる。アクセス・レジスタは、ＣＰＵか
アクセス・レジスタ・モードで動作している場合にのみ
、アドレス指定機構で使用される。アクセス・レジスタ
・モードはＰＳＷのビット１６及び１７によって指定さ
れる。

アクセス・レジスタの一般的な特徴は次のとおりである
。

１、アクセス・レジスタの内容は、アクセス・レジスタ
・モードにあるかとうかには関係なく、問題状態または
監視プログラム状態においてプログラムか自由に操作で
きる。

２、アクセス・レジスタの内容は、アーキテクチャにお
ける命令により、記憶域からロードしたり、記憶域に書
き込んだり、汎用レジスタに転送したり（逆も可）、別
のアクセス・レジスタに写したりすることかできる。

３、アクセス・レジスタの内容は、ノ＼−ドウエア・テ
ーブル索引プロセス、すなわちアクセス・レジスタ変換
（ＡＲＴ）によってアドレス空間を決定てきるトークン
である。このトークンは、アクセス・リスト・エントリ
・トークン（ＡＬＥＴ）と呼ばれる。

４、記憶域参照かアクセス・レジスタ・モードで行なわ
れる時、ハードウェアかアクセス・レジスタにあるＡＬ
ＥＴ値をアドレス空間と関連づける。アクセス・レジス
タは、使用時に命令のベース・レジスタ・フィールドに
従って、／Ｘ−ドウエアで暗黙的に決定される。アクセ
ス・レジスタの暗黙指定は、既存の３７０−ＸＡ命令の
機械コード・フォーマットを変えることなく、多重アド
レス空間アクセス機能を３７０−ＸＡ命令へ拡張するの
を可能にする。

５、ＲＸ形式の命令の指標レジスタ・フィールドで指定
された汎用レジスタに対応するアクセス・レジスタは、
アドレス空間の選択には関与しない。

６、アクセス・レジスタ・モードにおいては、すべての
命令及び実行命令のターゲ・ソトは常に一部アドレス空
間から取り出される ７、同じＡＬＥＴ値が２以上のアクセス・レジスタにあ
ってもよい。

８、アクセス・レジスタは、ＰＳＷのビット１６及び１
７かそれぞれＯ及び１の時のアクセス・レジスタ・モー
ドにおいてのみ、アドレス指定に使用される。

アクセス・リスト（ＡＬ）は、アクセス・レジスタと共
に使用されるアドレス指定ケイパビリティ・テーブルで
あり、指名可能ユニット・アクセス・リスト（ＤＵＡＬ
）または−広空間アクセス・リスト（ＰＳＡＬ）の形を
とる。アクセス・リスト・エントリは、所与の指名可能
ユニットのためにアクセス・レジスタを介してアドレス
され得るアドレス空間を定義する。

記憶域参照命令がアクセス・レジスタ・モードで実行さ
れる時、各オペランドのベース・レジスタ・フィールド
は、対応するアクセス・レジスタにあるＡＬＥＴによっ
て指定されるアクセス・リスト・エントリと関連づけら
れる。

アクセス・リストはアドレス指定ケイパビリティのリス
トを表わす。これらのケイパビリティは、関連する指名
可能ユニットかアクセスできるアドレス空間”ｉ：定義
する。アクセス・レジスタ・モードでのアドレス指定に
おいては、アクセス・リスト・エントリは、命令の記憶
域オペランドに関してＤＡＴで使用される代替セグメン
ト・テーブル起点をハードウェアで見つけるための手段
を提供する。アドレス空間に関連するセクメント・テー
ブル及び許可権テーブルのアドレスはＡＳＮ第２テーブ
ル・エントリ（ＡＳＴＥ）に含まれており、アクセス・
リスト・エントリはこのＡＳＴＥの実アドレスを含んで
いるので、」１記のことが可能になる。

Ｇ、用語前 ＡＫＭ　　　　　許可キー・マーク ＡＬ　　　　　　アクセス・リスト−アドレス指定ケイ
パビリティ・テーブル ＡＲアクセス・レジスター各ＡＲはＧ ＰＲと関連づけられる。

ＡＲＴ　　　　　アクセス・レンスタ変ＪＭ−３Ｔ　Ｄ
をＡＲと関連づけられる方法。

ＡＸ　　　　　　許可指標 Ａ　Ｌ　Ｂ　　　　　Ａ　ＲＴルックアサイド・バッフ
ァーＡＲＴは、ＡＲがＢフィールド記 境域オペランド参照によってＧＰ Ｒで指定されるたびに生じ、ＡＬ Ｂはその間の記憶域参照回数を減 らす。

ＡＬＥ　　　　　アクセス・リスト・エントリＡＬＥＡ
Ｘ　　　アクセス・リスト・エントリ許可指標。

ＡＬＥＮ　　　　アクセス・リスト・エントリ番号−Ａ
ＬＥＴのビット１６〜３１が指 定されたＡＬＥの番号である。

ＡＬＬ　　　　　アクセス・リスト長−所定の数値とし
て制御レジスタに記憶されて おり、最大１０２４個のＡＬＥま で可能である。

ＡＬＥＴ　　　　アクセス・リスト・エントリ・トーク
ン−アクセス・リスト中の１つ のエントリを指定する。

Ａ　Ｌ　Ｅ　Ｓ　Ｎ　　　アクセス・リスト・エントリ
順序番号−ＡＬＥＴ及びＡＬＥのピッ ト８〜１５゜ ＡＳＮ　　　　　アドレス空間番号−アドレス空間を表
わす。

ＡＳＴＥ　　　　ＡＳＮ第２テーブル・エントリー従来
の３７０／ＸＡにおけるＡＳ ＴＥを拡張したもので、無効ピッ ト（■）及びＳＴＤを含む。

ＡＳＴＥＳＮ　　ＡＳＴＥ順序番号−ＡＬＥ及びＡＳＴ
ＥにあるＡＳＴＥＳＮが一致 するかどうかを検査する。

ＡＴＬ　　　　　許可権テーブル長 ＤＡＳ　　　　　二重アドレス空間 ＤＡＳＤ　　　　直接アクセス記憶装置ＤＡＴ　　　　
　動的アドレス変換−８ＴＤを用いて仮想アドレスを実
アドレスに変 換する。

ＤＵＡＬ　　　　指名可能ユニット・アクセス・リスト ＤＵＡＬＤ　　　ＤＵＡＬ記述子−ＤＵＡＬの起点−１
，１８− （実アドレス）及び長さを含む。

ＤＵＣＴ　　　　指名可能ユニット制御テーブル−Ｄ　
Ｕ　Ａ　Ｌ　Ｄ含み、ＣＲ２によって指定される。

ＦＡＸ　　　　　拡張許可指標 Ｅ　Ｋ　Ｍ　　　　　エントリ・キー・マスクＥＴＥ　
　　　　エントリ・テーブル・エントリＧＰＲ（ＧＲ）
汎用レジスターオペランド及びアドレスを含む。

Ｌ　Ｔ　Ｄ　　　　　連係テーブル記述子ＭＡＳ　　　
　　多重アドレス空間 Ｐビット　　　　（１）ＡＬＥＴのビットで、ＤＵＡＬ
またはＰＳＡＬを選択する。

（２）ＡＬＥ中のビットで、すべ てのユーザがアクセスできるか （公用）または許可検査か必要か （私用）を示す。

ＰＡＳＴＥ　　　−次ＡＳＮ第２テーブル・エントリー
ＰＳＡＬＤを含む。

ＰＣ−ｃｌ）　　　現−次に対するプログラム呼出しＰ
Ｃ−８ｓ　　空間切替えを伴なうプロクラム呼出し Ｐ　Ｋ　Ｍ　　　　　Ｐ　Ｓ　Ｗキー・マスクＰＳＡＬ
　　　　−法学間アクセス・リストＰＳＡＬＤ　　　Ｐ
ＳＡＬＳ逆Ｌ−ＰＡＳＴＥに含まれ、ＰＳＡＬの起点（
実アドレ ス）及び長さからなる。

ＰＳＴＤ　　　　−次セグメント・テーブル記述子ＰＳ
Ｗ　　　　プログラム状況ワード ５ＳＴＤ　　　　二次セグメント・テーブル記述子ＳＴ
Ｄ　　　　　セグメント・テーブル記述子

【図面の簡単な説明】

第１図は本発明の概念を示すブロック図。 第２図はアクセス・レジスタ変換（ＡＲＴ）の様子を示
すブロック図。 第３図は本発明のＭＡＳ機構で使用される制御レジスタ
の構成を示す図。 第４図はＭＡＳ機構で使用されるＰＳＷの内容を示す図
。 第５図はアクセス・リスト・エンＩ・す・トークン（Ａ
ＬＥＴ）のフォーマットを示す図。 第６図はアクセス・リスト・エントリ（ＡＬＥ）のツメ
−マットを示す図。 第７図は連係テーブル・エントリ（ＬＴＥ）のツメ−マ
ットを示す図。 第８図はエントリ・テーブル・エンドす（ＥＴＥ）のフ
ォーマットを示す図。 第９図は連係スタックを示すブロック図。 第１０図は連係スタックの状態エントリのフォーマット
を示す図。 第１１図はＡＳＮ第１テーブル・エントリ（ＡＦＴＥ）
のフォーマットを示す図。 第１２図はＡＳＮ第２テーブル・エントリ（ＡＳＴＥ）
のフォーマットを示す図。 第１３図は許可権テーブル（ＡＴ）の構成を示す図。 第１４図は指名可能ユニｙ）制御テーブル（ＤＵＣＴ）
のフォーマットを示す図。 第１５図はＰＣ番号変換の論理フローを示すブロック図
。 −１，２１，− 第１６図はスクッキング・オペレー７ヨンの論理フロー
を示すブロック図。 第１７図はＡＳＮ変換の論理フローを示すブロック図。 第１８図はアクセス・レジスタｉ換（ＡＲＴ）の論理フ
ローを示すブロック図。 第１９Ａ図及び第１９Ｂ図はＡＲＴオペレーションの流
れ図。 第２０図はテスト・アクセス・レジスタ命令の実行の様
子を示す図。 第２１図ないし第２５図はＡＬＢエントリの実施例を示
す図。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーンヨン 代理人　　弁理士　　頓　　宮　　孝　　−（外１名） −１，２２− 区

Claims (1)

1. 【特許請求の範囲】 複数のエントリを含み、各有効エントリが特定のアドレ
   ス空間と関連づけられ、所定のケイパビリティを有する
   第１アドレス空間定義域を表わす第１アクセス・リスト
   と、 複数のエントリを含み、各有効エントリが特定のアドレ
   ス空間と関連づけられ、所定のケイパビリティを有する
   第２アドレス空間定義域を表わす第２アクセス・リスト
   と、 特定のアドレス空間をアクセスする時に活動化されて前
   記第１アクセス・リストまたは前記第２アクセス・リス
   ト中の特定のエントリを選択するアクセス、レジスタと
   、 を具備するアドレス空間制御機構。