JPH0120565B2 - - Google Patents
Info
- Publication number
- JPH0120565B2 JPH0120565B2 JP58161411A JP16141183A JPH0120565B2 JP H0120565 B2 JPH0120565 B2 JP H0120565B2 JP 58161411 A JP58161411 A JP 58161411A JP 16141183 A JP16141183 A JP 16141183A JP H0120565 B2 JPH0120565 B2 JP H0120565B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- terminal
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
- H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、トランジスタ回路により構成された
検波回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a detection circuit constituted by a transistor circuit.
第１図に示す従来の検波回路においては、差動
回路を構成するトランジスタ１、及びトランジス
タ２の各々のベースには、それぞれ端子１０，及
び端子１１が接続され、端子１０、及び端子１１
を介し、交流信号源８より、交流信号が入力され
る。トランジスタ１、及びトランジスタ２の共通
エミツタ点と基準電位点１４との間に定電流源５
が接続されると共に、トランジスタ１のコレクタ
には、カレントミラー回路を構成するダイオード
４のカソード、及びトランジスタ１、及びトラン
ジスタ２と導電形式の異なるトランジスタ３のベ
ースが接続される。また、ダイオード４のアノー
ド、及びトランジスタ３のエミツタは、それぞれ
電源電圧供給端子１２に接続されると共に、トラ
ンジスタ３のコレクタには、トランジスタ２のコ
レクタが接続されると共にダイオード６のアノー
ドが接続される。ダイオード６のカソードは、抵
抗７、及び端子１３が接続される。また抵抗７の
他端と基準電位点１４との間に、バイアス供給源
９が接続されている。第１図に示す回路は、１０
及び端子１１を入力端子とし、端子１３を出力端
子とする検波回路を構成する。 In the conventional detection circuit shown in FIG. 1, terminals 10 and 11 are connected to the bases of transistors 1 and 2, respectively, which constitute a differential circuit.
An alternating current signal is input from an alternating current signal source 8 via. A constant current source 5 is connected between the common emitter point of the transistors 1 and 2 and the reference potential point 14.
The collector of the transistor 1 is connected to the cathode of a diode 4 constituting a current mirror circuit, and the base of a transistor 3 having a different conductivity type from the transistors 1 and 2. Further, the anode of the diode 4 and the emitter of the transistor 3 are each connected to the power supply voltage supply terminal 12, and the collector of the transistor 3 is connected to the collector of the transistor 2 and the anode of the diode 6. . A resistor 7 and a terminal 13 are connected to the cathode of the diode 6 . Further, a bias supply source 9 is connected between the other end of the resistor 7 and the reference potential point 14 . The circuit shown in FIG.
A detection circuit is configured in which terminal 11 is an input terminal and terminal 13 is an output terminal.
すなわち、端子１０に対して前記交流信号源８
から入力される交流信号電位が端子１１に対して
交流信号源８より入力される交流信号電位に等し
いか、或いは高い期間において、トランジスタ１
が導通状態となる場合、トランジスタ１のコレク
タ電流I1は、カレントミラー回路を構成するダイ
オード４を介し、トランジスタ３のコレクタに出
力される。また、この時、トランジスタ２のコレ
クタ電流をI2及び定電流源５の定電流値をI0とす
れば、トランジスタ１、及びトランジスタ２の
各々の電流I1，I2には(1)式、及び(2)式が成立す
る。 That is, the AC signal source 8 is connected to the terminal 10.
During a period in which the AC signal potential input from the AC signal source 8 is equal to or higher than the AC signal potential input from the AC signal source 8 to the terminal 11, the transistor 1
When becomes conductive, the collector current I1 of the transistor 1 is output to the collector of the transistor 3 via the diode 4 forming a current mirror circuit. In addition, at this time, if the collector current of transistor 2 is I 2 and the constant current value of constant current source 5 is I 0 , then the currents I 1 and I 2 of transistor 1 and transistor 2 , respectively, can be calculated by formula (1). , and equation (2) holds true.
I1＋I2＝I0 ……(1)
I1−I2０ ……(2)
従つて、この時ダイオード６には、(2)式で与え
られるトランジスタ１とトランジスタ２の各々の
コレクタに流れる電流の差電流が流れ、ダイオー
ド６は導通状態になるため、端子１３には、端子
１０に印加される交流信号レベルに比例した出力
信号が取り出される。一方、端子１０に対して、
交流信号源８から入力される交流信号電位が端子
１１に対して、交流信号源８より入力される交流
信号電位より低い期間においては、(3)式が成立す
る。 I 1 + I 2 = I 0 ... (1) I 1 - I 2 0 ... (2) Therefore, at this time, the diode 6 has a collector connected to each of the transistors 1 and 2 given by equation (2). A difference current flows and the diode 6 becomes conductive, so that an output signal proportional to the level of the alternating current signal applied to the terminal 10 is taken out at the terminal 13. On the other hand, for the terminal 10,
Equation (3) holds true during a period in which the AC signal potential input from the AC signal source 8 is lower than the AC signal potential input from the AC signal source 8 with respect to the terminal 11.
I1−I2＜０ ……(3)
前記(3)式よりこの期間は、トランジスタ３より
出力される電流は全て、トランジスタ２のコレク
タに流れ込むため、ダイオード６は非導通状態と
なり、端子１３には信号成分は出力されない。 I 1 −I 2 <0 ...(3) According to equation (3) above, during this period, all the current output from transistor 3 flows into the collector of transistor 2, so diode 6 becomes non-conductive, and terminal 13 No signal components are output.
第２図は上記の動作を示す波形図であり、第２
図において、(a)は、端子１０における入力波形を
示し、(b)は、端子１３における出力波形を示す。
この様に、第１図に示示す回路は、入力として交
流信号が印加されると出力として半波整流出力が
得られる検波回路として動作する。 FIG. 2 is a waveform diagram showing the above operation.
In the figure, (a) shows the input waveform at the terminal 10, and (b) shows the output waveform at the terminal 13.
In this manner, the circuit shown in FIG. 1 operates as a detection circuit that provides a half-wave rectified output as an output when an AC signal is applied as an input.
第１図の従来例による検波回路においては、そ
の検波動作のために、トランジスタ２のコレクタ
と出力端子１３との間に接続されたダイオード６
の、導通状態における順方向電位分、出力点にお
ける直流動作点が低くなる事を余儀なくされ、ま
た、トランジスタ２、及びトランジスタ３が飽和
しない様にするための前記バイアス供給源９が出
力回路に必要となり、出力のダイナミツクレンジ
が大幅な制約を受けるという欠点があつた。 In the conventional detection circuit shown in FIG. 1, a diode 6 is connected between the collector of the transistor 2 and the output terminal 13 for the detection operation.
The DC operating point at the output point is forced to be lowered by the forward potential in the conductive state, and the bias supply source 9 is required in the output circuit to prevent the transistors 2 and 3 from being saturated. This resulted in the disadvantage that the output dynamic range was severely restricted.
本発明の目的は、特別複雑な手段を必要とせ
ず、簡単な構成により、上記従来回路の欠点を解
消出来る検波回路を提供する事にある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a detection circuit that does not require any particularly complicated means and can eliminate the drawbacks of the conventional circuits with a simple configuration.
つぎに本発明を実施例により説明する。 Next, the present invention will be explained by examples.
第３図は本発明の一実施例の回路図である。第
３図において、前記第１図に示す回路との相違点
につき、説明する。トランジスタ１と差動回路を
構成するトランジスタ２のコレクタは、ダイオー
ド４と第１のカレントミラー回路を構成するトラ
ンジスタ３のコレクタが接続されると共に、ダイ
オード１５のカソード、及びトランジスタ１６の
ベースが接続される。ダイオード１５のアノード
及びトランジスタ１６のエミツタはそれぞれ電源
電圧供給端子１２に接続され、ダイオード１５、
及びトランジスタ１６は第２のカレントミラー回
路を構成する。また、トランジスタ１６のコレク
タには、抵抗１７、及び端子１３が接続されると
共に、前記抵抗１７の他端は基準電位点に接続さ
れる。 FIG. 3 is a circuit diagram of one embodiment of the present invention. In FIG. 3, differences from the circuit shown in FIG. 1 will be explained. The collector of the transistor 2 that forms a differential circuit with the transistor 1 is connected to the collector of the transistor 3 that forms the diode 4 and the first current mirror circuit, as well as the cathode of the diode 15 and the base of the transistor 16. Ru. The anode of the diode 15 and the emitter of the transistor 16 are connected to the power supply voltage supply terminal 12, respectively, and the diode 15,
and transistor 16 constitute a second current mirror circuit. Further, a resistor 17 and a terminal 13 are connected to the collector of the transistor 16, and the other end of the resistor 17 is connected to a reference potential point.
第３図に示す回路において、差動回路を構成す
るトランジスタ１、及びトランジスタ２の各々の
ベースにそれぞれ接続された端子１０、及び端子
１１に対して交流信号源８より交流信号を印加し
た場合、端子１０に対して、交流信号源８から入
力される交流信号電位が、端子１１に対して、交
流信号源８より入力される交流電位より、等しい
か、或いは高い期間において、トランジスタ１が
導通状態となる場合、トランジスタ１のコレクタ
電流I1′は、第１のカレントミラーを構成する前
記ダイオード４を介し、トランジスタ３のコレク
タに出力される。この時、トランジスタ２のコレ
クタ電流I2′、及び定電流源５の定電流値をI0′と
すれば、トランジスタ１、及びトランジスタ２の
各々の電流I1′，I′2には(4)式、及び(5)式が成立す
る。 In the circuit shown in FIG. 3, when an AC signal is applied from the AC signal source 8 to the terminals 10 and 11 connected to the bases of the transistors 1 and 2 that constitute the differential circuit, respectively, During a period in which the AC signal potential input from the AC signal source 8 to the terminal 10 is equal to or higher than the AC potential input from the AC signal source 8 to the terminal 11, the transistor 1 is in a conductive state. In this case, the collector current I 1 ' of the transistor 1 is output to the collector of the transistor 3 via the diode 4 forming the first current mirror. At this time, if the collector current I 2 ' of transistor 2 and the constant current value of constant current source 5 are I 0 ', then the currents I 1 ', I' 2 of transistor 1 and transistor 2 are (4 ) and (5) hold true.
I1′＋I2′＝I0′ ……(4)
I1′−I2′０ ……(5)
この時、トランジスタ２のコレクタ電流I2′は
全て、トランジスタ３のコレクタより出力される
トランジスタ１のコレクタ電流分I1′により供給
されるため、ダイオード１５は非導通状態とな
り、電流が流れない。従つて、トランジスタ１６
のコレクタには電流が発生せず、端子１３には信
号成分は出力されない。一方、端子１０に対し
て、交流信号源８から入力される交流信号電位が
端子１１に対して交流信号源８より入力される交
流信号電位より低い期間においては、トランジス
タ１、及びトランジスタ２の各々のコレクタ電流
I1′，I2′について、(6)式が成立する。 I 1 ′+I 2 ′=I 0 ′ ……(4) I 1 ′−I 2 ′0 ……(5) At this time, all of the collector current I 2 ′ of transistor 2 is output from the collector of transistor 3 Since it is supplied by the collector current I 1 ' of transistor 1, diode 15 becomes non-conductive and no current flows. Therefore, transistor 16
No current is generated in the collector of , and no signal component is output to terminal 13. On the other hand, during a period in which the AC signal potential input from the AC signal source 8 to the terminal 10 is lower than the AC signal potential input from the AC signal source 8 to the terminal 11, each of the transistors 1 and 2 collector current of
Equation (6) holds for I 1 ′ and I 2 ′.
I1′−I2′＜０ ……(6)
前記(6)式より、この期間は、トランジスタ２の
コレクタ電流I2′はトランジスタ３のコレクタよ
り出力されるトランジスタ１のコレクタ電流分
I1′と、第２のカレントミラー回路を構成るダイ
オード１５を介し、電源電圧供給点より供給され
る。従つて、この時、ダイオード１５にはI2′−
I1′なる電流が流れるため、トランジスタ１６の
コレクタに同様にI2′−I1′なる電流域いはI2′−
I1′に比例した電流が発生するため、出力端子１
３には、入力端子１０に印加される交流信号レベ
ルに比例した反転出力信号が取り出される。 I 1 ′−I 2 ′<0 ...(6) From equation (6) above, during this period, the collector current I 2 ' of transistor 2 is equal to the collector current of transistor 1 output from the collector of transistor 3.
The voltage is supplied from the power supply voltage supply point via I 1 ' and the diode 15 forming the second current mirror circuit. Therefore, at this time, the diode 15 has I 2 '-
Since a current I 1 ' flows, the collector of the transistor 16 similarly has a current range I 2 '-I 1 ' or I 2 '-
Since a current proportional to I 1 ' is generated, output terminal 1
3, an inverted output signal proportional to the AC signal level applied to the input terminal 10 is taken out.
第４図は以上の動作波形図であり、第４図にお
いて、ａは、入力端子１０における入力波形を示
し、ｂは出力端子１３における出力波形を示す。
この様に、第３図に示す本発明による回路は、入
力として交流信号が印加されると、出力として、
半波整流出力が得られる検波回路として動作す
る。そして、この検波回路は、出力のダイナミツ
クレンジとして基準電位点から、電源電圧供給点
電圧より、トランジスタ１６のエミツタ〜コレク
タ間電圧を差し引いたレベルまで取る事が出来、
従来回路にくらべて、大幅に広くとる事が可能で
ある。しかも、この事は、カレントミラー回路構
成の負荷回路を有する１つの差動増幅器、及びカ
レントミラー回路と負荷抵抗による出力回路のみ
用いており、何ら特別複雑な回路構成を必要とせ
ず、従つて、素子数も少くて済む。また、本発明
を、カレントミラー回路の整合がとりやすい半導
体集積回路により実現すれば、更に効果的である
事は言う迄もない。更には、出力端子１３に、例
えば抵抗１７と並列にコンデンサを接続する事に
より、入力交流信号に対する包絡線検波、すなわ
ち、AM検波として応用出来る事は、明白であ
る。 FIG. 4 is a diagram of the above operating waveforms. In FIG. 4, a indicates the input waveform at the input terminal 10, and b indicates the output waveform at the output terminal 13.
Thus, the circuit according to the invention shown in FIG. 3, when an AC signal is applied as input, outputs:
It operates as a detection circuit that provides half-wave rectified output. This detection circuit can take a dynamic range of output from the reference potential point to a level obtained by subtracting the emitter-collector voltage of the transistor 16 from the power supply voltage supply point voltage.
Compared to conventional circuits, it can be made much wider. Moreover, this uses only one differential amplifier having a load circuit with a current mirror circuit configuration, and an output circuit consisting of the current mirror circuit and a load resistor, and does not require any particularly complicated circuit configuration. The number of elements can also be reduced. Furthermore, it goes without saying that the present invention will be even more effective if it is implemented using a semiconductor integrated circuit that allows easy matching of current mirror circuits. Furthermore, it is obvious that by connecting a capacitor to the output terminal 13 in parallel with the resistor 17, for example, the present invention can be applied to envelope detection, that is, AM detection, for input AC signals.
第１図は従来の検波回路の回路図、第２図は第
１図に示す回路の動作波形図、第３図は本発明の
一実施例の回路図、第４図は第３図に示す回路の
動作波形図である。
１……第１のトランジスタ、２……第２のトラ
ンジスタ、３，４……第１のカレントミラー回路
のトランジスタおよびダイオード、５……定電流
源、８……交流信号源、１０，１１……一対の入
力端子、１２……電源端子、１３……出力端子、
１４……基準電位点、１５，１６……第２のカレ
ントミラー回路のダイオードおよびトランジス
タ、１７……負荷。
Fig. 1 is a circuit diagram of a conventional detection circuit, Fig. 2 is an operating waveform diagram of the circuit shown in Fig. 1, Fig. 3 is a circuit diagram of an embodiment of the present invention, and Fig. 4 is shown in Fig. 3. FIG. 3 is an operation waveform diagram of the circuit. DESCRIPTION OF SYMBOLS 1... First transistor, 2... Second transistor, 3, 4... Transistor and diode of first current mirror circuit, 5... Constant current source, 8... AC signal source, 10, 11... ...a pair of input terminals, 12...power terminal, 13...output terminal,
14...Reference potential point, 15, 16...Diode and transistor of the second current mirror circuit, 17...Load.
Claims (1)
回路がベースとエミツタ間に並列に接続されたト
ランジスタのコレクタから電流を出力する第１、
及び第２のカレントミラー回路と、エミツタが共
通に定電流源に接続された第１および第２のトラ
ンジスタとを備え、前記第１のトランジスタのコ
レクタが前記第１のカレントミラー回路の入力端
子に接続され、前記第２のトランジスタのコレク
タが前記第１のカレントミラー回路の出力端子に
接続され、前記第１のカレントミラー回路の出力
端子に前記第２のカレントミラー回路の入力端子
が接続され、前記第１のトランジスタのベースと
第２のトランジスタのベースとを一対の入力端子
とし、前記第２のカレントミラー回路の出力端子
に負荷を接続したことを特徴とする検波回路。1. A circuit that generates a reference voltage determined by an input current outputs a current from the collector of a transistor connected in parallel between the base and emitter.
and a second current mirror circuit, and first and second transistors whose emitters are commonly connected to a constant current source, and a collector of the first transistor is connected to an input terminal of the first current mirror circuit. connected, the collector of the second transistor is connected to the output terminal of the first current mirror circuit, and the input terminal of the second current mirror circuit is connected to the output terminal of the first current mirror circuit, A detection circuit characterized in that the base of the first transistor and the base of the second transistor are used as a pair of input terminals, and a load is connected to the output terminal of the second current mirror circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58161411A JPS6053309A (en) | 1983-09-02 | 1983-09-02 | Detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58161411A JPS6053309A (en) | 1983-09-02 | 1983-09-02 | Detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6053309A JPS6053309A (en) | 1985-03-27 |
| JPH0120565B2 true JPH0120565B2 (en) | 1989-04-17 |
Family
ID=15734580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58161411A Granted JPS6053309A (en) | 1983-09-02 | 1983-09-02 | Detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053309A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826963A (en) * | 1971-08-16 | 1973-04-09 |
-
1983
- 1983-09-02 JP JP58161411A patent/JPS6053309A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4826963A (en) * | 1971-08-16 | 1973-04-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6053309A (en) | 1985-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4685048A (en) | AC-DC transformation circuit | |
| US3917991A (en) | Differential circuit with improved signal balance | |
| EP0565116A2 (en) | Bias circuit for photodiode | |
| JPS5869466A (en) | Rectifying circuit | |
| JPH0450765B2 (en) | ||
| JPH0120565B2 (en) | ||
| JPH09105763A (en) | Comparator circuit | |
| JP3282402B2 (en) | Linear detection circuit | |
| JPH0716138B2 (en) | Amplifier circuit device | |
| JPS5816366B2 (en) | level shift warmer | |
| JP2547896B2 (en) | Current inversion circuit | |
| JPH0321082Y2 (en) | ||
| JP2500261B2 (en) | Differential amplifier circuit | |
| JPH0449701Y2 (en) | ||
| JPS6150406B2 (en) | ||
| JPS6337528B2 (en) | ||
| JPH0831783B2 (en) | Wave shaping circuit | |
| JPH0216042B2 (en) | ||
| JPH0346574Y2 (en) | ||
| JPH0438591Y2 (en) | ||
| JPH0622300B2 (en) | Current-voltage conversion circuit and current-current conversion circuit | |
| JPH0349461Y2 (en) | ||
| JPH0644690B2 (en) | Oscillator circuit | |
| JPS6223925B2 (en) | ||
| JPS59163909A (en) | Signal processing unit |