JPH01203983A - Ic test system - Google Patents

Ic test system

Info

Publication number
JPH01203983A
JPH01203983A JP63029207A JP2920788A JPH01203983A JP H01203983 A JPH01203983 A JP H01203983A JP 63029207 A JP63029207 A JP 63029207A JP 2920788 A JP2920788 A JP 2920788A JP H01203983 A JPH01203983 A JP H01203983A
Authority
JP
Japan
Prior art keywords
station
program
test
stations
test system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63029207A
Other languages
Japanese (ja)
Other versions
JPH0778519B2 (en
Inventor
Takashi Yamamoto
隆司 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63029207A priority Critical patent/JPH0778519B2/en
Publication of JPH01203983A publication Critical patent/JPH01203983A/en
Publication of JPH0778519B2 publication Critical patent/JPH0778519B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To shorten the time to make a device test by making the operation at the same time if settlement contents for a condition, specification, etc., of an I.C. test program are the same, and if the settlement contents are different, making the operation with the programming part corresponding to each station. CONSTITUTION:In case the settlement contents for the condition, specification and measurement of the I.C. test program 2 which is performed at each of 1st and 2nd stations 3, 4 are the same, each station 3, 4 is made to be operated at the same time respectively. If any of the settlement contents is different, the program 2 is used, which is provided with a sequence such as each station is made to operate with the programming part corresponding to each station. With this arrangement, the testing time can be shortened in case of making the device test at the different stations.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ICを試験する際に用いるICテストシス
テムに関し、特にそのプログラムを作成するテストプロ
グラミングに関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an IC test system used when testing an IC, and particularly to test programming for creating a program for the IC test system.

〔従来の技術〕[Conventional technology]

第4図は従来のICテストシステムとして例えば安謄電
気社製ICテスタ8000シリーズのカタログに記載さ
れたものを示す概念図であり、図において、lはテスタ
本体、3は第1のステーション、4は第2のステーショ
ン、5〜8は各々第1〜第4の被測定IC(DUT)で
ある。また9は第1のステーション3でのDUT用プロ
グラム、10は第2のステーション4でのDOT用プロ
グラムであり、テスタ本体のICメモリにストアされて
いる。また、第5図は各ステーション内の並列測定動作
ブロックを示すタイム≠ヤードである。
FIG. 4 is a conceptual diagram showing a conventional IC test system described in the catalog of the IC tester 8000 series manufactured by Anjo Denki Co., Ltd. In the figure, l is the tester main body, 3 is the first station, and 4 is a second station, and 5 to 8 are first to fourth ICs under test (DUT), respectively. Further, 9 is a DUT program at the first station 3, and 10 is a DOT program at the second station 4, which are stored in the IC memory of the tester main body. Further, FIG. 5 shows parallel measurement operation blocks within each station, where time≠yard.

次に動作について説明する。Next, the operation will be explained.

テスタはそのステーションで試験するIcに応じて適当
なプログラムが割り当てられる。例えば、第1のステー
ション3にはプログラム9、第2のステーション4には
プログラム10が害りリ当てられて、各々のプログラム
の内容に基づいて第1〜第4のDUT5〜8が試験され
る。この時、DUT5〜8の種類に依らず測定条件等が
異なればそのステーションで使われるプログラムは異な
ったものになる。第5図に示すように、第1のステーシ
ョン3と第2のステーション4とでプログラムが異なる
と同一時間TI内でRUNするプログラムはどちらか一
方のみで、第1.第2のDUT或いは第3.第4のDU
Tのどちらかが試験されるだけである。
The tester is assigned an appropriate program depending on the Ic to be tested at that station. For example, the program 9 is applied to the first station 3 and the program 10 is applied to the second station 4, and the first to fourth DUTs 5 to 8 are tested based on the contents of each program. . At this time, irrespective of the type of DUTs 5 to 8, if the measurement conditions etc. differ, the programs used at the station will be different. As shown in FIG. 5, if the programs at the first station 3 and the second station 4 are different, only one of the programs will run within the same time TI, and the program at the first station 3 and the second station 4 will run within the same time TI. the second DUT or the third. 4th DU
Only either T is tested.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来のICテストシステムのプログラムは以上のように
動作を行なうので、測定条件が異なるステーション同士
の場合、各々のプログラムのスタートからエンドまでを
全く別の時間内でRUNさせねばならず、従って各プロ
グラム内に共通部分が有るか否かに係わらず別の時間内
でテストされねばならなかった。そのためテストタイム
の短縮化つまりはテスタによる処理能力の向上の妨げと
なるという問題点があった。
Conventional IC test system programs operate as described above, so when stations have different measurement conditions, each program must be run in completely different times from start to end. They had to be tested at different times regardless of whether there were any common parts within them. Therefore, there has been a problem in that it becomes an obstacle to shortening the test time, that is, improving the processing ability of the tester.

この発明は上記のような問題点を解消するためになされ
たもので、各プログラム内に共通部分が有れば、それら
も含めてプログラムを一本化することで同一時間内にテ
ストされるDUTO数を増やして、結果的にIC1個当
たりのテスト時間を短くし、テスタの処理能力を向上さ
せることができるテストプログラミングにより動作する
ICテストシステムを提供することを目的とする。
This invention was made to solve the above-mentioned problems.If there are common parts in each program, the DUTOs that are tested within the same time can be integrated into a single program including those parts. It is an object of the present invention to provide an IC test system operated by test programming that can increase the number of ICs, thereby shorten the test time per IC, and improve the throughput of a tester.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係るICテストシステムは、複数のテストス
テーションを有し、半導体集積回路を試験するICテス
トシステムにおいて、該ICテストシステムを動作させ
るためのプログラムを、以下のコマンドがどのステーシ
ロン或いは複数のステーションに適用すべきものかを判
断するための処理ルーチンを持ち、各ステーションで行
なわれるICテストプログラムの条件、規格、測定の設
定内容が同一である場合に各ステーションを同時に動作
させる各ステーションに共通のプログラム部分および、
上記設定内容のいずれかが異なる場合にそれぞれのステ
ーションを動作させるそれぞれのステーションに対応し
たプログラム部分のシーケンスからなるものとしたもの
である。
An IC test system according to the present invention has a plurality of test stations and tests a semiconductor integrated circuit. A common program for each station that has a processing routine to determine whether the IC test program should be applied to each station, and that operates each station at the same time when the conditions, standards, and measurement settings of the IC test program performed at each station are the same. part and
This program consists of a sequence of program parts corresponding to the respective stations that operate the respective stations when any of the above settings differ.

〔作用〕[Effect]

この発明においては、そのプログラムを各ステーション
で行なわれるtCテストプログラムの条件、規格、測定
の設定内容が同一である場合に各ステーションを同時に
動作させる各ステーションに共通のプログラム部分およ
び、上記設定内容のいずれかが異なる場合にそれぞれの
ステーションを動作させるそれぞれのステーションに対
応したプログラム部分のシーケンスを備えたものとした
から、IC1個当たりのテスト時間を短くし、テスタの
処理能力が向上する。
In this invention, the program includes a program part common to each station that operates each station simultaneously when the conditions, standards, and measurement settings of the tC test program performed at each station are the same, and a program part common to each station that operates the tC test program at the same time. Since the system is provided with a sequence of program parts corresponding to each station that operates each station when one of them is different, the test time per IC is shortened and the throughput of the tester is improved.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例によるICテストシステムを
示す図であり、図において、1はテスタ本体、2はプロ
グラム、3は第1のステーション、4は第2のステーシ
ョン、5〜8は第1〜第4のDUT (被測定IC)で
ある、第2図はプログラムがRUNした時の各ステーシ
ョン内で第1〜第4のDUT5〜8が測定される様子を
時系列的に表した図である。TI はプログラムがスタ
ートからエンドする迄の時間で、Ttはプログラムの中
で、第1のステーション3と第2のステーション4とで
共通する部分のRUNしている時間を示す。
FIG. 1 is a diagram showing an IC test system according to an embodiment of the present invention. In the figure, 1 is a tester body, 2 is a program, 3 is a first station, 4 is a second station, and 5 to 8 are The 1st to 4th DUTs (ICs under test) are measured. Figure 2 is a chronological diagram of how the first to fourth DUTs 5 to 8 are measured in each station when the program is run. It is a diagram. TI is the time from the start to the end of the program, and Tt is the time during which the portion of the program common to the first station 3 and the second station 4 is running.

第3図はプログラムの中の動作をフローチャート的に表
したものである。
FIG. 3 is a flowchart representing the operations in the program.

次に作用について説明する。Next, the effect will be explained.

従来は、テストタイムT1内では第1.第2のDUT或
いは第3.第4のDUTのどちらか一方のみをテストす
るだけであったが、プログラムの  ′中に第1.第2
のステーション3.4とに共通な部分がある時、第2図
のように、たとえばまず第1、第2のDUT (つまり
第1のステーション)側だけをテストするようにプログ
ラムがRUNする。次にプログラムは第3.第4のOU
T (第2のステーション)側だけをテストし、共通部
分にきた時はT2時間に第1.第2.第3.第4のDU
Tを同時にテストする。以下はまた別々にテストしてプ
ログラムがエンドになる。
Conventionally, within test time T1, the first. the second DUT or the third. Only one of the fourth DUT was tested, but during the program, the first. Second
When there is a common part between stations 3 and 4, as shown in FIG. 2, for example, the program is first run to test only the first and second DUT (that is, the first station) side. Next is the third program. 4th OU
Test only the T (second station) side, and when you come to the common area, test the first station at time T2. Second. Third. 4th DU
Test T at the same time. The following will also be tested separately and the program will end.

上記動作を実行させるプログラムの動作は、第3図のよ
うに行なわれる。つまり、プログラムの中に分岐をもた
せ、また第1.第2のステーションの各々にあらかじめ
FLAGナンバーのようなものを与えておいて、分岐の
中でそれを検出することで、次にRUNするプログラム
部分を割り当てる。この事を必要なだけ行なえば、当初
期待した一部並列測定のプログラムの実行が行なえる。
The program that executes the above operations operates as shown in FIG. In other words, there is a branch in the program, and the first... By giving something like a FLAG number to each of the second stations in advance and detecting it in a branch, the program portion to be run next is assigned. By doing this as many times as necessary, the partially parallel measurement program that was initially expected can be executed.

このように本実施例では、ICテストシステムにおいて
、各ステーションで行なわれるICテストプログラムの
条件、規格、測定の設定内容が同一である場合は各ステ
ーション同時に、上記設定内容のいずれかが異なる場合
はそれぞれのステーションに対応したプログラム部分で
それぞれのステーションを動作させるシーケンスを備え
たプログラムを用いて動作するようにしたから、一部並
列測定のプログラムの実行が行なえ、IC1個当たりの
テスト時間を短(し、テスタの処理能力を向上できる。
As described above, in this embodiment, in the IC test system, if the conditions, standards, and measurement settings of the IC test program performed at each station are the same, each station can perform the test at the same time; Since the program is operated using a program that has a sequence for operating each station in the program section corresponding to each station, it is possible to execute a program for partially parallel measurement, reducing the test time per IC ( The processing capacity of the tester can be improved.

なお、上記実施例では、ステーションは2つ、各ステー
ション内のDUTの個数は2個としたが、ステーション
数、DUT個数とも3つ以上であってもよく、上記実施
例と同様の効果を奏する。
In the above embodiment, there are two stations and the number of DUTs in each station is two, but the number of stations and the number of DUTs may be three or more, and the same effect as in the above embodiment can be obtained. .

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、各ステーションで行
なわれるICテストプログラムの条件。
As described above, according to the present invention, the conditions of the IC test program performed at each station.

規格、測定の設定内容が同一である場合は各ステーショ
ン同時に、上記設定内容のいずれかが異なる場合はそれ
ぞれのステーションに対応したプログラム部分でそれぞ
れのステーションを動作させるシーケンスを備えたプロ
グラムを用いるようにして、異なるステーションでデバ
イステストをする際のテスト時間を短縮できるように構
成したから、装置の生産性向上が期待でき、またプログ
ラムサイズの縮小化によりテスタのメモリ容量も有効に
使用できるという効果がある。
If the standard and measurement settings are the same, use a program that has a sequence that operates each station at the same time, and if any of the above settings differ, use a program section that corresponds to each station. The system is configured to shorten the test time when testing devices at different stations, which can be expected to improve the productivity of the equipment.It also has the effect of reducing the program size and making effective use of the tester's memory capacity. be.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例によるICテストシステムを
示す図、第2図はこの実施例に用いるプログラムがRU
Nした時の各ステーション内でDUTが測定される様子
を時系列的に表した図、第3図はこの実施例に用いるプ
ログラムの中の動作をフローチャート的に表した図、第
4図は従来のICテストシステムを示す概念図、第5図
は従来のテスタにおける各ステーション内の並列測定動
作ブロックを示すタイムチャート図である。 lはテスタ本体、2はプログラム、3は第1のステーシ
ョン、4は第2のステーション、5〜8は第1〜第4の
DUT (被測定IC)。 なお図中同一符号は同−又は相当部分を示す。
FIG. 1 is a diagram showing an IC test system according to an embodiment of the present invention, and FIG. 2 shows a program used in this embodiment.
Fig. 3 is a flowchart showing the operation of the program used in this example, and Fig. 4 is a diagram illustrating the state in which the DUT is measured in each station in chronological order. FIG. 5 is a conceptual diagram showing the IC test system of 2005, and FIG. 5 is a time chart showing parallel measurement operation blocks in each station in a conventional tester. 1 is the tester body, 2 is a program, 3 is a first station, 4 is a second station, and 5 to 8 are first to fourth DUTs (ICs to be measured). Note that the same reference numerals in the figures indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] (1)複数のテストステーションを有し、半導体集積回
路を試験するICテストシステムにおいて、該ICテス
トシステムを動作させるためのプログラムは、 以下のコマンドがどのステーション或いは複数のステー
ションに適用すべきものかを判断するための処理ルーチ
ンを持ち、各ステーションで行なわれるICテストプロ
グラムの条件、規格、測定の設定内容が同一である場合
に各ステーションを同時に動作させる各ステーションに
共通のプログラム部分および、上記設定内容のいずれか
が異なる場合にそれぞれのステーションを動作させるそ
れぞれのステーションに対応したプログラム部分のシー
ケンスからなるものであることを特徴とするICテスト
システム。
(1) In an IC test system that has multiple test stations and tests semiconductor integrated circuits, the program for operating the IC test system must determine which station or multiple stations the following commands should be applied to. A program part common to each station that has a processing routine for making judgments and operates each station simultaneously when the conditions, standards, and measurement settings of the IC test program performed at each station are the same, and the above settings. 1. An IC test system comprising a sequence of program parts corresponding to respective stations that operate the respective stations when any of the above differs.
JP63029207A 1988-02-10 1988-02-10 IC test method Expired - Fee Related JPH0778519B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63029207A JPH0778519B2 (en) 1988-02-10 1988-02-10 IC test method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63029207A JPH0778519B2 (en) 1988-02-10 1988-02-10 IC test method

Publications (2)

Publication Number Publication Date
JPH01203983A true JPH01203983A (en) 1989-08-16
JPH0778519B2 JPH0778519B2 (en) 1995-08-23

Family

ID=12269749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63029207A Expired - Fee Related JPH0778519B2 (en) 1988-02-10 1988-02-10 IC test method

Country Status (1)

Country Link
JP (1) JPH0778519B2 (en)

Also Published As

Publication number Publication date
JPH0778519B2 (en) 1995-08-23

Similar Documents

Publication Publication Date Title
US5610925A (en) Failure analyzer for semiconductor tester
JP4022297B2 (en) Semiconductor measurement equipment that can dynamically change criteria
US5654632A (en) Method for inspecting semiconductor devices on a wafer
JPH01203983A (en) Ic test system
CN113990382B (en) System-on-chip, test method and test system
EP0397937A3 (en) Control system and method for automated parametric test equipment
JPH01112176A (en) Testing device for semiconductor integrated circuit
KR200146658Y1 (en) Test apparatus for semiconductor device
KR0177987B1 (en) Multiple semiconductor chip test method
JPH02310478A (en) Semiconductor inspecting device
JPH0438846A (en) Function test method of semiconductor integrated circuit device
JPS6384012A (en) Integrated circuit
JPH0330304B2 (en)
JPH03197881A (en) Output display method for defective data by in-circuit tester
JPH01167681A (en) Semiconductor product inspection instrument
KR970022352A (en) Handler with Multiple Test Structures for Semiconductor Devices
JPH04147637A (en) Method of testing semiconductor integrated circuit by use of test program
JPH04158275A (en) Method for selecting semiconductor device
JP2001296332A (en) Apparatus and method for test of semiconductor device
JPH01239947A (en) Test of semiconductor wafer
JPH02118476A (en) Semiconductor integrated circuit device
JPH05196688A (en) Test system for semiconductor ic
JPH04276639A (en) Test method of ic chip
JPH10160786A (en) Semiconductor testing device and method
JPH03226681A (en) Method for testing semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees