JPH01239947A - Test of semiconductor wafer - Google Patents

Test of semiconductor wafer

Info

Publication number
JPH01239947A
JPH01239947A JP63067775A JP6777588A JPH01239947A JP H01239947 A JPH01239947 A JP H01239947A JP 63067775 A JP63067775 A JP 63067775A JP 6777588 A JP6777588 A JP 6777588A JP H01239947 A JPH01239947 A JP H01239947A
Authority
JP
Japan
Prior art keywords
inspection
type
monitor
test
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63067775A
Other languages
Japanese (ja)
Other versions
JP2657298B2 (en
Inventor
Jun Murata
純 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP63067775A priority Critical patent/JP2657298B2/en
Publication of JPH01239947A publication Critical patent/JPH01239947A/en
Application granted granted Critical
Publication of JP2657298B2 publication Critical patent/JP2657298B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To simplify an input procedure of a piece of test information by a method wherein a piece of test information classified by contents of a test and a piece of test information classified by chips for monitor use are stored in advance, a test operation procedure is decided on the basis of each piece of stored test information and the test is executed. CONSTITUTION:A piece of test information corresponding to a type S1 of a chip for monitor use is retrieved from a type storage part 15 where each type of chip for monitor use has been arranged as a group and stored; the information S1 is accessed; when this information is input; a test program S1 (A1+B1+C1) for S1 use is executed. When the type S1 is not registered, individual monitors A1, B1, C1 are accessed from a monitor storage part 14 where a monitor and a test condition have been combined in advance, each type of chip to be monitored has been arranged as a group and stored; these monitors are input; the test program for the type S1 is executed. The information of the type S1 which has been input is stored in the type storage part 15. Only when the type S1 is input during a next test onward, the test program can be executed.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体ウェハの検査方法に関する。[Detailed description of the invention] [Purpose of the invention] (Industrial application field) The present invention relates to a method for inspecting semiconductor wafers.

(従来の技術) 従来、半導体ウェハの製造工程では、製造工程の評価を
行うための検査工程が設けられている。
(Prior Art) Conventionally, a semiconductor wafer manufacturing process includes an inspection process for evaluating the manufacturing process.

このような製造工程の評価を行う検査方法として、第4
図に示すように、半導体ウエノ\1に検査用のモニタ用
チップ2を例えば複数形成し、このモニタ用チップ2を
検査することにより、製造工程の評価を行うことが行わ
れている。
As an inspection method for evaluating such manufacturing processes, the fourth
As shown in the figure, for example, a plurality of monitoring chips 2 for inspection are formed on a semiconductor wafer \1, and the manufacturing process is evaluated by inspecting the monitoring chips 2.

以下、このような従来の検査方法について説明する。Hereinafter, such a conventional inspection method will be explained.

このモニタ用チップ2は基本素子、例えばトランジスタ
や抵抗、容量等のパターン集合体から構成されており、
このモニタ用チップ2を例えばプローバ等で測定するこ
とにより製造工程の評価を行うことが可能である。
This monitor chip 2 is composed of a pattern collection of basic elements such as transistors, resistors, capacitors, etc.
It is possible to evaluate the manufacturing process by measuring this monitoring chip 2 with, for example, a prober.

ところで、検査内容は半導体ウェハの品種やICチップ
の品種等により異なるので、モニタ用チップ2も検査内
容に対応した種々のものが形成されている。
Incidentally, since the inspection contents differ depending on the type of semiconductor wafer, IC chip type, etc., various types of monitor chips 2 are formed corresponding to the inspection contents.

このように、モニタ用チップの品種により、夫々検査手
順や検査内容が異なるため、モニタ用チップの検査装置
においては、モニタ用チップの品種に対応した検査内容
や、検査を行うに際しての検査条件(以下、テストコン
デイションと呼ぶ)例えば印加電圧やプローブ針のn1
定配列、プローブカードの種類等の検査情報を予め装置
記憶部に記憶しておき、検査時にモニタ用チップの品種
に応じた上記検査情報を呼出して所定の検査が行えるよ
うに構成されている。
In this way, the inspection procedures and inspection contents differ depending on the type of monitor chip, so monitor chip inspection equipment has different inspection procedures and inspection contents depending on the type of monitor chip. (hereinafter referred to as test conditions) For example, the applied voltage or the n1 of the probe needle.
Inspection information such as the fixed arrangement and the type of probe card is stored in advance in the device storage section, and the above-mentioned inspection information corresponding to the type of monitor chip is called up at the time of inspection to perform a predetermined inspection.

ところで、近年の半導体素子の高集積化等にともない、
検査内容もより高度で複雑化したものとなりつつあり、
1つのモニタ用チップ2に複数のテスト内容を有するモ
ニタパターンが形成されたものか多くなっている。例え
ば第5図(a)に示すように複数種例えば3種類のモニ
タパターンA1、B1、C1、により1品種S1のモニ
タ用チップ2が構成されている。
By the way, with the recent increase in the degree of integration of semiconductor devices,
The content of inspections is also becoming more advanced and complex.
Increasingly, a single monitor chip 2 has monitor patterns having a plurality of test contents formed thereon. For example, as shown in FIG. 5(a), a monitor chip 2 of one type S1 is composed of a plurality of types, for example, three types of monitor patterns A1, B1, and C1.

ここで、A1、B1、C1は、モニタパターンA、B、
Cとこのモニタパターンに夫々対応するテストコンデイ
ション1.2.3との組合わせを示しており、具体的に
は、A1はモニタ用パターンA用の検査内容をテストコ
ンデイション1の検査条件下で行うことを示しており、
B I 、C1も同様で、品種S1は、これらの組合せ
からなる検査内容を有していることを示している。
Here, A1, B1, C1 are monitor patterns A, B,
A1 shows the combination of C and test conditions 1.2.3 corresponding to this monitor pattern. Specifically, A1 combines the inspection contents for monitor pattern A with the inspection conditions of test condition 1. It shows what to do with
The same applies to B I and C1, indicating that the type S1 has inspection contents consisting of a combination of these.

このような品種S1 (A1+B+ +CI )のモニ
タ用チップの検査方法を第6図のフローチャートに示し
た。
A method for testing monitor chips of type S1 (A1+B+ +CI) is shown in the flowchart of FIG.

入力作業101として、まず、予め多数種のモニタを記
憶させたモニタ記憶部3からモニタA用のテスト内容を
呼出す(102)。
As input work 101, first, test contents for monitor A are called up from the monitor storage section 3 in which many types of monitors are stored in advance (102).

次に、予め多数種のテストコンデイションを記憶させた
テストコンデイション記憶部4からモニタA用の検査内
容に対応するテストコンデイション、例えば印加電圧、
プローブ針の測定手順、使用するプローブカード等の情
報からNo、1を呼出す(103)。
Next, a test condition corresponding to the inspection content for the monitor A, such as applied voltage,
No. 1 is called from information such as the probe needle measurement procedure and the probe card to be used (103).

以下同様にして、モニタB用、モニタC用のテスト内容
、テストコンデイションを夫々記憶部3.4から呼出し
て、品種S1のモニタ用チップのテストプログラムS1
 (A1+sl +cl )が実行される(104)。
Thereafter, in the same manner, the test contents and test conditions for monitor B and monitor C are respectively called from the storage unit 3.4, and the test program S1 for the monitor chip of type S1 is executed.
(A1+sl +cl) is executed (104).

(発明が解決しようとする課題) ところで、近年の半導体ウェハの製造においては、多品
種・少量生産化がますます進んでおり、検査内容につい
ても多様化が進んでいる。従って同一生産ロフトの半導
体ウェハでも異なる品種や使用目的のものが生産される
場合があり、例えば生産工程において同一生産ロットの
半導体ウエノ\でも、すべて同様な検査を行えばよい訳
ではなく、例えば生産ロット前半の半導体ウエノ1では
、品種S1 (A1+81+C+)のモニタ用チップを
有していたものが、生産ロット後半では、第5図(b)
に示すように品種S2  (A2 +BT +CI )
のモニタ用チップを有する半導体ウェハに変更される場
合がある。
(Problems to be Solved by the Invention) Incidentally, in recent years, in the manufacturing of semiconductor wafers, production of a wide variety of products and in small quantities is becoming more and more advanced, and inspection contents are also becoming more diverse. Therefore, even semiconductor wafers in the same production loft may be produced of different types or for different purposes.For example, it is not sufficient to perform the same inspection on all semiconductor wafers from the same production lot in the production process. Semiconductor Ueno 1 in the first half of the lot had a monitor chip of type S1 (A1+81+C+), but in the second half of the production lot, it had a monitor chip of type S1 (A1+81+C+), as shown in Fig. 5(b).
Variety S2 (A2 +BT +CI) as shown in
In some cases, the semiconductor wafer may be changed to a semiconductor wafer having a monitor chip.

ところが、上述した従来の半導体ウエノ\の検査方法で
は、このような検査内容に変更が生じた場合には、オペ
レータがこの内容変更に対応するために、変更毎にテス
トプログラムの下層部分まで立入って変更しなければな
らず、例えばA1からA2に変更する場合には、テスト
コンデイション記憶部まで一端戻ってから変更手続きを
行う必要があり、変更手続きに時間がかかり、また作業
も繁雑化するという問題があった。
However, in the conventional semiconductor wafer inspection method described above, when there is a change in the inspection contents, the operator has to go into the lower part of the test program every time there is a change in the contents. For example, when changing from A1 to A2, it is necessary to go back to the test condition storage unit and then perform the change procedure, which takes time and makes the work complicated. There was a problem.

さらに近年の多品種化にともない、モニタ用チップを構
成するモニタパターンの種類も増加してきており、これ
をオペレータが1つづつ入力することは作業効率の観点
からも問題があった。
Furthermore, with the recent diversification of products, the number of types of monitor patterns constituting monitor chips has also increased, and it is problematic from the viewpoint of work efficiency for the operator to input them one by one.

このように従来の半導体ウェハの検査方法では、近年の
多品種・少量生産化に柔軟に対応することができなかっ
た。
As described above, conventional semiconductor wafer inspection methods have not been able to flexibly respond to the recent trend toward high-mix, low-volume production.

本発明は1.J−述した問題点を解決するためになされ
たもので、検査情報の入力手順を簡素化することで、多
品種・少量生産化に柔軟に対応でき、作業効率の向上が
図れる半導体ウェハの検査方法を提供することを目的と
する。
The present invention consists of 1. J- This was developed to solve the above problems, and by simplifying the inspection information input procedure, it can flexibly respond to high-mix, low-volume production and improve work efficiency. The purpose is to provide a method.

[発明の構成] (課題を解決するための手段) 本発明の半導体ウェハの検査方法は、半導体ウェハに形
成された基本素子パターンの集合体からなるモニタ用チ
ップの所定の検査内容を所定の検査条件下で測定し、こ
の1TllJ定結果から前記半導体ウェハの生産工程の
評価を行う半導体ウェハの検査方法において、予め、前
記モニタ用チップに対応する検査内容情報とこの検査内
容情報に対応した検査条件情報とを組合せた検査内容の
種類別検査情報を記憶するとともに、この検査内容の種
類別検査情報をす(なくとも1つ以上組合せてなる前記
モニタ用チップの品種別検査情報とを記憶し、上記記憶
された各検査情報に、基づいて検査作業手順を決定して
検査を行うことを特徴とするものである。
[Structure of the Invention] (Means for Solving the Problems) The method for inspecting a semiconductor wafer of the present invention includes performing a predetermined inspection on predetermined inspection contents of a monitor chip consisting of an aggregate of basic element patterns formed on a semiconductor wafer. In a semiconductor wafer inspection method in which the semiconductor wafer production process is evaluated based on the 1TllJ constant measurement conditions, inspection content information corresponding to the monitor chip and inspection conditions corresponding to this inspection content information are determined in advance. information, and store the type-specific inspection information of the inspection contents (and the type-specific inspection information of the monitor chip, which is a combination of at least one of the above-mentioned monitor chips; The present invention is characterized in that an inspection work procedure is determined based on each of the stored inspection information and an inspection is performed.

(作 用) 予め記憶された検査内容の種類別検査情報およびモニタ
用チップの品種別検査情報とを記憶し、上記記憶された
各検査情報とを記憶することにより、モニタ用チップに
対応する検査作業手順を容易に決定・変更することがで
きる。
(Function) By storing pre-stored test information by type of test contents and test information by type of monitor chip, and by storing each of the above-mentioned stored test information, the test corresponding to the monitor chip can be performed. Work procedures can be easily determined and changed.

(実施例) 以下、本発明方法の一実施例について図を参照して説明
する。
(Example) Hereinafter, an example of the method of the present invention will be described with reference to the drawings.

検査装置CPUには、各モニタパターン(A。Each monitor pattern (A.

BSC・・・・・・)に夫々対応した検査内容情報を登
録したモニタ登録ファイル11、各モニタに対応する印
加電圧やプローブ針測定手順等の検査条件(以下、テス
トコンデイション)を登録したテストコンデイション登
録ファイル12、モニタ用チップの品種を登録した品種
登録ファイル13が予め記憶されている。
A monitor registration file 11 in which test content information corresponding to each monitor is registered, and a test in which test conditions (hereinafter referred to as test conditions) such as applied voltage and probe needle measurement procedure corresponding to each monitor are registered. A condition registration file 12 and a product type registration file 13 in which types of monitor chips are registered are stored in advance.

さらに、上記各モニタパターン(A、BSC・・・・・
・)とこれに対応するテストコンデイション(1,2,
3、・・・・・・)とを組合わせ、かつこれらをモニタ
パターンの種類毎に群構成して記憶したモニタ記憶部1
4と、このモニタ記憶部14に記憶されたモニタ(A1
、B1、cl・・・・・・)を組合せてこれをモニタ用
チップの品種毎に品種毎に群構成して記憶した品種記憶
部15とを有している。
Furthermore, each of the above monitor patterns (A, BSC...
) and the corresponding test condition (1, 2,
3, ...), and stores these in groups for each type of monitor pattern.
4 and the monitor (A1) stored in this monitor storage unit 14.
, B1, cl, .

ここで、モニタ(At 、B+ 、C+・・・・・・)
は、モニタパターンASB、Cとこのモニタパターンに
夫々対応するテストコンデイション(1,2,3・・・
・・・)との組合わせを示しており、品種s1は、これ
らの組合せからなる検査内容を有していることを示して
いる。
Here, the monitor (At, B+, C+...)
are the monitor patterns ASB and C and the test conditions (1, 2, 3, etc.) corresponding to these monitor patterns, respectively.
...), indicating that the product type s1 has inspection contents consisting of these combinations.

そして、上記品種記憶部15から選択された情報により
テストプログラム16が出力され、このテストプログラ
ムにしたがって例えばブローμ等により検査を行う。
Then, a test program 16 is output based on the information selected from the product type storage section 15, and an inspection is performed, for example, by blow μ, etc. according to this test program.

このような各種検査情報を予め記憶した検査装置による
検査方法について第2図のフローチャートを参照して説
明する。
An inspection method using an inspection apparatus that stores such various inspection information in advance will be explained with reference to the flowchart of FIG. 2.

本例では品種S1のモニタ用チップがモニタパターン(
A1+B++C+)から構成されている場合について説
明する。
In this example, the monitor chip of type S1 has a monitor pattern (
A case where the data is composed of A1+B++C+) will be explained.

品種入力作業201として、まず、予め多数種の品種が
記憶されている品種記憶部15からモニタ用チップの品
種S1に該当する検査情報を検索する(202)。
As the type input work 201, first, inspection information corresponding to the type S1 of the monitor chip is searched from the type storage unit 15 in which a large number of types are stored in advance (202).

該情報S1を呼出せれば、これを入力することにより、
S1用テストプログラムS1 (A1十Bl +(:、
 )が実行される(203)。
If the information S1 can be called up, by inputting it,
Test program for S1 S1 (A10Bl +(:,
) is executed (203).

ここで、品種S1が登録されていない場合には、予めモ
ニタとテストコンデイションを組合せてこれをモニタ品
種毎に群構成して′記憶したモニタ記憶部14から各モ
ニタAi、Bl、C1を呼出して人力する(204)。
Here, if the type S1 is not registered, each monitor Ai, Bl, C1 is called up from the monitor storage unit 14 which has previously combined the monitor and test condition, formed a group for each monitor type, and stored it. (204).

このとき、モニタ(ASB。At this time, the monitor (ASB.

C・・・・・・)とテストコンデイション(1,2,3
・・・・・・)とは組合されてモニタ記憶部14に記憶
されているので、従来のようにさらに下層の情報部即ち
テストコンデイションの登録部まで立入り、ここでテス
トコンデイションの変更を行う作業は不要となる。
C...) and test conditions (1, 2, 3
. No further work is required.

こうして、各モニタ(At、B1 、(+ )を入力し
て、品種S1のテストプログラムS+  (At+81
+C+)が実行される(203)。
In this way, by inputting each monitor (At, B1, (+)), the test program S+ (At+81
+C+) is executed (203).

このとき、入力した品種S1 (At+81+C+)の
情報は品種記憶部15に記憶されるので(205) 、
次回からの検査においては、品種s1の人力のみでテス
トプログラムが実行できる。
At this time, the information on the input type S1 (At+81+C+) is stored in the type storage unit 15 (205),
In the next inspection, the test program can be executed only by human power for the product type s1.

ところで、近年の多品種・少量生産化により、同一生産
ロットの半導体ウェハでも、若干界なる品種、例えばモ
ニタパターンは同一であるがテストコンデイションが異
なる等の半導体ウェハが製造される場合がある。このよ
うな場合には、変更された品種例えば品種S2の検査内
容に対応すべく、検査装置のテストプログラムを変更す
る必要がある。
Incidentally, due to the recent trend toward high-mix, low-volume production, even semiconductor wafers from the same production lot may be manufactured in slightly different types, for example, semiconductor wafers with the same monitor pattern but different test conditions. In such a case, it is necessary to change the test program of the inspection device in order to correspond to the inspection contents of the changed product type, for example, product type S2.

以下にこのような品種の変更が発生した場合の検査方法
について第3図のフローチャートを参照して説明する。
The inspection method when such a change in product type occurs will be described below with reference to the flowchart in FIG. 3.

本例では、品種S1 (、A+ +B+ +CI )を
品種S2  (A2 +B+ +C+ )に変更する場
合について説明する。
In this example, a case will be described in which the type S1 (, A+ +B+ +CI) is changed to the type S2 (A2 +B+ +C+).

品種人力作業として(301) 、まず、品種52(A
2 +E31+cl )が登録されているか否かを調べ
(302) 、登録されていればこれを入力して、該品
種S2用のテストプログラム82(A2十B、+C,)
を実行する(303)。
As for the manual labor of the variety (301), first, the variety 52 (A
2 +E31+cl) is registered (302), and if so, input it and run the test program 82 (A20B, +C,) for the product S2.
(303).

品種S2が登録されていなければ、品種51(AH十B
+ +C+ )の変更するモニタを決定しく304) 
、該当するモニタ群をモニタ記憶部14から呼出す(3
05)。例えばモニタA1をモニタA2に変更するので
あれば、モニタ記憶部14からモニタA2を呼出す。
If type S2 is not registered, type 51 (AH1B
304)
, calls the corresponding monitor group from the monitor storage unit 14 (3
05). For example, if monitor A1 is to be changed to monitor A2, monitor A2 is called from monitor storage section 14.

そして上記モニタA2、B1、clを入力して(301
3) 、テストプログラムを実行する(303)。
Then input the above monitors A2, B1, cl (301
3) Execute the test program (303).

このとき、品PfiS2  (A2 +81 十C1)
は品種記憶部15に登録されるので、次回の検査からは
、品種S2の入力のみでよL+。
At this time, the product PfiS2 (A2 +81 +C1)
is registered in the product type storage unit 15, so from the next inspection, you only need to input the product type S2 L+.

このように、品種の変更作業においては、従来方法が若
干の変更例えばモニタ品種を変えずにテストコンデイシ
ョンの変更のみの場合でも、検査情報記憶部の下層に立
入らなければ変更できなかったのに対し、上述実施例方
法では、モニタ記憶部に記憶されているモニタとテスト
コンデイションの組合せ群から変更部を選択するだけで
よく、モニタ用チップの品種変更作業が簡易に行える。
In this way, when changing the product type, the conventional method allows for slight changes, such as changing only the test conditions without changing the monitor type, without going into the lower layer of the test information storage unit. On the other hand, in the method of the above-described embodiment, it is only necessary to select a change section from a group of combinations of monitors and test conditions stored in the monitor storage section, and the work of changing the type of monitor chip can be easily performed.

また、新規の品種の検査情報を順次記憶させることで、
品種記憶部15に記憶される検査情報】は検査処理数が
増加するにともない膨大なものとなり、最終的には、若
干の品種変更程度であれば、全て品種記憶部に記憶され
ている状態となるので、上述した品種変更作業はほとん
ど不要となる。
In addition, by sequentially storing inspection information for new varieties,
The amount of inspection information stored in the product type storage unit 15 becomes enormous as the number of inspection processes increases, and eventually, if there is only a slight change in product type, all of the information stored in the product type storage unit 15 will be stored in the product type storage unit. Therefore, the above-mentioned type change work is almost unnecessary.

このように、各モニタとテストコンデイションを対応さ
せて、モニタ群を構成し、さらにモニタを組合せてなる
品種群を構成してこれらを記憶部に記憶させておくこと
により、モニタ用チップの品種の変更時が簡易に行え、
多品種・少量生産化に柔軟に対応することが可能となる
In this way, by associating each monitor with a test condition to form a monitor group, and further forming a product group by combining monitors and storing these in the storage unit, the product type of the monitor chip can be changed. It is easy to change the
It becomes possible to flexibly respond to high-mix, low-volume production.

[発明の効果] 以上説明したように、本発明の半導体ウェハの検査方法
によれば、モニタ用チップの検査内容の変更手続きを簡
易化することで、半導体ウェハの多品種・少量生産化に
柔軟に対応することが可能となる。
[Effects of the Invention] As explained above, according to the semiconductor wafer inspection method of the present invention, by simplifying the procedure for changing the inspection contents of monitor chips, it is possible to flexibly support high-mix, low-volume production of semiconductor wafers. It becomes possible to correspond to

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明方法による一実施例の検査情報記憶部の
構成を示す図、第2図は本実施例方法を説明するフロー
チャート、第3図は第2図において品種変更動作を説明
するためのフローチャート、第4図および第5図は半導
体ウェハに形成されたモニタ用チップを示す図、第6図
は従来の検査方法を説明するためのフローチャートであ
る。 1・・・・・・半導体ウェハ、2・・・・・・モニタ用
チップ、14・・・・・・モニタ記憶部、15・・・・
・・品種記憶部。 出願人   東京エレクトロン株式会社代理人   弁
理士  須 山 佐 −12月 第1 ]j 図 第2図 第3図
FIG. 1 is a diagram showing the configuration of an inspection information storage unit in an embodiment according to the method of the present invention, FIG. 2 is a flowchart for explaining the method of the present embodiment, and FIG. 3 is a diagram for explaining the type change operation in FIG. 2. 4 and 5 are diagrams showing a monitoring chip formed on a semiconductor wafer, and FIG. 6 is a flowchart for explaining a conventional inspection method. 1...Semiconductor wafer, 2...Monitor chip, 14...Monitor storage unit, 15...
... Variety storage section. Applicant Tokyo Electron Co., Ltd. Agent Patent Attorney Sasa Suyama - December 1 ]j Figure 2 Figure 3

Claims (1)

【特許請求の範囲】  半導体ウェハに形成された基本素子パターンの集合体
からなるモニタ用チップの所定の検査内容を所定の検査
条件下で測定し、この測定結果から前記半導体ウェハの
生産工程の評価を行う半導体ウェハの検査方法において
、 予め、前記モニタ用チップに対応する検査内容情報とこ
の検査内容情報に対応した検査条件情報とを組合せた検
査内容の種類別検査情報を記憶するとともに、この検査
内容の種類別検査情報をすくなくとも1つ以上組合せて
なる前記モニタ用チップの品種別検査情報とを記憶し、
上記記憶された各検査情報に基づいて検査作業手順を決
定して検査を行うことを特徴とする半導体ウェハの検査
方法。
[Claims] Predetermined inspection contents of a monitor chip consisting of a collection of basic element patterns formed on a semiconductor wafer are measured under predetermined inspection conditions, and the production process of the semiconductor wafer is evaluated based on the measurement results. In the method for inspecting semiconductor wafers, in advance, inspection information for each type of inspection content is stored, which is a combination of inspection content information corresponding to the monitor chip and inspection condition information corresponding to this inspection content information, and storing inspection information by type of the monitor chip, which is a combination of at least one or more pieces of inspection information by type;
A semiconductor wafer inspection method characterized in that the inspection is performed by determining an inspection work procedure based on each of the stored inspection information.
JP63067775A 1988-03-22 1988-03-22 Inspection method for semiconductor wafer Expired - Lifetime JP2657298B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63067775A JP2657298B2 (en) 1988-03-22 1988-03-22 Inspection method for semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63067775A JP2657298B2 (en) 1988-03-22 1988-03-22 Inspection method for semiconductor wafer

Publications (2)

Publication Number Publication Date
JPH01239947A true JPH01239947A (en) 1989-09-25
JP2657298B2 JP2657298B2 (en) 1997-09-24

Family

ID=13354662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63067775A Expired - Lifetime JP2657298B2 (en) 1988-03-22 1988-03-22 Inspection method for semiconductor wafer

Country Status (1)

Country Link
JP (1) JP2657298B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04343445A (en) * 1991-05-21 1992-11-30 Nec Yamagata Ltd Lsi test system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04343445A (en) * 1991-05-21 1992-11-30 Nec Yamagata Ltd Lsi test system

Also Published As

Publication number Publication date
JP2657298B2 (en) 1997-09-24

Similar Documents

Publication Publication Date Title
JP2641816B2 (en) Measurement method for semiconductor integrated circuits
JP6815251B2 (en) Inspection system, wafer map display, wafer map display method, and computer program
KR100891328B1 (en) Parallel type test system for semiconductor device and method of testing semiconductor device in parallel
JP4022297B2 (en) Semiconductor measurement equipment that can dynamically change criteria
US6639417B2 (en) Semiconductor parametric testing apparatus
JPH01239947A (en) Test of semiconductor wafer
JPS6111465B2 (en)
JPH0252446A (en) Testing apparatus for integrated circuit
JP3973753B2 (en) Semiconductor failure analysis method and apparatus, and recording medium recording a semiconductor failure analysis program
JPH03214081A (en) Testing method for semiconductor integrated circuit
JPS59141077A (en) Integrated circuit measuring apparatus
JPH0195529A (en) Test method of wafer
JPH10199953A (en) Method and apparatus for analyzing yield
JPS6010744A (en) Testing method of semiconductor wafer
JPH0429350A (en) Testing method for semiconductor
JP2002156404A (en) Method and apparatus for measuring semiconductor
JPH0471247A (en) Method of testing a semiconductor wafer
KR0177987B1 (en) Multiple semiconductor chip test method
KR100793271B1 (en) Method for building map data for probing tester, and method for testing semiconductor chip using the same
JPH03197881A (en) Output display method for defective data by in-circuit tester
JPS58176966A (en) Integrated circuit device
JPH03148152A (en) Testing method for semiconductor element
JPH05341011A (en) Test generating method
JPH02310478A (en) Semiconductor inspecting device
JPH0463453A (en) Testing device for semiconductor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 11