JPH01202155A - サイリスタバルブ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は直流送電などに用いられるサイリスタバルブに
関する。

（従来の技術） 従来のサイリスタバルブを第２図を引用しながら説明す
る。サイリスタ１−１〜１−ｎは、所定数直列接続され
てサイリスタバルブとして必要な耐電圧を得る。リアク
トル２は、サイリスタ１−１〜１−ｎに直列接続されて
外部から侵入する波頭の急峻なサージ電圧からサイリス
タを保護し、またサイリスタがターンオンした時図示し
ていない外部のキャパシタンスからサイリスタに流入す
る放電々流の立上りを抑制する。抵抗とコンデンサの直
列回路からなるスナバ回路３−１〜３−ｎは、主にサイ
リスタ１−１〜１−ｎ間の動的な電　　−圧アンバラン
スの均等化、ターンオフ過電圧の抑制などの為に接続さ
れている。更に、キャップレスアレスタ４−１〜４−ｎ
は、サイリスタに加わる過電圧を所定値以下に抑えるた
めに、サイリスタ１−１〜１−ｎの個々に並列に接続さ
れている。

（発明が解決しようとする課題） かかる従来のサイリスタバルブにおいて、外部からサー
ジ電圧が侵入した場合、ギヤップレスアレスタ４−１〜
４−ｎにキャップレスアレスタのｙ−ｂ特性に応じた電
流ｉａｒが流れる。電流ｉａｒ・の大きさは、侵入する
サージ電圧の大きざやキャップレスアレスタのＶ−を特
性によって決まるがピーク値で最高１０００〜５０００
Ａ程度である。

キャップレスアレスタが動作中に、サイリスタがターン
オンすると上述のｉａｒがサイリスタに流れ込む。ｉａ
ｒがサイリスタへ流入する時の立上り率（ｄｉ／ｄｔ　
）は、サイリスタが理想的なスイッチと仮定すると、０
式のようになる。

ここで、ＶＴＨＹ・・・・・・ターンオン直前のサイリ
スタ電圧 １ｓｔ　　・・・・・・キャップレスアレスタとサイリ
スタ間のストレインダクタ レス 例えばサイリスタの定格電圧を４にＶと考え、ＶＴＨＹ
は３．６ＫＶ程度とする。１ｓｔはキャップレスアレス
タの電圧抑制効果を考えてできるだけ小さくするので１
ｐ月と仮定する。以上の仮定のもとにｄｉ／ｄｔ耐量（
通常は１００〜３００Ａ／μｓ）をはるかに越えてしま
う。

（発明が解決しようとする課題） このように従来のサイリスタバルブにおいて、キャップ
レスアレスタの動作中にターンオンすると、サイリスタ
に過大なｄｉ／ｄｔストレスを与えサイリスタを劣化さ
せる可能性があった。

本発明はかかる従来の欠点のない、キャップレスアレス
タの動作中にサイリスタがターンオンしてもサイリスタ
のｄｉ／ｄｔを所定値以下に抑制し、もって信頼性の高
いサイリスタバルブを供給することを目的とする。

〔発明の構成〕

（課題を解決するための手段） 本発明はかかるサイリスタバルブを実現するため、サイ
リスタがターンオンした時、キャップレスアレスタ及び
スナバ回路からサイリスタに流入する電流が通過する位
置に、個々のサイリスタと直列に可飽和リアクトルを接
続する。

（作　用） 可飽和リアクトルの不飽和時のインダクタンスをＬｓａ
とすれば、サイリスタのｄｉ／ｄｔ　Ｉ、；ｌｔ■式の
ようになる。

ここで、０式と同一記号は同一量を示す。

従って、Ｌｓａを適性に選択することにより、ｄｉ／ｄ
ｔをサイリスタの耐量以下に抑えることができ、従って
、サイリスタバルブはキャップレスアレスタが通電中に
ターンオンしても何ら問題は起きない。

（実施例） 第１図を引用しながら本発明の１実施例を説明する。第
１図において第２図と同一番号は同一部品を示す。サイ
リスタ１−１〜１−Ｎのアノードと、スナバ回路３−１
〜３−Ｎ及びキャップレスアレスタ４−１〜４−Ｎのア
ノードとの接続点の間に可飽和リアクトル５−１〜５−
Ｎを接続する。

かかるサイリスタバルブにおいてキャップレスアレスタ
が動作してｉａｒが流れている時に、サイリスタがター
ンオンした時のサイリスタのｄｉ／ｄｔを定格値以下に
抑えるために必要な可飽和リアクトルの不飽和時のイン
ダクタンスＬｓａは０式で求められる。

Ｌｓａ≧（Ｖｒ帳／６７））　−Ｌｓｔ　　・・・・・
・■ここで、ｄｉ／ｄｔ　　：サイリスタのｄｉ／ｄｔ
耐量。

その他は■式と同じ。

一般にＬｓａ＞＞Ｌｓｔの為０式のＬｓｔは省略して実
用的には（イ）式を使用すれば安全サイドの設計となる
。

例えばＶＴＨＹ　＝　３．６ＫＶ、旧／ｄｔ　＝２００
＾／ｌＪｓとすればＬｓａは、１８ｐｎ以上のものを接
続すればよい。　　−５−１〜５−Ｎのりアクドルを可
飽和形とするのは、以下の理由による。

■　サイリスタのｄｉ／ｄｔを抑制する必要があるのは
、ターンオン直後の短時間でよい。

■　運転時の電圧レギュレーションを考慮すると通電中
のサイリスタバルブのインダクタンスは小さい方がよい
。

従って、本発明によるサイリスタバルブは、２種類のり
アクドル（リアクトル２及び可飽和リアクトル５−１〜
５−Ｎ）で保護される。

リアクトル２は、主に急峻な波頭のサージ電圧に対して
、ｄｖ／ｄｔを抑制する働きをし、可飽和リアクトル５
−１〜５−Ｎはターンオン時のｄｉ／ｄｔ抑制の働きを
する。リアクトル２はサイリスタバルブ全体で１台とし
ても良いし、また、いくつかのサイリスタ毎に分割して
、接続してもよい。尚、リアクトル２のインダクタンス
電圧時間積は、従来はサージ電圧印加中にサイリスタが
ターンオンした時のｄｉ／ｄｔ抑制を考慮して決められ
ていた。

本発明によれば、サージ電圧印加時のサイリスタのｄｖ
／ｄｔ抑制のみ考えればよいため、システムによりその
程度は異なるが、インダクタンスと電圧時間積を小さく
できる可能性がある。

（他の実施例） なお、ここでは、可飽和リアクトルの接続位置をサイリ
スタのアノード側としたがカソード側にしても全く同様
の効果が得らることは明らかである。

〔発明の効果〕

以上のように、本発明によれば、キャップレスアレスタ
が動作中でも何ら問題なくターンオンできる。信頼性の
高いサイリスタバルブを得ることができる。

【図面の簡単な説明】

第１図は本発明の１実施例を示す回路図、第２図は従来
のサイリスタバルブを示す回路図である。 １・・・サイリスタ ２・・・リアクトル ３・・・スナバ回路 ４・・・キャップレスアレスタ ５・・・可飽和リアクトル 代理人　弁理士　則　近　憲　惰 同　　第子丸　健 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 　複数個直列または直並列接続されたサイリスタ、この
   サイリスタ個々に並列接続される、抵抗とコンデンサが
   直列接続されたスナバ回路及びギャップレスアレスタ、
   更に前記サイリスタと直列に接続されるリアクトルから
   なるサイリスタバルブにおいて、前記サイリスタに個々
   に直列に可飽和リアクトルを、サイリスタがターンオン
   した時、スナバ回路及びギャップレスアレスタからサイ
   リスタに流入する電流がこの可飽和リアクトルを通るよ
   うに接続したことを特徴としたサイリスタバルブ。