JPH01198095A - セラミック多層配線基板 - Google Patents

セラミック多層配線基板

Info

Publication number
JPH01198095A
JPH01198095A JP2443288A JP2443288A JPH01198095A JP H01198095 A JPH01198095 A JP H01198095A JP 2443288 A JP2443288 A JP 2443288A JP 2443288 A JP2443288 A JP 2443288A JP H01198095 A JPH01198095 A JP H01198095A
Authority
JP
Japan
Prior art keywords
holes
substrate
multilayer interconnection
multilayer wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2443288A
Other languages
English (en)
Inventor
Hiroyuki Hamaguchi
博幸 濱口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2443288A priority Critical patent/JPH01198095A/ja
Publication of JPH01198095A publication Critical patent/JPH01198095A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLSI、VLSI等の半導体部品を実装するセ
ラミック多層配線基板に関し、特にグリーンシート積層
法によるセラミック多層配線基板に関する。
〔従来の技術〕
従来のグリーンシート積層法による多層配線基板は50
0μm〜1市厚程度の各グリーンシートに上下層間の電
気的接続を得る為の内部に導体を充填したスルーホール
と表面に導体配線層を形成した後、複数のグリーンシー
トを積層し焼結させることによって得られ、その断面は
第3図の様になる。多層配線基板11は複数の絶縁層1
6及び内部配線13を構成する導体層によって構成され
、各導通用導体層は導通用スルーホール14によって電
気的に接続され、回路網を形成している。なお12は表
面電極である。
〔発明が解決しようとする課題〕
近年、電子装置の小型化・高密度化が進められ、半導体
部品を実装する実装基板に対しても、高密度化が強く要
求されており、配線パターンの微細化や配線層数の増大
が求められている。
しかしながら、グリーンシート積層法による多層配線基
板の積層数を増大させ基板厚を厚くしていくと基板内層
、特に中心部分においてグリーンシートに含まれる有機
バインダー成分であるカーボンが放散しにくくなり、基
板内部に残留してしまうことがある。カーボンが基板内
部に残留した場合基板の焼結を阻害し、良好なセラミッ
ク多層配線基板が得られないという問題がある。(参考
文#S:昭和60年窯業協会年会予稿$P 533〜本
発明の目的は、基板焼成時の有機バインダー成分の分解
放散性を向上させ、基板の焼結性の改善された良好なセ
ラミック多層配線基板を提供することにある。
〔課題を解決するための手段〕
本発明のセラミック多層配線基板は、複数の絶縁層及び
導体層と、各導体層を電気的に接続するスルーホールと
、焼成時のバインダー成分の放散性を向上する為の複数
個の基板を貫通し内部が空洞の放散スルーホールを有し
ている。
〔実施例〕
次に、本発明について図面を参照して説明する。第1図
は本発明の一実施例の断面図である。
第1図に示す多層配線基板は、低温焼成が可能なガラス
・アルミナグリーンシートを使用した。
まず、110μm厚のグリーンシートに導通用スルーホ
ール4としてφ200μm、放散スルー水放散5として
φ1.Ommの穴をけ、導通用スルーホールにのみ導体
ペーストを充填した後、表面に導体配線パターンを厚膜
印刷により形成しな。
その後グリーンシート100枚を位置精度よく積層し熱
プレスにより加圧し一体化して積層体を得た。そして積
層体を酸化雰囲気(空気)中で室温より500℃まで8
℃/hrで加熱し、1−0時間保持した後800℃まで
加熱することにより焼結させ第1図に示す多層配線基板
を得た。
本箱1の実施例の多層配線基板では、放散スルーホール
が形成されている為、焼結工程においてグリーンシート
内に含まれる有機バインダー成分が分解、放散される際
に、放散スルーホールを介して放散することが可能であ
る。
従って、従来有機バインダー成分が残留しやすい基板中
央部分でも完全に有機バインダー成分の分解、放散がで
き、良好な多層配線基板1を得ることができた。
多層配線基板1は、表面電極2.内部配線3゜絶縁層6
.導通用スルーホール4.および放散スルーホール5で
構成されており各層の内部配線は絶縁層6によって絶縁
が保たれており層間での接続が必要な箇所では導通用ス
ルーホール4によって電気的に接続されている。又、表
面電極2も導通用スルーホール4を介して内部配線3と
接続されている。
なお、本実施例の多層配線基板は外形100 mm×1
00朋、基板厚8.0mm、放散スルーホール数25で
ある。
本発明において、放散スルーホールの径を大きくするほ
ど、または数を多くするほど効果が大きくなる。しかし
ながら、それによって内部配線の領域が少なくなるので
適正なスルーホール径および数を検討する必要がある。
第2図は、本発明の他の実施例の断面図である。第2図
は第1の実施例で得られた多層配線基板の放散スルーホ
ール内一部にメツキ技術によってメタライズを施したも
のであり、このような構造にすることにより基板の表と
裏を放散スルーホールによって電気的に接続することが
可能となりより高密度の多層配線基板が期待できる。
〔発明の効果〕
以上説明したように、本発明はセラミック多層配線基板
において、複数個の基板の表と裏をつなぐ放散スルーホ
ールを有しているので、基板焼成時の有機バインダー成
分の分解・放散性を向上でき、その結果、基盤の焼結性
を改善できる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、第2図は本発明の
他の実施例の断面図、第3図は従来のセラミック多層配
線基板の一例の断面図である。 1.11・・・多層配線基板、2.12・・・表面電極
、3,13・・・内部配線、4,14・・・導通用スル
ーホール、5・・・放散スルーホール、6・・・絶縁層
、7・・・メツキメタライズ。

Claims (2)

    【特許請求の範囲】
  1. (1)グリーンシート積層法によるセラミック多層配線
    基板において、複数の絶縁層,導体層及び各導体層を電
    気的に接続するスルーホールと、複数個の基板を貫通し
    内部が空洞の放散スルーホールとを有することを特徴と
    するセラミック多層配線基板。
  2. (2)放散スルーホールの壁面がメタライズされている
    ことを特徴とする特許請求の範囲第1項記載のセラミッ
    ク多層配線基板。
JP2443288A 1988-02-03 1988-02-03 セラミック多層配線基板 Pending JPH01198095A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2443288A JPH01198095A (ja) 1988-02-03 1988-02-03 セラミック多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2443288A JPH01198095A (ja) 1988-02-03 1988-02-03 セラミック多層配線基板

Publications (1)

Publication Number Publication Date
JPH01198095A true JPH01198095A (ja) 1989-08-09

Family

ID=12137987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2443288A Pending JPH01198095A (ja) 1988-02-03 1988-02-03 セラミック多層配線基板

Country Status (1)

Country Link
JP (1) JPH01198095A (ja)

Similar Documents

Publication Publication Date Title
KR0179404B1 (ko) 세라믹기판과 그 제조방법
US4799984A (en) Method for fabricating multilayer circuits
US5370759A (en) Method for producing multilayered ceramic substrate
US4313262A (en) Molybdenum substrate thick film circuit
JPH05198946A (ja) 多層プリント回路基板の製造方法
JPWO2008111408A1 (ja) 多層配線基板及びその製造方法
JP3793547B2 (ja) 積層セラミック回路基板の製造方法
JP3003413B2 (ja) 多層セラミック基板の製造方法
JP3086332B2 (ja) 多層プリント配線板の製造方法
JP2684877B2 (ja) 多層基板
JPH01198095A (ja) セラミック多層配線基板
JP2803414B2 (ja) 多層セラミック基板の製造方法
JP2000323841A (ja) 多層回路基板とその製造方法
JPS62186594A (ja) 多層印刷配線板の製造方法
JPH0380596A (ja) 多層セラミック回路基板の製造方法
JP2794879B2 (ja) 多層基板
JPH0217957B2 (ja)
JP3165617B2 (ja) 多層プリント配線基板及びその製造方法
JP2874685B2 (ja) 多層基板の製造方法
JP2798566B2 (ja) 回路基板の製造方法
JP2867631B2 (ja) 半導体チップキャリア
JPH0645758A (ja) 多層セラミック基板およびその製造方法
JP3289430B2 (ja) セラミック多層基板及びその製造方法
JP2874686B2 (ja) 多層基板
JPH03288494A (ja) 多層セラミック基板のバイヤ形成方法