JPH01198091A - 混成集積回路基板 - Google Patents
混成集積回路基板Info
- Publication number
- JPH01198091A JPH01198091A JP2325888A JP2325888A JPH01198091A JP H01198091 A JPH01198091 A JP H01198091A JP 2325888 A JP2325888 A JP 2325888A JP 2325888 A JP2325888 A JP 2325888A JP H01198091 A JPH01198091 A JP H01198091A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- hole
- integrated circuit
- face
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title description 2
- 239000004020 conductor Substances 0.000 claims abstract description 51
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Microwave Amplifiers (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば無線機送信段に使用される高周波高
出力混成集積回路を構成する混成集積回路基板に関する
ものである。
出力混成集積回路を構成する混成集積回路基板に関する
ものである。
第３図（ａ）、（ｂ）は従来の混成集積回路基板の構造
を示す上面図および断面図である。
を示す上面図および断面図である。
これらの図において、１はスルーホール、２は上面導体
、３はガラスコート、４は下面アース導体、５は混成集
積回路基板、６は回路部品としてのチップコンデンサ、
７は回路導体である。
、３はガラスコート、４は下面アース導体、５は混成集
積回路基板、６は回路部品としてのチップコンデンサ、
７は回路導体である。
この混成集積回路では、回路導体７に一端が接続された
チップコンデンサ６が内面メタライズのスルーホール１
を通して下面アース導体４に接続されている。
チップコンデンサ６が内面メタライズのスルーホール１
を通して下面アース導体４に接続されている。
通常、スルーホールを有する基板では、スルーホールの
入口のコーナ部でメタライズ層が薄くなる現象が生じる
。そして、このままメタライズ層上に半田付けを行うと
、半田の張力によりスルーホールのコーナ部で断切れが
生じる。この断切れを防止するため、第３図（ａ）、（
ｂ）に示した混成集積回路基板５では、スルーホール１
のコーナ部にガラスコート３を設けている。一般的には
スルーホール面積の２倍をガラスコートする必要がある
。
入口のコーナ部でメタライズ層が薄くなる現象が生じる
。そして、このままメタライズ層上に半田付けを行うと
、半田の張力によりスルーホールのコーナ部で断切れが
生じる。この断切れを防止するため、第３図（ａ）、（
ｂ）に示した混成集積回路基板５では、スルーホール１
のコーナ部にガラスコート３を設けている。一般的には
スルーホール面積の２倍をガラスコートする必要がある
。
次にチップコンデンサ６の一端をアースに接続した場合
について説明する。
について説明する。
まず、チップコンデンサ６からスルーホール１までのイ
ンダクタンスおよびスルーホール１のインダクタンスを
それぞれ第４図（ａ）、（ｂ）に示すようにＬｐ＋ （
Ｈ）、Ｌｐ□（Ｈ）とし、チップコンデンサ６の容量を
Ｃｐ （Ｆ）とした場合、等価回路は第５図に示すよ
うになり、周波数ｆ（Ｈ２）での実効的な容量Ｃｅｆｆ
は以下の式から求められる。すなわち、 ・・・・・・ （１） ここでｆ。Ａ＝ １ ／ ２π・Ｆσ７酊冒ηＴ’；ｍ
＜Ｈ＞とすると、第 （２）式は 第 （３）式より となり、第６図に示すように変化する。
ンダクタンスおよびスルーホール１のインダクタンスを
それぞれ第４図（ａ）、（ｂ）に示すようにＬｐ＋ （
Ｈ）、Ｌｐ□（Ｈ）とし、チップコンデンサ６の容量を
Ｃｐ （Ｆ）とした場合、等価回路は第５図に示すよ
うになり、周波数ｆ（Ｈ２）での実効的な容量Ｃｅｆｆ
は以下の式から求められる。すなわち、 ・・・・・・ （１） ここでｆ。Ａ＝ １ ／ ２π・Ｆσ７酊冒ηＴ’；ｍ
＜Ｈ＞とすると、第 （２）式は 第 （３）式より となり、第６図に示すように変化する。
また、
ＬＰＡ＝ ＬＰｌ＋ ＬＰ２ （Ｈ） ・
・・・・・ （５）ｆ ＯＡ＝ １ ／ ２π Ｃｐ
］ＬＰＡ （Ｈ２）・・・・・・ （６） である。
・・・・・ （５）ｆ ＯＡ＝ １ ／ ２π Ｃｐ
］ＬＰＡ （Ｈ２）・・・・・・ （６） である。
（発明が解決しようとする課Ｎ）
上記のような従来の混成集積回路基板５では、スルーホ
ール１の内面のメタライズ層と上面導体２の融着を行う
半田の張力による段切れを防止するためにガラスコート
３を設けているが、このガラスコート３にはスルーホー
ル１の２倍の面積が必要である。また、この上面導体２
の一端はガラスコート３から突出させなけばならず、上
面導体２による寄生のインダクタンスが増加することに
より、部品の実効的な値が増加して集積回路の周波数特
性に悪影響をおよぼすという問題点があった。
ール１の内面のメタライズ層と上面導体２の融着を行う
半田の張力による段切れを防止するためにガラスコート
３を設けているが、このガラスコート３にはスルーホー
ル１の２倍の面積が必要である。また、この上面導体２
の一端はガラスコート３から突出させなけばならず、上
面導体２による寄生のインダクタンスが増加することに
より、部品の実効的な値が増加して集積回路の周波数特
性に悪影響をおよぼすという問題点があった。
また、ガラスコート３のスペースを多く必要とするため
、スペースファクタ的にも高集積化の妨げとなっている
という問題点があった。
、スペースファクタ的にも高集積化の妨げとなっている
という問題点があった。
この発明は、かかる課題を解決するためになされたもの
で、回路部品からスルホールまでの間の上面導体による
寄生インダクタンスをなくすことができるとともに、高
集積化が可能である混成集積回路基板を得ることを目的
とする。
で、回路部品からスルホールまでの間の上面導体による
寄生インダクタンスをなくすことができるとともに、高
集積化が可能である混成集積回路基板を得ることを目的
とする。
この発明に係る混成集積回路基板は、内面がメタライズ
されたスルーホールと、このスルーホール内のメタライ
ズ層と接続された下面導体と、スルーホール内のメタラ
イズ層と接続された第１上面導体と、この第１上面導体
上に設けられてスルーホールを覆うオーバコート用誘電
体と、第１上面導体上に設けられてオーバコート用誘電
体を挟み込む第２上面導体とを備えたものである。
されたスルーホールと、このスルーホール内のメタライ
ズ層と接続された下面導体と、スルーホール内のメタラ
イズ層と接続された第１上面導体と、この第１上面導体
上に設けられてスルーホールを覆うオーバコート用誘電
体と、第１上面導体上に設けられてオーバコート用誘電
体を挟み込む第２上面導体とを備えたものである。
（作用）
この発明においては、オーバコート用誘電体によりスル
ホールのコーナ部の第１上面導体の断切れが防止される
。一方、回路部品は第１上面導体と電気的に接続されて
オーバコート用誘電体を挟み込んだ第２上面導体上に一
端が接続される。
ホールのコーナ部の第１上面導体の断切れが防止される
。一方、回路部品は第１上面導体と電気的に接続されて
オーバコート用誘電体を挟み込んだ第２上面導体上に一
端が接続される。
（実施例）
第１図（ａ）、（ｂ）はこの発明の混成集積回路基板の
一実施例の構造を示す上面図および断面図である。
一実施例の構造を示す上面図および断面図である。
これらの図において、第３図（ａ）、（ｂ）と同一符号
は同一のものを示し、２ａは第１上面導体で、スルホー
ル１の内面のメタライズ層および下面アース導体４と接
続されている。２ｂは第２上面導体で、スルホール１の
コーナ部での断切れを防止するためのオーバコート用語
電体８を第１上面導体２ａとで挟み、かつ第１上面導体
２ａと電気的に接続されている。５ａはこの発明の混成
集積回路基板である。
は同一のものを示し、２ａは第１上面導体で、スルホー
ル１の内面のメタライズ層および下面アース導体４と接
続されている。２ｂは第２上面導体で、スルホール１の
コーナ部での断切れを防止するためのオーバコート用語
電体８を第１上面導体２ａとで挟み、かつ第１上面導体
２ａと電気的に接続されている。５ａはこの発明の混成
集積回路基板である。
すなわち、この発明の混成集積回路基板５ａでは、構造
的に回路部品よりスルホール１までの導体層による寄生
インダクタンスＬＰＩ（Ｈ）はＬＰ１〜０となるため、
寄生インダクタンスＬｐａは、はぼスルホール１のイン
ダクタンスＬＰ２と等しくなり、第３図（ａ）、（ｂ）
に示した従来の混成集積回路基板５における寄生インダ
クタンスＬＰＡよりも小さくなる。
的に回路部品よりスルホール１までの導体層による寄生
インダクタンスＬＰＩ（Ｈ）はＬＰ１〜０となるため、
寄生インダクタンスＬｐａは、はぼスルホール１のイン
ダクタンスＬＰ２と等しくなり、第３図（ａ）、（ｂ）
に示した従来の混成集積回路基板５における寄生インダ
クタンスＬＰＡよりも小さくなる。
このため、周波数ｆ （Ｈｚ）での実効的な容量Ｃｅｆ
ｆは・ ｆ ｏａ −ｒ １ ／ ２ πＱ ・・・”
・（７）Ｐ Ｃｅｆ？＝□ ・・・・・・ （８）１−（ｆ／
ｆｏＢ） ｆ ｏｎ＞ ｆ ＯＡ ・・・
＝ （９）となり、第２図に示すように変化する。
ｆは・ ｆ ｏａ −ｒ １ ／ ２ πＱ ・・・”
・（７）Ｐ Ｃｅｆ？＝□ ・・・・・・ （８）１−（ｆ／
ｆｏＢ） ｆ ｏｎ＞ ｆ ＯＡ ・・・
＝ （９）となり、第２図に示すように変化する。
したがって、この発明の混成集積回路基板５ａでは、第
２図から明らかなように、回路部品の周波数による部品
実効値の影響がでる周波数が高くなり、周波数に影響さ
れにくくなる。
２図から明らかなように、回路部品の周波数による部品
実効値の影響がでる周波数が高くなり、周波数に影響さ
れにくくなる。
なお、上記実施例では、片面に回路部品を配置する場合
についてのみ説明したが、両面に配置する場合にも適用
できることはいうまでもない。また、その片面がアース
導体となっていなくても同様である。
についてのみ説明したが、両面に配置する場合にも適用
できることはいうまでもない。また、その片面がアース
導体となっていなくても同様である。
この発明は以上説明したとおり、内面がメタラのメタラ
イズ層と接続された下面導体と、スルーホール内のメタ
ライズ層と接続された第１上面導体と、この第１上面導
体上に設けられてスルーホールを覆うオーバコート用誘
電体と、第１上面導体上に設けられてオーバコート用誘
電体を挟み込む第２上面導体とを備えたので、寄生イン
ダクタンスが小さくなって周波数特性が向上するうえ、
スペースファクタも良くなり、高集積化に好適となると
いう効果がある。
イズ層と接続された下面導体と、スルーホール内のメタ
ライズ層と接続された第１上面導体と、この第１上面導
体上に設けられてスルーホールを覆うオーバコート用誘
電体と、第１上面導体上に設けられてオーバコート用誘
電体を挟み込む第２上面導体とを備えたので、寄生イン
ダクタンスが小さくなって周波数特性が向上するうえ、
スペースファクタも良くなり、高集積化に好適となると
いう効果がある。
第１図はこの発明の混成集積回路基板の一実施例を示す
図、第２図はこの発明による周波数特性の改善の効果を
説明するための図、第３図は従来の混成集積回路基板を
示す図、第４図、第５図は従来の混成集積回路を等測的
に示す図、第６図は従来の混成集積回路基板による周波
数特性を説明するための図である。 図において、１はスルホール、２ａは第１上面導体、２
ｂは第２上面導体、４は下面アース導体、５ａは混成集
積回路基板、６はチップコンデンサ、７は回路導体、８
はオーバコート用誘電体である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 第３図 第４図 第５図 手続補正書（自発） １．事件の表示 特願昭６３−２３２５８号２・発
明（７） 名称ｇ成果積回路基板３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号。 名 称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号三
菱電機株式会社内 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第２頁１３行の「コーナ部で断切れが生じ
る。この断切れ」を、［コーナ部でメクライズ層が断線
となる、いわゆる段切れが生じる。 この段切れ」と補正する。 （２）同じく第３頁１２行のｒ （Ｈ）Ｊを、ｒ（Ｈｚ
）Ｊと補正する。 （３）同じく第６頁１０行の「断切れ」を、「段切れ」
と補正する。 以 上
図、第２図はこの発明による周波数特性の改善の効果を
説明するための図、第３図は従来の混成集積回路基板を
示す図、第４図、第５図は従来の混成集積回路を等測的
に示す図、第６図は従来の混成集積回路基板による周波
数特性を説明するための図である。 図において、１はスルホール、２ａは第１上面導体、２
ｂは第２上面導体、４は下面アース導体、５ａは混成集
積回路基板、６はチップコンデンサ、７は回路導体、８
はオーバコート用誘電体である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 第３図 第４図 第５図 手続補正書（自発） １．事件の表示 特願昭６３−２３２５８号２・発
明（７） 名称ｇ成果積回路基板３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号。 名 称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号三
菱電機株式会社内 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第２頁１３行の「コーナ部で断切れが生じ
る。この断切れ」を、［コーナ部でメクライズ層が断線
となる、いわゆる段切れが生じる。 この段切れ」と補正する。 （２）同じく第３頁１２行のｒ （Ｈ）Ｊを、ｒ（Ｈｚ
）Ｊと補正する。 （３）同じく第６頁１０行の「断切れ」を、「段切れ」
と補正する。 以 上
Claims (1)
- 内面がメタライズされたスルーホールと、このスルーホ
ール内のメタライズ層と接続された下面導体と、前記ス
ルーホール内のメタライズ層と接続された第１上面導体
と、この第１上面導体上に設けられて前記スルーホール
を覆うオーバコート用誘電体と、前記第１上面導体上に
設けられて前記オーバコート用誘電体を挟み込む第２上
面導体とを備えたことを特徴とする混成集積回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2325888A JPH01198091A (ja) | 1988-02-02 | 1988-02-02 | 混成集積回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2325888A JPH01198091A (ja) | 1988-02-02 | 1988-02-02 | 混成集積回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01198091A true JPH01198091A (ja) | 1989-08-09 |
Family
ID=12105576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2325888A Pending JPH01198091A (ja) | 1988-02-02 | 1988-02-02 | 混成集積回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01198091A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH076928A (ja) * | 1993-03-22 | 1995-01-10 | Compaq Computer Corp | プリント回路基板へのコンデンサの取付構造 |
-
1988
- 1988-02-02 JP JP2325888A patent/JPH01198091A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH076928A (ja) * | 1993-03-22 | 1995-01-10 | Compaq Computer Corp | プリント回路基板へのコンデンサの取付構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5966052A (en) | Voltage-controlled oscillator with input and output on opposite corners of substrate | |
| JP2000114686A (ja) | 表面実装部品 | |
| US6916706B2 (en) | Capacitor sheet, method for producing the same, board with built-in capacitors, and semiconductor device | |
| JP2003243556A (ja) | 積層型基板装置 | |
| EP1100096A4 (en) | ELECTRONIC DEVICE AND MANUFACTURE | |
| JPH01198091A (ja) | 混成集積回路基板 | |
| JPH10215119A (ja) | 電圧制御発振器 | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JP3164182B2 (ja) | 複合電子部品 | |
| JPH02142173A (ja) | 集積回路部品とその実装構造 | |
| JPH03151707A (ja) | 表面実装型水晶振動子 | |
| JPH06163810A (ja) | ハイブリッドｉｃ面実装用リードブロック | |
| JPH0997990A (ja) | 電子部品パッケージのシールド構造 | |
| JPH03247010A (ja) | 圧電共振子 | |
| JP2000151306A (ja) | 半導体装置 | |
| JPH04186667A (ja) | 半導体装置 | |
| JP3348523B2 (ja) | 積層セラミック部品 | |
| JP2572134Y2 (ja) | 基板の配線構造 | |
| JPH03208391A (ja) | 混成集積回路部品の構造 | |
| JPH0621348A (ja) | 半導体素子 | |
| JP2583990Y2 (ja) | 表面実装型圧電フィルタ | |
| JPH09181373A (ja) | 圧電トランスインバータ | |
| JPH073434Y2 (ja) | 高電圧用電子部品 | |
| JPH0637431A (ja) | 表面実装用基板のランドパターン | |
| JPS61144109A (ja) | マイクロ波半導体装置 |