JPH01194302A - 混成集積回路の機能トリミング方法 - Google Patents

混成集積回路の機能トリミング方法

Info

Publication number
JPH01194302A
JPH01194302A JP63089888A JP8988888A JPH01194302A JP H01194302 A JPH01194302 A JP H01194302A JP 63089888 A JP63089888 A JP 63089888A JP 8988888 A JP8988888 A JP 8988888A JP H01194302 A JPH01194302 A JP H01194302A
Authority
JP
Japan
Prior art keywords
trimming
chip resistor
resin
resistor
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63089888A
Other languages
English (en)
Inventor
Susumu Yamamoto
山本 享
Hirotsugu Sato
佐藤 博世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP63089888A priority Critical patent/JPH01194302A/ja
Publication of JPH01194302A publication Critical patent/JPH01194302A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は配線基板上に抵抗素子を含む各種回路部品を
実装して成る混成集積回路を対象に、その回路特性の調
整を行う抵抗の機能トリミング方法に関する。
〔従来の技術〕
この種の混成集積回路では、個々の素子の特性バラツキ
が原因で所望の電気的特性の得られないことがある。こ
の場合には混成集積回路を組み立てた状態でその回路の
電気的特性を測定しながら抵抗素子の抵抗値を調整して
回路特性が所望値となるようにする機能トリミング方法
が一般に実施されている。
かかる機能トリミングは、配線基板上に各種電子部品を
実装して混成集積回路を組み立てた状態でサンドトリマ
、レーザトリマ等のトリミング装置により、抵抗素子を
直接トリミングする方法で実施されている。
次に配線基板として絶縁金属基板を用い、かつ抵抗素子
としてチップ抵抗体を基板上に実装して成る混成集積回
路を例に、従来実施されている機能トリミング方法を第
6図ないし第9図により説明する。まず第6図は第7図
にその構造を示す通常のチップ抵抗体を用いた場合の例
であり、図においてlは金属ベース2に樹脂絶縁層3を
被着した絶縁金属基板としての配線基板、4は配線基板
lの絶縁層3の面上に形成した銅箔等の導体パターン、
5が基板上の所定位置に搭載して導体パタ−ン4にはん
だ接合したチップ抵抗体である。なおチップ抵抗体5は
周知のようにセラミック材等の本体ベース51の上面に
厚膜抵抗52を被着してその両端に電極53を取り付け
て成るものであり、厚膜抵抗52を上に向けて基板1の
上に搭載し、この状態で導体パターン4と電極53との
間がリフローはんだ付けされている。なおはんだ層を符
号6で示す。
かかるチップ抵抗体5に対する機能トリミングは次のよ
うにして行われる。すなわち図示のようにチップ抵抗体
5の側縁にトリミング開始地点を定めてこの地点にサン
ドトリマ等のトリミング装置7のノズル位置を初期設定
し、ここから硬質微粒子の研摩材を矢印Pのように高速
噴射しながらノズルを矢印Q方向に移動走査して厚膜抵
抗52をその側縁から内方へ向けて抵抗断面を縮小する
ように切削し、その膜面に第7図の破線で示した切込部
Tを形成する。なおこの場合のトリミング量は回路の電
気的特性をモニタリングしながら行い、混成集積回路の
回路特性が所望値となるように抵抗値を調整する。
一方、第8図はチップ抵抗体として第9図に示したトリ
ミング専用のチップ抵抗体を用いた例であり、該トリミ
ング専用のチップ抵抗体50は第7図に示した通常のチ
ップ抵抗体5と比べて゛本体ベース51の寸法を厚膜抵
抗520幅よりも幅広として厚膜抵抗の測成にトリミン
グ用スペース54を形成したものであり、機能トリミン
グに際してはチップ抵抗体50のトリミング用スペース
54上にトリミング開始地点を設定し、ここからトリミ
ング装置7を矢印Q方向に移動走査して厚膜抵抗52の
トリミングを行う。
〔発明が解決しようとする課題〕
ところで上記した従来の機能トリミング方法では次記の
ような難点がある。すなわち第6図のように通常のチッ
プ抵抗体5を採用した場合に、配線基板lがセラミック
基板のように堅牢な材質のベース板上に導体パターン4
を直接形成した片面セラミック基板では問題となること
がないが、図示の絶縁金属基板1のように材質的に強度
の弱い絶縁層3を有する配線基板上に実装されたチップ
抵抗体5に対して機能トリミングを施すと、トリミング
開始地点となるチップ抵抗体5の側方部では基板側の絶
縁層3がトリミング作用を受けて一緒に切削され、該部
分に符号Xで示すように開溝が生じ、結果として配線基
板1の絶縁耐力が損なわれるようになる。このよう′な
問題は図示例の絶縁金属基板のみならず、プラスチック
基板のような銅張積層基板、あるいはセラミック基板上
に樹脂絶縁層を介して複数層の導体パターンを形成した
多層形セラミック配線基板に付いても同様であって基板
自身の強度に欠損を与える他、特に両面配線基板、多層
配線基板では導体パターン相互間に所要の絶縁耐力が確
保できず致命的なダメージとなる。
これに対して第9図に示したトリミング専用のチップ抵
抗体50を採用して第8図で述べたようにトリミングを
行う場合には、配線基板側の絶縁層が直接トリミング作
用を受けることがないので配線基板を安全に保護できる
。しかしながらトリミング専用のチップ抵抗体(第9図
)は通常のチップ抵抗体(第7図)に比べて価格が高く
、かつ寸法も大であるのでその分だけ回路の集積密度が
制約を受ける難点がある。
この発明は上記の点に鑑み成されたものであり、その目
的は各種の配線基板に対しチップ抵抗体として安価な一
般品を採用しつつ、しかも配線基板に何等の損傷ダメー
ジを与えることなしに安全に機能トリミングが遂行でき
るようにした混成集積回路の機能トリミング方法を提供
することにある。
〔課題を解決するための手段〕
上記課題を解決するために、この発明の方法においては
、配線基板上の導体パターンに接続されたチップ抵抗体
の側縁に接するように配線基板上に樹脂を部分的に塗布
し、かつ該樹脂塗布面上にトリミング装置のトリミング
開始地点を設定してチップ抵抗体のトリミングを行うよ
うにしたものである。
〔作用〕
上記の方法のように、回路内に組み込まれているチップ
抵抗体を回路の抵抗調整対象物として選び、チップ抵抗
体に対して機能トリミングを行うに当たって、チップ抵
抗体の側方に塗布した樹脂面上にトリミング装置のトリ
ミング開始地点を設定し、ここからトリミング装置を移
動走査してチップ抵抗体をトリミングする。これにより
トリミング開始地点では樹脂塗布面が保護層として機能
するのでトリミング中に基板面にトリミングの影響が及
ぶことがなく、基板を安全に保護しつつ集積回路につい
ての機能トリミングを行うことができる。なおチップ抵
抗体に近接して他の導体パターン、あるいはペアチップ
部品等が配置されている場合には、これら部品を覆って
樹脂を塗布しておくことでトリミングによる破損を防止
できる。
〔実施例〕
第1図ないし第4図はそれぞれ種類の異なる配線基板に
適用した本発明実施例の機能トリミング工程図、第5図
はチップ抵抗体の下方に導体パターンが配設されている
場合の実施例を示す平面図であり、第6図ないし第9図
に対応する同一部材には同じ符号が付しである。
まず第1図は絶縁金属基板1を対象に、第7図に示した
一般品のチップ抵抗体5を実装した場合における機能ト
リミングの実施例を示すものであって基本的には第6図
で述べたトリミング法と同様であるが、この発明ではあ
らかじめ前記のチップ抵抗体5に対し、その片方の側面
側に樹脂lOが成る厚みを持つよう盛り上げて基板lの
上に部分的に塗布されている。なおこの場合に樹脂10
は、チップ抵抗体5の側縁との間に隙間を残さずに密着
して塗布される。この状態でチップ抵抗体5に対して機
能トリミングを施す場合には、図示のようにトリミング
装置7のトリミング開始地点をチップ抵抗体5の側方位
置で前記樹脂10の塗布面上に設定し、ここからトリミ
ングを開始しつつトリミング装置7を矢印Qのように移
動走査してチップ抵抗体5をトリミングする。またこの
トリミング工程で回路の電気特性をモニタリングしなが
ら集積回路の電気的特性が所定の値となるように抵抗調
整を行う。
かかる機能トリミング方法により、トリミング開始地点
ではノズルより矢印P方向に噴射する研摩材がチップ抵
抗体5の側縁よりも多少はみ出して噴射されることにな
るが、この噴射は樹脂10で受は止められ、その背後の
絶縁層3にトリミング作用を及ぼすことがない。つまり
樹脂10自身が配線基板の絶縁層3に対する遮へい体と
しての役目を果たし、絶縁層3がトリミング作用により
破壊されるのを確実に防止することができる。
第2図は配線基板1として樹脂等の絶縁ベース板8の両
面に第1.第2の導体パターン4を形成したいわゆる両
面銅張積層形の配線基板に対する実施例を、また第3図
はセラミック材ベース板9の上面に樹脂絶縁層3を介し
て第1.第2の導体パターン4を印刷形成した多層形の
セラミック配線基板に対する実施例を、さらに第4図は
樹脂絶縁層3と導体パターン4を交互に積層した多層の
銅張積層形配線基板に対する実施例を示すものであり、
各実施例とも第1図と同様にチップ抵抗体5の側面側に
樹脂10が成る厚みを持つよう盛り上げて部分的に塗布
され、この状態で樹脂lOの塗布面上にトリミング開始
地点を設定してチップ抵抗体5に対しトリミングを行う
ようにしている。これによりトリミング作用による絶縁
層3の破壊を阻止し、配線基板自身の強度低下、′J6
よび導体パターン相互間の絶縁耐力低下を防止すること
ができる。
第5図はチップ抵抗体5の電極53を接続する導体パタ
ーン4間に他の導体パターン4が配設されている場合の
実施例を示すものである。この場合、チップ抵抗体5の
側面側に樹脂10を盛り上げて塗布することにより、導
体パターン4の配設されてない部分の絶縁層3がトリミ
ング作用により破壊されるのを防止することができる。
また、基板上でチップ抵抗体5に近接して他のペアチッ
プ部品等が実装されている場合には、このチップ部品を
覆って樹脂10を塗布して置くことにより、トリミング
の際に樹脂層の下に位置する他のチップ部品等を安全に
保護できる。
なお、図示実施例ではトリミング装置としてすンドトリ
マを使用した例を示したが、レーザビームを照射してト
リミングするレーザトリマの場合でも同様な効果を奏す
ることは勿論である。
〔発明の効果〕
以上述べたようにこの発明によれば、配線基板上の導体
パターンに接続されたチップ抵抗体の側縁に接するよう
に配線基板上に樹i旨を部分的に塗布しておき、この状
態で樹脂塗布面上にトリミング装置のトリミング開始地
点を設定してチップ抵抗体のトリミングを行うことによ
り、特にトリミング専用のチップ抵抗体を用いずに安価
に人手できる一般のチップ抵抗体を採用しつつ、しかも
配線基板に実装した状態で機能トリミングを行う際には
塗布した樹脂自身がその背後に位置する配線基板の絶縁
層に対し遮へい体の役目を果たす。これにより配線基板
の絶縁層をトリミング作用から保護し、配線基板の強度
、絶縁耐力を損なうことなしに機能トリミングを安全に
遂行することができる。
【図面の簡単な説明】
第1図ないし第4図はそれぞれ異なる種類の配線基板を
対象とした本発明の方法による機能トリミング工程図、
第5図はチップ抵抗体の下方に導体パターンが配設され
ている場合の実施例を示す平面図、第6図、第8図はそ
れぞれ第7図、第9図に示した一般用、トリミング専用
のチップ抵抗体に対する従来の機能トリミング方法の工
程図である。各図において、 1 配線基板、3 絶縁層、4 導体パターン、5 チ
ップ抵抗体、7 トリミング装置、lO樹脂、Q トリ
ミング走査方向。 第1区  第2図 第3図  第4図 第5区 第6図  第7図 第8図 第9図 手続補正書岨鋤 ゛昭和63年6月 7日

Claims (1)

    【特許請求の範囲】
  1. 1)配線基板上にチップ抵抗体を含む回路を構成した混
    成集積回路に対する機能トリミング方法であって、配線
    基板上の導体パターンに接続されたチップ抵抗体の側縁
    に接するように配線基板上に樹脂を部分的に塗布し、か
    つ該樹脂塗布面上にトリミング装置のトリミング開始地
    点を設定してチップ抵抗体のトリミングを行うことを特
    徴とする混成集積回路の機能トリミング方法。
JP63089888A 1987-10-23 1988-04-12 混成集積回路の機能トリミング方法 Pending JPH01194302A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63089888A JPH01194302A (ja) 1987-10-23 1988-04-12 混成集積回路の機能トリミング方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26768387 1987-10-23
JP62-267683 1987-10-23
JP63089888A JPH01194302A (ja) 1987-10-23 1988-04-12 混成集積回路の機能トリミング方法

Publications (1)

Publication Number Publication Date
JPH01194302A true JPH01194302A (ja) 1989-08-04

Family

ID=26431286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63089888A Pending JPH01194302A (ja) 1987-10-23 1988-04-12 混成集積回路の機能トリミング方法

Country Status (1)

Country Link
JP (1) JPH01194302A (ja)

Similar Documents

Publication Publication Date Title
JPH07106729A (ja) 厚膜回路部品の製造方法
JP2005026525A (ja) 配線基板および配線基板の製造方法
WO1989002697A1 (en) Induced metallization process by way of dissociating aluminum nitride ceramic
JPH01194302A (ja) 混成集積回路の機能トリミング方法
US3710195A (en) Printed circuit board having a thermally insulated resistor
JPH01138789A (ja) 混成集積回路の機能トリミング方法
US7105911B2 (en) Multilayer electronic substrate, and the method of manufacturing multilayer electronic substrate
JPS6320081Y2 (ja)
JPH01194301A (ja) 混成集積回路の機能トリミング方法
JPS5853890A (ja) 電子部品のはんだ付け方法
KR890002494Y1 (ko) 칩저항을 탑재한 프린트 기판
JP3649668B2 (ja) チップ型ネットワーク抵抗器のトリミング方法
JPH0631737Y2 (ja) プリント基板
JPS59997B2 (ja) はんだ付方法
JPH04139799A (ja) シールド型可撓性回路基板及びその製造法
JPH04167498A (ja) シールド型可撓性回路基板及びその製造法
JPH09181453A (ja) 多層配線基板及びその製造方法
JPH027482Y2 (ja)
JPH05152101A (ja) 角形チツプ抵抗器およびその製造方法およびそのテーピング部品連
JPH03283484A (ja) 大電流回路基板
JPH0691336B2 (ja) 回路基板の電磁シールド方法
JPS59119794A (ja) 混成厚膜集積回路
JPH07211504A (ja) 表面実装型電子部品の端子電極とその製造方法
JPH01300592A (ja) 厚膜多層配線基板
JPH05198951A (ja) 有機多層電気回路配線基板