JPH01193929A

JPH01193929A - 丸め処理方式

Info

Publication number: JPH01193929A
Application number: JP63016889A
Authority: JP
Inventors: Hideo Mizutani; 秀夫水谷; Yoshio Sakata; 阪田　義男
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1988-01-29
Filing date: 1988-01-29
Publication date: 1989-08-03
Anticipated expiration: 2012-06-25
Also published as: JP2624738B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、ディジタル化された信号を処理する固定小
数点演算形式の信号処理用プロセッサにおいて、加算、
減算１乗算等の演算を行なったデータ語長を必要な語長
に変換する丸め処理方式に関するものである。

［従来の技術］従来、ディジタル化された信号例えば２進数による演算
結果を演算時のデータ語長より短かい語長に変換する処
理すなわち丸め処理機能を含むディジタル信号処理用プ
ロセッサとしては、文献「ベル・システム・テクニカル
・ジャーナル（ＴＨＥＢＥＬＬ　ＳＹＳＴＥＭ　ＴＥＣ
ＨＮＩＣＡＬ　ＪＯＵＲＮＡＬ　１９８１．９月、　　
ＶＯＬ。

８０、　Ｎｏ、７．ＰＡＲＴ２．　ＰＬ４４９〜Ｐ１４
６２）Ｊに開示されたディジタル信号処理用プロセッサ
がある。

第３図は上記文献に開示された丸め処理機能を含むディ
ジタル信号処理用プロセッサの全体構成を示すブロック
図である。図に示すように、このディジタル信号処理用
プロセッサは読み出し専用メモリ（以下、ＲＯＭという
）５１．ランダムアクセスメモリ（以下、ＲＡＭという
）５２．算術演算ユニット５３．アドレス算術演算ユニ
ット５４．入出力回路５５．制御ユニット５６と各ユニ
ット間を接続するデータバス５７．アドレスバス５８及
び各ユニット内のブロック間を接続する補助バス等を備
えている。

算術演算ユニット５３は乗算回路８１．乗算出力レジス
タ６２．加算回路６３．−時記憶しジスタロ４．アキュ
ムレータ６５．丸め回路６６、乗算入力セレクタ６７を
備えて、算術演算機能と丸め処理機能を実行する。

アドレス算術演算ユニット５４はプログラムカウンタ（
ｐｃ）、　アドレスレジスタ（ＲＸ）〜（ＲＤＡ）等の
レジスタ６８と演算ユニット６９を有し、ＲＯＭ５１．
ＲＡＭ５２からデータを読出すときにはデータが格納さ
れているアドレスと読出し指令を与え、ＲＡＭ５２にデ
ータを書込むときには書込むデータとアドレス及び書込
指令を与える。

制御ユニット５６は制御回路７０と計算レジスタ（ＩＲ
）等のレジスタ７１を有し、与えられた命令を逐次解読
して必要な指令を算術演算ユニット５３゜アドレス算術
演算ユニット５４．入出力回路５５及び種々のレジスタ
に送る。

上記のように構成されたディジタル信号処理用プロセッ
サにおいて、丸め処理機能を含む算術演算ユニット５３
の動作を詳細に説明する。

算術演算ユニット５３の内部では（ｉ）乗算処理。

（１１）加算処理及び（ｉｉｉ）丸め、切り捨て等によ
るデータ語長の変換処理が行なわれ、これらの演算処理
は３段のパイプライン動作で実行される。この各々の演
算内容は次のようになる。

（１）乗算処理レジスタ７２にはデータバス５７を介してＲＯＭ５１あ
るいはＲＡＭ５２から１６ビツト長の計数Ｘが読込まれ
て格納され、レジスタ７３にはＲＡＭ５２から２０ビツ
ト長のデータｙか格納される。このレジスタり処理して
２０ビツトのデータとする。乗算回路６１にはレジスタ
７２に格納された１６ビツトの計数Ｘと乗算入力セレク
タ６７から送られる２０ビツトのデータか入力される。

乗算回路６１は１６ビツトの計数Ｘと２０ビツトのデー
タを乗算し、３６ビツトの乗算結果ｐを乗算出力レジス
タ６２に格納する。

＜ｉｉ）加算処理加算回路Ｂ３は乗算出力レジスタ６２に格納された乗算
結果ｐと、アキュムレータ６５の出力ａを入力とする一
時記憶しジスタロ４の出力ｆ　（ａ）の加算を行ない、
加算結果ａを４０ビツトでアキュムレータ６５に蓄積す
る。

（ｉｉｉ）データ語長の変換処理アキュムレータ６５に蓄積された４０ビツトの加算デー
タａは丸め回路６６に入力される。丸め回路６６では加
算データａの丸め又は切り捨て等の処理が実行され、加
算データａは４０ビツトから２０ビツトのデータ語長に
変換されてレジスタ７４に蓄積される。

［発明が解決しようとする課題］しかしながら、以上述べた構成を有するディジタル信号
処理用プロセッサにおいては、算術演算ユニット５３に
丸め処理を行なうための専用の丸め回路６６を必要とし
、バイブライン処理動作も乗算処理、加算処理及び丸め
処理の３段構造となっている。

このためハードウェア上では丸め回路６６を持つことに
より回路規模が増大するという問題点があった。またプ
ログラム上では丸めあるいは切り捨てのいずれの場合も
、データが丸め回路６６を通過せざるを得ないため、丸
めあるいは切り捨て等のデータ語長の変換方法をプログ
ラム命令により記述しなければならず、プログラム作成
が複雑化するという問題点があった。

さらに、プログラム命令語長が丸め処理の種類に比例し
て大きくなるという問題点もあった。

この発明は以上述べたように専用の丸め回路を必要とす
ること、丸め処理を実行するためプログラムが複雑化す
る等の問題点を除去したディジタル信号処理用プロセッ
サの丸め処理方式を提供することを目的とする。

［課題を解決するための手段］この発明に係るディジタル信号処理用プロセッサの丸め
処理方式は次の過程により演算したデータの丸め処理デ
ータを得る。

（ａ）少なくとも２個のデータ・メモリブロックから丸
め処理するデータ語長により定まる特定の数値列を各々
選択して乗算回路に送る。

（ｂ）乗算回路では各データ・メモリブロックから選択
した特定の数値列を乗算して、丸め処理するデータ語長
より１桁下の数値が基数の１／２の値となる拡張された
語長の特定の数値列を生成し、この拡張された語長の特
定の数値列を算術論理演算回路に送る。

（ｃ）算術論理演算回路では拡張された語長の特定の数
値列とアキュムレータに記憶された拡張語長の丸め処理
されるデータ数値列とを加算する。

（ｄ）この加算した拡張語長のデータ数値列から丸め処
理するデータ語長のデータ数値列を取り出す。

［作用］この発明においては、少なくとも２個のデータメモリブ
ロックに丸め処理するデータ語長で定まる特定の数値列
を複数個記憶させ、丸め処理する任意の語長に応じてデ
ータメモリブロック中の特定の数値列を選択し、通常の
積和演算と同じ方法で丸め処理をするようにしたので、
丸め処理は通常のプログラム命令を記述することにより
実行することができる。したがって前記問題点を解決す
ることができる。

［実施例］第１図はこの発明の一実施例に係るディジタル信号処理
用プロセッサの算術演算ユニット部を示すブロック図で
ある。図に示すように算術演算ユニット部は第１のデー
タメモリ１．第２のデータメモリ２．算術演算ユニット
３及びｍビット長のデータバス９を備えている。なお、
その他の部分は第３図に示した従来例と全く同じである
。

第１のデータメモリ１と第２のデータメモリ２には各々
入力端子４，５を介して不図示のＲＡＭからワード当り
ｍビットのデータが読込まれて格納されている。

算術演算ユニット３は乗算回路６．算術論理演算回路７
．アキュムレータ８及び各回路間を接続する補助バスを
有する。乗算回路６は第１のデータメモリ１と第２のデ
ータメモリ２とから各々ｍビットのデータからなる被乗
数１乗数を入力し、このｍビットの被乗数１乗算を乗算
して（ｍ＋ｎ）ビット長の数値列からなる乗算結果を得
る。算術論理回路（以下、ＡＬＵという）７は語長（ｍ
＋ｎ）ビットのデータを処理する。アキュムレータ（８
）はＡＬＵ７で処理された語長（ｍ＋ｎ）ビットのデー
タを蓄積する。

まず、上記のように構成した算術演算ユニット部により
丸め処理されるデータＤを演算する場合について説明す
る。

第１のデータメモリ１と第２のデータメモリ２から読出
された各々語長ｍビットのデータは乗算回路６により乗
算され、（ｍ＋ｎ）ビット長のデ−タ数値列に変換され
る。この（ｍ＋ｎ）ビット長のデータ数値列はＡＬＵ７
により、アキュムレータ８に蓄積されている先の演算結
果との間で処理されて、アキュムレータ８に（ｍ＋ｎ）
ビット長の丸め処理されるデータＤ（ｄ　　　ｄ　　　
・・ｍ−１ｍ−２ｄｌｄｏｄ、Ｘ・・・Ｘ）として蓄積される。但しｄ、
　　（ｉ−＋ｎ−１，・・０．−１）及びＸは２進数を
表わし、（ｄ　　　ｄ　　　・・・ｄ　）はｍビットの
数値列。

ｍ−１ｒＱ−２０（ｄ　、Ｘ・・・Ｘ）はｎビットの数値列を示す。

次に上記のようにアキュムレータ８に蓄積された（ｍ＋
ｎ）ビットのデータ数値列りをｍビットのデータ数値列
に丸める場合を、第２図の丸め処理の演算データの構造
を示す説明図を参照して説明する。

この実施例は語長（ｍ　＋　ｎ　）ビットのデータ数値
列りの上位より（ｍ＋ｌ）ビット目に常に“１”、すな
わち２進数の基数である“２”の１／２を加えることに
より、データ数値列りの上位より（ｍ＋１）ビット目が
１”のときにはｍビット目に“１”を加え、上位より（
ｍ＋１）ビット目が“０”のときにはｍビット目に“０
”を加えるようにしたものである。そして、この演算結
果の上位ｍビットを切り取る丸め処理を実行する場合の
データの推移を第２図に示す。

（ｍ＋ｎ）ビットのデータ数値列りをｍビットのデータ
数値列に丸め処理する場合は、まず丸め処理するデータ
語長ｍビットにより定まる特定の数値列をデータメモリ
から選択して読み出す。すなわち第１のデータメモリ１
からｍビットの数値列Ｍｌ　（０００・・・０１）を読
み出し、第２のデータメモリ２からｍビットの数値列Ｍ
２（０１０・・・０）を読み出し、この各ｍビットの数
値列Ｍｌ。

Ｍ２を乗算回路６に入力する。乗算回路６では入力した
数値列Ｍｌ、Ｍ２を乗算して（ｍ＋ｎ）ビットの数値列
Ｍ３（００・・・０１０・・・０）を得る。

この（ｍ＋ｎ）ビットの数値列Ｍ３の上位から（ｍ＋１
）ビット目の数値が１”、すなわち２進数の基数の１／
２となり、他のビットはすべて“０”になるようにｍビ
ットの数値列Ｍｌ、Ｍ２が選ばれている。

次に、この（ｍ＋ｎ）ビットの数値列Ｍ３と、アキュム
レータ８に蓄積されている丸め処理される（ｍ＋ｎ）ビ
ット長のデータ数値列Ｄ（ｄ、−１ｄｌ１１−２・・・
ｄｌｄｏｄ−１Ｘ・・・Ｘ）とをＡＬＵ７に入力する。

ＡＬＵ７では（ｍ　＋　ｎ　）ビットの数値列Ｍ３とデ
ータ数値列りとの加算を行ない、加算したデータ数値列
Ｅ［）Ｄ　　　・・・ＤＤｍ−１ｍ−２１０（ｄ、＋１）Ｘ・・・Ｘ）をアキュムレータ８に蓄積す
る。ここでＤ　、　　（ｉ　＝ｍ−１．ａ＋−２，・・
・０）は２進数を示す。

このアキュムレータ８に蓄積された（ｍ＋ｎ）ビットの
データ数値列Ｅの上位より（ｍ＋１）ビット目の数値は
（ｄ、＋１）であり、ｄ−１が“１”のときには、これ
に“１”が加算されるから桁上りが発生して上位ｍビッ
ト目の数値ＤｏはＤｏ−ｄｏ＋１となる。一方ｄ−ｔが
“０′のときには、これに“１“が加算されても桁上り
は発生せず、上位ｍビット目の数値Ｄ　はＤ　ｏ　−ｄ
　ｏとなる。

さらに、このＡＬＵ７の加算処理に続くマシンサイクル
で、アキュムレータ８に蓄積された（ｍ＋ｎ）ビットの
データ数値列Ｅの上位ｍビットを切り取り、ｍビットの
データ数値列Ｄ１　（ＤＩ−□Ｄ　　・・・・・・ＤＩ
Ｄｏ）としてｍビット長のデータバス９に送り、ｍビッ
トに丸め処理されたデータを得ることができる。

以上述べたように％　　（ｍ　＋　ｎ　）ビットのデー
タ数値列りをｍビットのデータ数値列に丸める場合、丸
め処理は通常の積和演算と同じく２段のパイプライン処
理で実行することができる。したがって、丸め処理が必
要な場合、例えばディジタルフィルタの積和演算の一部
として、殆んどの場合最終演算状結果に対して適用すれ
ば良く、１マシンサイクルで処理することができる。

また、上記実施例は（ｍ　＋　ｎ　）ビットのデータ数
値列りをｍビットのデータ数値列Ｄ１に丸める場合につ
いて説明したが、丸め処理に使用する特定の数値列Ｍｌ
、Ｍ２を複数種類用意しておき、この特定の数値列を適
宜使いわけることによりデータ数値列を任意のビット長
に丸め処理することができる。

なお、上記実施例においては２進数からなるデータ数値
列を丸め処理する場合について説明したが、例えば８進
数等のデータ数値列であっても上記実施例と同様に丸め
処理を行なうことがでる。

［発明の効果］以上詳細に説明したように、この発明によれば少なくと
も２個のデータメモリに丸め処理するデータ語長で定ま
る特定の数値列を記憶させ、この特定の数値列を用いて
通常の積和演算と同じ方法で丸め処理を実行するように
したので、丸め処理用の特別のハードウェアを必要とせ
ず、ＬＳ１回路の増大、複雑化を抑えることができる。

また、丸め処理が通常の積和演算と同じ方法でできるた
め、プログラム命令としても、丸め処理のための専用命
令を持つ必要がなく、プログラム構造が複雑になること
を抑制することができる。

さらに、データメモリに記憶された特定の数値列を用い
て丸め処理を行なうから、この特定の数値列を複数種類
用意し、適宜使いわけることにより、任意の語長に丸め
処理することができ、適用範囲が広いという効果も有す
る。

【図面の簡単な説明】

第１図はこの発明の実施例に係るディジタル信号処理用
プロセッサの算術演算ユニット部を示すブロック図、第
２図は第１図に示した算術演算ユニット部による丸め処
理の演算データ構造を示す説明図、第３図は従来例の丸
め処理機能を含むディジタル信号処理用プロセッサの全
体構成を示すブロック図である。１・・・第１のデータメモリ、２・・・第２のデータメ
モリ、３・・・算術演算ユニット、６・・・乗算回路、
７・・算術論理演算回路（ＡＬＵ）　、８・・・アキュ
ムレータ、９・・・データバス。手続補正書（自発）１．事件の表示特願昭６３−１６８８９号２、発明の名称丸め処理方式３、補正をする者事件との関係　特許出願人住　所　　　　東京都港区虎ノ門１丁目７番１２号名　
称　　　　（０２９）沖電気工業株式会社代表者　小杉
信光４、代理人住　所　　　　東京都港区芝浦４丁目１０番３号５、補
正の対象図面６、補正の内容求貧　丁　ｒ−富

Claims

【特許請求の範囲】　少なくとも２個のデータ・メモリブロックと、乗算回
路と、算術論理演算回路と、アキュムレータ及び前記各
ブロック、回路間の入出力信号の授受を行なうデータバ
ス、補助バスを有するディジタル信号処理用プロセッサ
において、（ａ）丸め処理するデータ語長により定まる特定の数値
列を前記データ・メモリブロックから各々選択して乗算
回路に送り、（ｂ）乗算回路で各データ・メモリブロックから選択し
た特定の数値列を乗算して、丸め処理するデータ語長よ
り１桁下の数値が基数の１／２の値となる拡張された語
長の特定の数値列を生成し、算術論理演算回路に送り、（ｃ）算術論理演算回路で前記拡張された語長の特定の
数値列とアキュムレータに記憶された拡張語長の丸め処
理されるデータ数値列とを加算し、（ｄ）該加算した拡張語長のデータ数値列から丸め処理
するデータ語長のデータ数値列を取り出すことを特徴と
する丸め処理方式。