JPH01192158A - 半導体装置の入力保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、入力保護回路に関する。より詳細には、本発
明は、ＣＭＯ５型Ｏ５コン集積回路などの半導体装置に
用いることができる入力保護回路の新規な構成に関する
ものである。

従来の技術 ＣＭＯ３等の半導体素子を使用した回路では、静電気ま
たはサージ電圧等に起因する異常な入力信号から素子を
保護するために、入力端子と回路との間に保護回路を設
けることが一般的である。

このような保護回路としては、日本工業技術センター■
発行の「半導体デバイス信頼性設計の要点」　（昭和６
１年４月１５日発行）の第２３９頁から第２４１頁に記
載されているような回路が挙げられる。

第３図は、この保護回路の要部を示す回路図である。

即ち、従来の半導体装置の入力保護回路は、第３図に示
すように、入力端子３１と回路部３２との間に直列に挿
入された抵抗器３３と、正の電圧源ｖＤＤと負の電圧源
ＶＳＳとにそれぞれ結合された１対の保護ダイオード３
４．３５とから構成される装置この入力保護回路は、以
下のように動作する。

まず、入力信号が正常な電圧範囲、即ち、正の電源電圧
ＶＩＩ１１と負の電源電圧Ｖｓｓの間である場合は、入
力端子に印加された信号電圧は、抵抗器３３を介して回
路部３２に伝達される。このとき、保護ダイオード３４
．３５はいずれもＯＦＦ状態である。

一方、入力信号が、静電気やサージ電圧等により異常な
電圧、即ち、ｖｏよりも高いか、あるいはＶＳＳよりも
低い電圧が、入力端子３１に印加された場合は、保護ダ
イオード３４．３５がＯＮ状態となり、抵抗体を通った
入力信号の電圧はＶｏまたはＶＳＳにクランプされる。

従って、回路部３２には、Ｖｎｎより大きな電圧または
ＶＳＳより小さな電圧は印加されることがない。即ち、
保護ダイオードは、異常入力信号の電圧を、ｖ　ａ　ｎ
またはＶＳＳにクランプする機能を有する。尚、抵抗器
３３は、入力信号の電流を制限する機能を担持している
。

このような従来の入力保護回路では、抵抗器の抵抗値を
大きくする程、また保護ダイオードの容量を大きくする
程、対処できる異常電圧範囲が拡がる。

発明が解決しようとする課題 しかしながら、人力保護回路の対応範囲を拡大するため
に、抵抗体の抵抗値（Ｒ）Ｊよび／または保護ダイオー
ドの寸法を大きくすると、この入力保護回路が保護すべ
き回路部に対して無視し得ぬ影響を及ぼすことが知られ
ている。

即ち、保護ダイオードとして大きな素子を用いると、こ
の素子の有する容量成分も大きくなる。

すると、抵抗器と保護ダイオードとによって形成される
時定数ＣＨに対応して正常入力信号の波形が歪み、半導
体装置の動作速度が低下する。即ち、入力保護回路の機
能を高めると、実質的に半導体装置の動作速度が低下す
ることになる。

そこで、本発明は、上記従来技術の課題を解決し、保護
すべき回路部の機能を低下することなく、有効な動作範
囲を拡大することのできる新規な人力保護回路を提供す
ることにある。

課題を解決するための手段 即ち、本発明１ご従い、半導体装置を含む所定の被保護
回路と入力端子との間に設けられた入力保護回路であっ
て、アノードを該被保護回路の入力にカソードを正の電
圧源に結合された第１のダイオードと、カソードを該被
保護回路の入力にアノードを負の電圧源に結合された第
２のダイオードと、前記入力端子に一端を結合された抵
抗素子と、一端を該抵抗素子の他端に、他端を該第１並
びに第２のダイオードの節点に結合された超電導電流路
とから構成されることを特徴とする゛半導体装置の入力
保護回路が提供される。

作用 本発明に従う半導体装置の人力保護回路は、超電導素子
を使用することによって、入力保護回路が回路に対して
及ぼす影響を極限まで排除したことをその主要な特徴と
している。

即ち、超電導体は、超電導状態においては電気抵抗が全
く無いが、これを流れる電流が所定の臨界電流（Ｊｃ）
を越えると急激に電気抵抗を生じるという性質を有して
いる。そこで、第３図に示した従来の保護回路において
、抵抗素子と１対の保護ダイオードの節点との間に直列
に超電導素子を挿入することによって、新規な入力保護
回路を実現している。

ここで超電導素子とは、所定の臨界電流Ｊｃを設定され
た超電導電流路を意味している。超電導材料は、一般に
超電導体として使用するには冷却する必要があるが、近
年開発された複合酸化物系超電導材料は、所謂液体窒素
温度以上の温度領域で超電導体となることが知られてお
り、本発明の回路にも有利に適用することができる。ま
た、この複合酸化物系超電導材料は、スパッタリング法
等の公知の方法によって薄膜形成が可能であり、更に通
常のレジストと塩酸等のエッチ剤によってパターニング
も可能であり、ＣＭＯ３等の集積回路に実装することが
可能である。尚、従来から知られている金属系の超電導
材料等１．他の超電導材料も本発明の回路に適用可能な
ことはいうまでもない。

さて、上述のように構成された本発明に従う人力保護回
路は、以下のように動作する。

まず、超電導体の臨界電流（Ｊｃ）は、Ｉ　Ｖｔ１ｌｌ
　Ｉ／Ｒかｌ　ＶｔｉＳ　ｌ　／Ｒかの何れか大きい方
の値よりも大きな適切な値を選択することによって、正
常人力信号（ＶａｎとＶＳＳとの間の電圧信号）に対し
てはＪｃ以下の電流（Ｉ）が超電導素子に流れる。

従って、この状態では超電導素子の抵抗値は０であり、
この入力保護回路が保護しようとする半導体装置の動作
速度は、抵抗体と保護ダイオードにのみ律速される。即
ち、超電導素子の挿入による動作速度の低下は全くない
。

一方、電圧Ｖ（但し、Ｖ＞ＶＤＤまたはＶ　＜　Ｖｓｓ
）の異常入力信号に対しては、保護タイオードがＯＮに
なり、保護ダイオード間の節点がｖＤｎまたはＶＳＳに
クランプされるので、超電導体には１　＝　ｌ　Ｖ　−
Ｖｏｏ　ｌ　／　Ｒまたは＋　Ｖ５ｓ−Ｖ　Ｉ　／Ｒ の電流が流れ６゜この電流は、前述のように設定された
超電導素子のＪｃを越えるので、超電導体の抵抗は急激
に増加し、超電導素子の非超電導状態における抵抗値ｒ
の値となる。従って、入力保護回路全体の抵抗値がＲか
ら（Ｒ＋ｒ）となり、人力保護回路における抵抗素子の
抵抗値が拡大され、超電導素子のない従来の入力保護回
路に比較に このように、本発明に従う人力保護回路は、保護すべき
回路の動作速度を下げることなく、保護回路が機能する
異常入力信号電圧範囲を拡大している。

換言すれば、Ｊｃ及びＲを適当に選ぶことにより、従来
回路に比べ、保護回路が機能する異常入力信号電圧範囲
を下げることなく、動作速度を高めることが可能である
。

以下に図面を参照して本発明をより具体的に詳述するが
、以下に開示するものは本発明の一実施例に過ぎず、本
発明の技術的範囲を何ら限定するものではない。

実施例 第１図は、本発明に従って構成された入力保護回路の構
成を、従来の回路を示した第３図に対比して示す回路図
である。

即ち、この半導体装置の人力保護回路は、入力端子１１
と回路部１２との間に直列に挿入された抵抗器１３並び
に超電導素子１６と、正の電圧源ｖ０と負の電圧源ＶＳ
Ｓとにそれぞれ結合された１対の保護ダイオード１４．
１５とから構成されている。

この入力保護回路は、以下のように動作する。

まず、人力信号が正常な電圧範囲、即ち、正の電源電圧
Ｖｆｌｔｌと負の電源電圧ＶＳＳの間である場合は、入
力端子に印加された信号電圧は、抵抗器１３を介して回
路部１２に伝達される。このとき、保護ダイオード１４
．１５はいずれもＯＦＦ状態である。また、超電導素子
１６は超電導状態にあり、全く電気抵抗がないので、そ
の存在は無視できる。

一方、静電気やサージ電圧等による異常な電圧、即ち、
ＶＤＤよりも高いか、あるいはＶＳＩｉよりも低。

い電圧の入力信号が入力端子１１に印加された場合は、
保護ダイオード１４．１５は、従来の入力保護回路と同
様に、ＯＮ状態となり、抵抗体を通った入力信号の電圧
はＶｔｌ、ｌｌまたはＶＳＳにクランプされる。

従って、回路部１２には、ＶＤＤより大きな電圧または
ＶＳＳより小さな電圧は印加されることがない。

また、超電導素子１６の超電導状態が破れ、超電導素子
１６は素導体としての電気抵抗を発揮し、過剰な電流を
有効に抑止する。尚、ここで、超電導素子１６として複
合酸化物系超電導材料を用いた場合、前述のように複合
酸化物系超電導材料は、非超電導状態においては実質的
に絶縁体なので、第１図中に点線で示すように、所定の
抵抗値を備えた抵抗器１７を設けることが好ましい。こ
うして、超電導素子１６の非超電導状態での抵抗値ｒを
、任意かつ精密に設定することができる。

このような第１図に示した回路にふいて、各素子の定数
を、例えば以下のように設定すると、前述のように、本
発明に従う人力保護回路が対応可能な以上入力信号電圧
は、 ■ となる。また、このとき被保護回路は、正常入力信号に
対しては従来と同じ動作速度を維持している。尚、抵抗
体と超電導体の位置を交換しても本発明の効果を損なう
ものでないのは当然である。

第２図は、上述のような本発明の実施例を、ＣＭＯ３型
Ｏ３コン集積回路に適用した場合の具体的な構造を示す
図である。

第２図に示す回路は以下のようにして作製する。

まず、Ｎ形シリコン基板２１上に、基板２１にＢ等を拡
散して形成するＰウェル２２、同じくＢ等を拡散して形
成するＰ形波散層２３、Ｐ等を拡散して形成するＮ形波
散層２４、多結晶シリコンの堆積により形成する抵抗体
２５、酸化シリコンあるいは窒化シリコン等により形成
する層間絶縁膜２６を順次形成する。これらの操作は、
従来公知の半導体集積回路の製造技術によって実施でき
る。

続いて、層間絶縁膜上に超電導体薄膜２７を形成し、こ
れをアニールした後に、フォトリングラフィ／エツチン
グ技術を用いて、所望のパターンに加工する。ここで、
超電導体薄膜２７は、例えばスパッタリング法によって
形成したＢａ２ＹＣｕｓ　Ｏ７−１１膜等を適用するこ
とができ、この場合は、レジストを若干厚く形成した後
に塩酸等によるエツチングが可能である。

更に、これらの層の上に、層間絶縁膜２６をデポジット
し、コンタクトホールを形成した後に金属配線層２８並
びに上面保護膜２９を形成する。上面保護層２９の形成
されない領域が入力パッド３０となる。

これらの操作は、−船釣な半導体装置の作製方法と同様
である。

以上のようにして作製した第２図に示す半導体装置では
、Ｎ形シリコン基板２１とＰ形波散層２３とによって、
第１の保護ダイオードが形成され、Ｎ形波散層２４とＰ
ウェル２２とによって第２の保護ダイオードが形成され
ている。尚、これらの保護ダイオードは、図示されてい
ない配線によってＶＤＤまたはＶＳＳにそれぞれ接続さ
れている。

発明の効果 以上詳述のように、本発明による半導体装置の入力保護
回路は、抵抗体と直列に挿入された超電導素子を使用す
るという独自の構成により、動作速度を減じることなく
、異常入力信号の電圧範囲を高めることができる。また
、逆に、異常入力信号の電圧範囲を狭めることなく、被
保護回路の動作速度を高めることができる。

尚、本発明に従う入力保護回路は、ダイオード、抵抗並
びに超電導素子から形成されるが、ダイオードと抵抗と
は通常の半導体装置の製造プロセスによって同時に形成
することができるので、単に超電導素子の形成プロセス
を付加するのみで簡単に作製することができる。

【図面の簡単な説明】

第１図は、本発明に従う入力保護回路の構成を示す回路
図であり、 第２図は、第１図に示した入力保護回路を、０ＭＯ３型
のシリコン集積回路に適用した場合の具体的な構成例を
示す断面図であり、 第３図は、従来の人力保護回路の構成を示す回路図であ
る。 〔主な参照番号〕 １１．３１・・・入力端子、１２．３２・・・回路部、
１３．１７．３３・・・・抵抗器、 １４．１５．３４．３５・・保護ダイオード、１６・・
・超電導素子、 ２１・・・Ｎ形シリコン基板、 ２２・・・Ｐウェル、　２３・・・Ｐ形波散層、２４・
・・Ｎ形波散層、２５・・・抵抗体、２６・・・層間絶
縁膜、２７・・・超電導体薄膜、２８・・・金属配線層
、２９・・・上面保護膜、３０・・・・入力パッド 特許出願人　　住友電気工業株式会社

Claims (1)

【特許請求の範囲】
1. 　半導体装置を含む所定の被保護回路と入力端子との間
   に設けられた入力保護回路であって、アノードを該被保
   護回路の入力にカソードを正の電圧源に結合された第１
   のダイ・オートと、カソードを該被保護回路の入力にア
   ノードを負の電圧源に結合された第２のダイオードと、
   前記入力端子に一端を結合された抵抗素子と、一端を該
   抵抗素子の他端に、他端を該第１並びに第２のダイオー
   ドの節点に結合された超電導電流路とから構成されるこ
   とを特徴とする半導体装置の入力保護回路。