JPS59228781A - 低温動作論理回路装置 - Google Patents
低温動作論理回路装置Info
- Publication number
- JPS59228781A JPS59228781A JP58102681A JP10268183A JPS59228781A JP S59228781 A JPS59228781 A JP S59228781A JP 58102681 A JP58102681 A JP 58102681A JP 10268183 A JP10268183 A JP 10268183A JP S59228781 A JPS59228781 A JP S59228781A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- temperature operation
- circuit device
- operation logic
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、低温で動作する論理回路に適用して特に有効
な技術に関するもので、たとえば、ジョセフソン接合Ｉ
Ｃ（集積回路）の静電破壊防止に適用して有効な技術に
関するものである。
な技術に関するもので、たとえば、ジョセフソン接合Ｉ
Ｃ（集積回路）の静電破壊防止に適用して有効な技術に
関するものである。
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ ｌ９８２．
１ ２の３７〜４４負に従来のジョセフソンＩＣの説
明が行なわれている。第１図は従来のジョセフソンＩＣ
の断面構造図である。１はＳｉｎ２等の絶縁膜である。
１ ２の３７〜４４負に従来のジョセフソンＩＣの説
明が行なわれている。第１図は従来のジョセフソンＩＣ
の断面構造図である。１はＳｉｎ２等の絶縁膜である。
２はＮｂのスパッタ法によるグランドブレーンすなわち
接地用電極層、３はグランドプレーンとその他の配線層
を電気的に分離する為のＳｉｎ，及びＮｂ酸化物による
絶縁膜すなわち、第一層目絶縁膜，５はｐｂ金合金よる
ジョセフソン素子の下部電極、６はｐｂ酸化物によりト
ンネル障壁（ジョセフソン接合）、７はｐｂ金合金よる
ジョセフソン素子の上部電極、８はジョセフソン素子の
上下部電極とコントロールゲートを分離する為の第２層
目絶縁膜、９はコントロールゲートを形成するＰｂ合金
による配線層、１０はＳｉ等の基板材料である。
接地用電極層、３はグランドプレーンとその他の配線層
を電気的に分離する為のＳｉｎ，及びＮｂ酸化物による
絶縁膜すなわち、第一層目絶縁膜，５はｐｂ金合金よる
ジョセフソン素子の下部電極、６はｐｂ酸化物によりト
ンネル障壁（ジョセフソン接合）、７はｐｂ金合金よる
ジョセフソン素子の上部電極、８はジョセフソン素子の
上下部電極とコントロールゲートを分離する為の第２層
目絶縁膜、９はコントロールゲートを形成するＰｂ合金
による配線層、１０はＳｉ等の基板材料である。
本発明者が検討したところによると、かかる装置は製造
プロセス及びテスト等の非使用状態における破壊が問題
となることが明らかとなった。すなわち、第１図におい
て、第１層目絶縁膜及び第２層目絶縁膜は素子の高集積
化及び平坦化を計るため極力薄くすることが要求される
が、上記膜が薄くなるにしたがって、外部よりの静電破
壊に対する強度が低下する。
プロセス及びテスト等の非使用状態における破壊が問題
となることが明らかとなった。すなわち、第１図におい
て、第１層目絶縁膜及び第２層目絶縁膜は素子の高集積
化及び平坦化を計るため極力薄くすることが要求される
が、上記膜が薄くなるにしたがって、外部よりの静電破
壊に対する強度が低下する。
本発明の一つの目的は、静電気による素子破壊に強い低
温動作論理回路装置を提供することにある。
温動作論理回路装置を提供することにある。
本発明の一つの目的は、使用時には素子動作のじゃまに
ならず、非使用状態には保睦回路として、 動作する
静電保護回路を提供することにある。
ならず、非使用状態には保睦回路として、 動作する
静電保護回路を提供することにある。
本発明の一つの目的は、特別なパターン設計をすること
なく簡単に実現することのできる低温動作素子保護回路
を提供することにある。
なく簡単に実現することのできる低温動作素子保護回路
を提供することにある。
本発明の一つの目的は、簡単なプロセスにより実現でき
る低温動作素子に適合した保護回路を提供することにあ
る。
る低温動作素子に適合した保護回路を提供することにあ
る。
本発明の一つの目的は、非使用状態における素子の静電
破壊防止技術を提供することにある。
破壊防止技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面からあきらかになるであろ
う。
明細書の記述および添付図面からあきらかになるであろ
う。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、常温においては熱励起（ドナー及びアクセプ
タレベルより）されたキャリアによる導電性により各外
部端子を実効的に短絡し、低温（液体ヘリウムまたは液
体チッ素温度）においては熱励起が起らないことによる
絶縁性により各外部端子を実効的に独立した端子とする
多結晶Ｓ ｉ （Ｃより、ジョセフソンＩＣの外部バッ
ドを短絡した静電破壊防止回路を達成するものである。
タレベルより）されたキャリアによる導電性により各外
部端子を実効的に短絡し、低温（液体ヘリウムまたは液
体チッ素温度）においては熱励起が起らないことによる
絶縁性により各外部端子を実効的に独立した端子とする
多結晶Ｓ ｉ （Ｃより、ジョセフソンＩＣの外部バッ
ドを短絡した静電破壊防止回路を達成するものである。
〔実施例１〕
第２図は本発明の実施例のジョセフソンＩＣのチップの
一部上面図である。同図において、１１は多結晶Ｓｉに
よる保護用短絡配線である。このＳｉ層は、イオンイン
プランテーションにより所望の濃度にドープされる。１
２＆！Ｓｉ基板である。
一部上面図である。同図において、１１は多結晶Ｓｉに
よる保護用短絡配線である。このＳｉ層は、イオンイン
プランテーションにより所望の濃度にドープされる。１
２＆！Ｓｉ基板である。
１３〜１６はジョセフソンＩＣの外部端子であり超伝導
合金をスパッタして形成する。１７〜２０は外部端子と
内部素子間を電気的に接続する為の超伝導金属配線であ
る。２１〜２４は、各パッドと上記短絡用多結晶Ｓｉと
のコンタクト部分を示す。
合金をスパッタして形成する。１７〜２０は外部端子と
内部素子間を電気的に接続する為の超伝導金属配線であ
る。２１〜２４は、各パッドと上記短絡用多結晶Ｓｉと
のコンタクト部分を示す。
第２図にしたがって本実施例の動作原理を説明する。一
般に常温において、ＣＶＤ法による多結晶Ｓｉの抵抗は
１０１４〜１０１５側−３のドープ状態（ボロン）で１
０３〜１０４ΩｍとバルクＳｉに比較して晶い。したが
って、一般には絶縁体に近いと考えられる。しかし、静
電気をにがしてやる目的では。
般に常温において、ＣＶＤ法による多結晶Ｓｉの抵抗は
１０１４〜１０１５側−３のドープ状態（ボロン）で１
０３〜１０４ΩｍとバルクＳｉに比較して晶い。したが
って、一般には絶縁体に近いと考えられる。しかし、静
電気をにがしてやる目的では。
これで充分である。この種の高抵抗多結晶Ｓｉは温度が
低下するにしたがって、フリーキャリア輸出担体）が離
散準位にトラップされる為、急速に抵抗が増大する。よ
って、低温動作論理回路すなわち、ジョセフソンＩＣ・
高電子易動度素子の動作温度においては、上記焔抵抗多
結晶Ｓｉの抵抗は著しく大きくなり、電気的にほとんど
絶縁体となる。しｔこかって、素子製作工程においては
、素子の静電破壊を防ぐことができ、素子の動作状態に
おいては、充分な高抵抗となり、各端子間の干渉を防止
することができる。
低下するにしたがって、フリーキャリア輸出担体）が離
散準位にトラップされる為、急速に抵抗が増大する。よ
って、低温動作論理回路すなわち、ジョセフソンＩＣ・
高電子易動度素子の動作温度においては、上記焔抵抗多
結晶Ｓｉの抵抗は著しく大きくなり、電気的にほとんど
絶縁体となる。しｔこかって、素子製作工程においては
、素子の静電破壊を防ぐことができ、素子の動作状態に
おいては、充分な高抵抗となり、各端子間の干渉を防止
することができる。
〔実施例２〕
第２図において、多結晶Ｓｉ帯１１の如き特別の配線層
を形成することなく、Ｓｉ基板１２自体を短絡用配線と
してもよい。すなわち、８１基板をｐ似（ボロンドープ
１０１４〜１０１５但−３）とし、コンタクトホール２
１〜２４によりノくラド１３〜１６と直接接続する。こ
のように、ノくルクの基板をショート用部材とすること
によって、余分のプロセスの増加を最少限におさえｔこ
保護回路を提供することができる。
を形成することなく、Ｓｉ基板１２自体を短絡用配線と
してもよい。すなわち、８１基板をｐ似（ボロンドープ
１０１４〜１０１５但−３）とし、コンタクトホール２
１〜２４によりノくラド１３〜１６と直接接続する。こ
のように、ノくルクの基板をショート用部材とすること
によって、余分のプロセスの増加を最少限におさえｔこ
保護回路を提供することができる。
パッド間をＳｉ部材で短絡することにより、該部材の抵
抗の温度依存性により、静電気による素子破壊に強い低
温動作論理回路装置を提供することができる。
抗の温度依存性により、静電気による素子破壊に強い低
温動作論理回路装置を提供することができる。
パッド間をＳｉ部材で短絡することにより、特別なパタ
ーン設計をすることなく簡単に実現することのできる低
温動作素子保訛回路を提供することができる。
ーン設計をすることなく簡単に実現することのできる低
温動作素子保訛回路を提供することができる。
パッド間をＳｉ部材で短絡することにより、上と同様の
理由により、簡単なプロセスにより実現できる低温動作
素子に適合した保護回路を提供することができる。
理由により、簡単なプロセスにより実現できる低温動作
素子に適合した保護回路を提供することができる。
パッド間を高抵抗（常温）のＳｉ部材で短絡することに
より、常温での簡単なテストを可能とし、かつ常温にお
ける素子破壊を防止できる保護回路を有した低温動作論
理回路を提供することができる。
より、常温での簡単なテストを可能とし、かつ常温にお
ける素子破壊を防止できる保護回路を有した低温動作論
理回路を提供することができる。
バンド間を基板Ｓｉ部材で短絡することにより、多結晶
ＳｉのＣＶＤ工程等をなくすことなく、簡単に保護回路
を提供することができる。
ＳｉのＣＶＤ工程等をなくすことなく、簡単に保護回路
を提供することができる。
以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいつまでもない３、たとえば、短絡用
Ｓｉ部材の不純物濃度は必要に応じて、先に示した範囲
外にすることができる。また、適当な化合物その他で同
様の性質をもつものを用いてもよい。
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいつまでもない３、たとえば、短絡用
Ｓｉ部材の不純物濃度は必要に応じて、先に示した範囲
外にすることができる。また、適当な化合物その他で同
様の性質をもつものを用いてもよい。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるジョセフソン接合
素子に適用した場合について説明したが、それに限定さ
れるものではなく、たとえば液体チン素温度において動
作するＧ ａ Ａ ｓ高電子易動度素子等へも応用する
ことができる。本発明は、常温と著しく異なる温度にお
いて使用する電子素子に適用できる。
明をその背景となった利用分野であるジョセフソン接合
素子に適用した場合について説明したが、それに限定さ
れるものではなく、たとえば液体チン素温度において動
作するＧ ａ Ａ ｓ高電子易動度素子等へも応用する
ことができる。本発明は、常温と著しく異なる温度にお
いて使用する電子素子に適用できる。
第１図は本発明を説明する為のジョセフソン素子の断面
図、 第２図は本発明にかかわるジョセフソン素子の上面図。 〔記号の説明〕 １、絶縁膜（５１０２）、 ２・・・グランド・プレー
ン（Ｎｂ、３０００Ａ）、３・・・絶縁膜（ＳｉＯ＋Ｎ
ｂｏｘ。 ５００Ａ）、訃・・下部電極（Ｐ ｂ −Ａｕ −Ｉｎ
、 ２０００Ａ）、６・・・トンネル障壁（Ｐｂ酸化物
、３０Ｘ）、７・・・上部電極（Ｐｂ−Ｂｉ、４０００
Ａ）、８・・・絶縁膜（Ｓｉｎ２゜５００ＯＡ）、９・
・・コントロール・グー）用配線／’１（Ｐｂ−Ａｕ−
Ｉｎ、８０００Ａ）、１０・・・基板、１１−・・短絡
用多結晶Ｓｉ配ね、１２・・・絶縁基板、１３〜１６・
・・外部端子、１７〜２０・・・外部端子（パッド）と
素子間の配線、２１〜２４・・・バンドと短絡用多結晶
Ｓｉのコンタクト部分、Ｅｇ・・・バンドギャップ、Ｄ
Ｌ・・・ドナーレベル、 Ｅｄ・・・ドナーレベルノ深
す、ｂｏ・・・コンダクションリ（ンド、ｂｒ・・・パ
レンス拳バンド、ｎ・・・自由電子濃度。 ３６
図、 第２図は本発明にかかわるジョセフソン素子の上面図。 〔記号の説明〕 １、絶縁膜（５１０２）、 ２・・・グランド・プレー
ン（Ｎｂ、３０００Ａ）、３・・・絶縁膜（ＳｉＯ＋Ｎ
ｂｏｘ。 ５００Ａ）、訃・・下部電極（Ｐ ｂ −Ａｕ −Ｉｎ
、 ２０００Ａ）、６・・・トンネル障壁（Ｐｂ酸化物
、３０Ｘ）、７・・・上部電極（Ｐｂ−Ｂｉ、４０００
Ａ）、８・・・絶縁膜（Ｓｉｎ２゜５００ＯＡ）、９・
・・コントロール・グー）用配線／’１（Ｐｂ−Ａｕ−
Ｉｎ、８０００Ａ）、１０・・・基板、１１−・・短絡
用多結晶Ｓｉ配ね、１２・・・絶縁基板、１３〜１６・
・・外部端子、１７〜２０・・・外部端子（パッド）と
素子間の配線、２１〜２４・・・バンドと短絡用多結晶
Ｓｉのコンタクト部分、Ｅｇ・・・バンドギャップ、Ｄ
Ｌ・・・ドナーレベル、 Ｅｄ・・・ドナーレベルノ深
す、ｂｏ・・・コンダクションリ（ンド、ｂｒ・・・パ
レンス拳バンド、ｎ・・・自由電子濃度。 ３６
Claims (1)
- 【特許請求の範囲】 １、以下の構成よりなる低温動作論理回路装置。 （ａ） 第１の外部端子 （ｂ） 第２の外部端子 （ｃ） 上記第１の外部端子に電気的に接続された第
１電極 （ｄ） 第１の絶縁膜 （ｅ） 上記第１の絶縁膜を介して上記第１電極と対
向して設けられ、上記第２の外部端子に電気的に接続さ
れた第２電極 （ｆ） 非使用状態における上記第１の絶縁膜の静電
破壊を防止する為に設けられた、非使用状態においては
導電性を有し、低温においては、実質的に絶縁体となる
上記第１及び第２の外部端子間を短絡する手段 ２、上記短絡する手段は、ドープされた多結晶Ｓｉであ
ることを特徴とする特許 項に記載の低温動作論理回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58102681A JPS59228781A (ja) | 1983-06-10 | 1983-06-10 | 低温動作論理回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58102681A JPS59228781A (ja) | 1983-06-10 | 1983-06-10 | 低温動作論理回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59228781A true JPS59228781A (ja) | 1984-12-22 |
Family
ID=14333973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58102681A Pending JPS59228781A (ja) | 1983-06-10 | 1983-06-10 | 低温動作論理回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59228781A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4958200A (en) * | 1987-07-21 | 1990-09-18 | Sumotomo Electric Industries, Ltd. | Overcurrent protection circuit for semiconductor device |
-
1983
- 1983-06-10 JP JP58102681A patent/JPS59228781A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4958200A (en) * | 1987-07-21 | 1990-09-18 | Sumotomo Electric Industries, Ltd. | Overcurrent protection circuit for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5025298A (en) | Semiconductor structure with closely coupled substrate temperature sense element | |
| US5100829A (en) | Process for forming a semiconductor structure with closely coupled substrate temperature sense element | |
| US3699395A (en) | Semiconductor devices including fusible elements | |
| CA1242532A (en) | Input protection arrangement for vlsi intergrated circuit devices | |
| US3555374A (en) | Field effect semiconductor device having a protective diode | |
| US20050275076A1 (en) | Semiconductor apparatus and method of manufacturing same, and method of detecting defects in semiconductor apparatus | |
| US3999212A (en) | Field effect semiconductor device having a protective diode | |
| US3440500A (en) | High frequency field effect transistor | |
| US4806999A (en) | Area efficient input protection | |
| US4963970A (en) | Vertical MOSFET device having protector | |
| US6898060B2 (en) | Gated diode overvoltage protection | |
| US6320241B1 (en) | Circuitry and method of forming the same | |
| US5684323A (en) | Protection circuit for semiconductor device | |
| JPH03224263A (ja) | Ｃｍｏｓ集積回路の静電放電保護構造 | |
| US6133625A (en) | Semiconductor device and method for manufacturing the same | |
| JPS59228781A (ja) | 低温動作論理回路装置 | |
| US3539880A (en) | Mis-fet permanent repair physical device | |
| US6013934A (en) | Semiconductor structure for thermal shutdown protection | |
| EP0198468A2 (en) | Protective device for integrated circuit | |
| US6713369B1 (en) | Antifuse incorporating tantalum nitride barrier layer | |
| JPH0738054A (ja) | 半導体装置 | |
| US20020047165A1 (en) | Structure for ESD proctection in semiconductor chips | |
| US5411896A (en) | Method of making supra-passivant grid | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JPH0462928A (ja) | 半導体装置 |