JPH01189158A

JPH01189158A - 半導体装置

Info

Publication number: JPH01189158A
Application number: JP63013952A
Authority: JP
Inventors: Teruyuki Nabeta; 鍋田　照行
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-01-25
Filing date: 1988-01-25
Publication date: 1989-07-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕光センサを搭載する半導体装置に係り、特に光センサと
してフォトダイオード（ＰＤ）を用い、残像を低減した
電荷結合素子（ＣＣＤ）の構造に関し。

残留電荷を低減して、デバイスの残像を少なくし、光の
変化に敏感に応答する出力が得られることを目的とし。

一導電型半導体基板（１）内にその表面より受光　　。

領域を含んで形成された逆導電型受光領域（３Ｐ）と。

該基板（１）上にゲート絶縁層（４）を介し、且っ該逆
導電型受光領域（３Ｐ）に隣接して形成された導電層か
らなるフォトゲート（５Ｐ）とを有する受光部と。

該フォトゲート（５Ｐ）に隣接して該基板（１）に設け
られた逆導電型蓄積領域（３Ｓ）と、該逆導電型蓄積領
域（３Ｓ）上に該ゲート絶縁層（４）を介して形成され
た導電層からなる蓄積ゲート（７Ｓ）とを有する電荷蓄
積部と、該蓄積ゲート（７Ｓ）に隣接して該基板（１）
上に該ゲート絶縁層（４）を介して設けられたトランス
ファゲート（５Ｔ）と、該トランスファゲート（５Ｔ）
に隣接して該基板（１）に設けられた逆導電型転送領域
（３Ｒ）と１該逆導電型転送領域（３Ｒ）上にゲート絶
縁層（４）を介して形成された導電層からなる電荷転送
ゲート　（７Ｒ）とを含む電荷転送部と。

該逆導電型受光領域（３Ｐ）内の一部に設けられ、該領
域より高濃度の逆導電型ドレイン領域（３Ｄ）とを存し
、該受光部に発生した電荷を該ドレイン領域（３Ｄ）に
流出させるバイアス電圧が印加できるように構成する。

〔産業上の利用分野〕

本発明は光センサを搭載する半導体装置に係り。

特に光センサとしてフォトダイオード（ＰＤ）を用い。

残像を低減した電荷結合素子（ＣＣＤ）の構造に関する
。

ＣＣＤは現在ＦＡＸ、ＯＣＲ等の通信、情報処理機器や
。

カメラやビディオカメラ等の画像読み取りに広く使用さ
れている。

〔従来の技術〕

第４図ｆｌｙ、　（２＋は従来の構造を説明するＣＯＤ
のＡ−Ａ断面図と平面図である。

図は、説明の便宜上、実際にはＡ−Ａ断面上にはないＡ
Ｉ既配線コンタクト孔を断面図に記入している（構造上
ゲート絶縁層上の導電層には断面図示のようなコンタク
ト孔を形成しないで、厚いフィールド絶縁層上において
形成する）。

図において、１は接地されたｐ−Ｓｔ基板、２は素子分
離用のフィールド絶縁層（ＦＯＸ）　、　　３は基板に
形成されたｎ型領域で、　３Ｐはｎ型受光領域、　３Ｓ
は電荷蓄積部のｎ型蓄積領域、　３Ｒは電荷転送部（Ｃ
ＣＤレジスタ部）のｎ型転送領域である。

基板上にゲート絶縁層４を介して１層目のポリＳｉ層５
が形成され、ポリ５ｉＪｉ５Ｐはフォトダイオードにゲ
ート絶縁Ｎ４を介してバイアスを与えるフォトゲートで
、ポリＳｉ層５Ｃは電荷蓄積部に溜まった余剰電荷を取
り出すクリアゲートポリＳｉ層５Ｔは電荷蓄積部より電
荷転送部への電荷の転送を制御するトランスファゲート
、ポリＳｉ層５Ｒ（５Ｒは平面図に記載）はＣＣＤレジ
スタ部の電荷転送ゲートである。

つぎに、１層目のポリＳｉ層５Ｐ、　５Ｃ，５Ｔおよび
５Ｒと眉間絶縁層６で絶縁して２層目のポリＳｉ層７が
形成され、ポリＳｉ層７Ｓはフォトダイオードより転送
される電荷を蓄積する蓄積ゲートで、ポリＳｉ層７Ｒは
ＣＣＤレジスタ部の電荷転送ゲートである。

つぎに１層間絶縁層８を介して１層目のＡＩ配線層９が
形成され、　ＡＩ配線層９Ｐはフォトゲート５Ｐにバイ
アスＶＰＧ（２Ｖ）を与える配線、　ＡＩ配線Ｎ９Ｓば
蓄積ゲートＪ：ｌＳ＆こバイアスＶＩＧ（６Ｖ）を与え
る配線。

ＡＩ配線層９ＣＤはクリアゲート５Ｃに正のバイアス（
６Ｖ）を与える電荷のドレイン線層、へ１配線層９ＣＣ
・はｎ型蓄積領域３Ｓに接続し、クロック（ＯＶ／６Ｖ
）を与える配線、蓄積ゲート５ＳにバイアスＶＳＧを与
えドレインを作動させる配線、へｌ配線層９Ｔはトラン
スファゲート５Ｔにクロック信号ＶｔＣを与える配線、
　ＡＩ既配線９［？はＣＯＤ　レジスタ部の電荷転送ゲ
ート７Ｒに駆動クロックを与える配線である。

つぎに、眉間絶縁層１０を介して遮光層となる２層目の
ＡＩ層１１が形成され、受光領域上には開口部１２が形
成されている。

最後に、全面にカバーの絶縁層１３が被覆されている。

平面図のＰＤはＦＯＸ内に形成されたフォトダイオード
である。

この構造は、フォトダイオードとトランスファゲート間
に蓄積ゲートが挿入された構造で、基本構造的には蓄積
ゲートを省略してもよいが５次の理由により蓄積ゲート
を付加した構造が多く採用されている。

蓄積ゲートの下のｎ型領域の濃度が大きくなるとここに
蓄積される最大電荷量が減ることを利用してＣＣＤの出
力を制御するものである。

ＣＣＤの出力制御は７　フォトダイオードの面積を変え
たり、　ＣＣＤの電荷転送ゲートの面積を変えたりする
方法もあるがマスクを多く必要とするため。

蓄積ゲートによる方が簡易である。

〔発明が解決しようとする問題点〕

以上の構造を持つＣＣＤにおいて、基板側を接地し、フ
ォトゲートＳＰに正のバイアスＶＰＧを与えると、受光
部に光を受けてフォトダイオードＰＤに発生した正孔電
子対の内、正孔は基板側へ、電子はｎ型受光領域３Ｐに
蓄積される。

光の照射が続く限り、正札電子対の発生は継続し、電子
はフォトゲーｔ−５Ｐを通じてｎ型蓄積領域３Ｓに蓄積
され続けるため、蓄積許容■に近づくとクリアゲート５
Ｃから電荷を成るタイミングで抜く必要がある。

蓄積ゲート５Ｓを大きくしておくと、蓄積電荷量は多く
なるが、その電荷を抜くために時間がかかり１例えば蓄
積ゲートを前記の値（６ｖ）で固定バイアスにしてお（
と約１μｓかかることになる。

また、余剰電荷をクリアしても、光の照射が続く限りフ
ォトダイオードＰＤから電子は蓄積部に流れ続け、また
クリア期間中も電子が流れているためにｎ型蓄積領域中
には残留電荷が残ることになる。

この残留電荷は蓄積ゲートが大きいほど多くなる。

従って１本発明はこの残留電荷を低減して、デバイスの
残像を少なくシ、光の変化に敏感に応答する出力が得ら
れるようにすることを目的とする。

〔問題点を解決するための手段〕

上記問題点の解決は、−導電型半導体基板（１）内にそ
の表面より受光領域を含んで形成された逆導電型受光領
域（３Ｐ）と、該基＋７Ｎ（１）上にゲート絶縁Ｎ（４
）を介し、且つ該逆導電型受光領域（３Ｐ）に隣接して
形成された導電層からなるフォトゲート（５Ｐ）とを有
する受光部と、該フォトゲート　（５Ｐ）に隣接して該
基板（１）に設けられた逆導電型蓄積領域（３Ｓ）と、
該逆導電型蓄積領域（３Ｓ）上に該ゲート絶縁層（４）
を介して形成された導電層からなる蓄積ゲート（７Ｓ）
とを有する電荷蓄積部と、該蓄積ゲー　ト（７Ｓ）に隣
接して該基板（１）上に該ゲート絶縁層（４）を介して
設けられたトランスファゲート（５Ｔ）と、該トランス
ファゲート（５Ｔ）に隣接して該基板（１）に設けられ
た逆導電型転送領域（３Ｒ）と。

該逆導電型転送領域（３Ｒ）上にゲート絶縁層（４）を
介して形成された導電層からなる電荷転送ゲート（７Ｒ
）とを含む電荷転送部と、該逆導電型受光領域（３Ｐ）
内の一部に設けられ、該領域より高濃度の逆導電型ドレ
イン領域（３Ｄ）とを有し、該受光部に発生した電荷を
該ドレイン領域（３Ｄ）に流出させるバイアス電圧が印
加できるように構成した半導体装置により達成される。

〔作用〕

本発明は、蓄積ゲートの電位を検知して信号光の強度の
積分値を監視し、この値が限度値を越えたときにフォト
ゲートのバイアスＶＰＧを２ｖからＯｖに、ドレインの
バイアスＶＰＤをＯｖから６ｖに切り換えてフォトダイ
オードより直接波（ようにしたものである。

〔実施例〕

第１図（１１，（２）は本発明の一実施例の構造を説明
するＣＣＤのＡ−Ａ断面図と平面図である。

図において、従来例の第４図と相違する点は。

クリアゲート５Ｃ，およびクリアゲートを動作させるＡ
Ｉ配線層９ＣＤと９ＣＣが削除され、その代わりにｎ型
受光領域３Ｓ内の一部に高濃度のｎ型ドレイン領域３Ｄ
が形成され、これに接続して１層目のＡ１層でドレイン
配線９Ｄが形成されている点である。

ドレイン配線９ＤにはＶｐｎ＝　ＯＶ／６　Ｖを印加し
。

フォトゲート５Ｐにはｖ　ｐａ＝　Ｏｖ／２　ｖを印加
する。

ＶＰＤとＶ　ＰＧは第２図に示すタイミングで切り換わ
るようにする。

第２図でＰＤに入る光の強度の積分値があるレベルに達
すると、スタートパルスを発生させ２次にくるトランス
ファゲートに印加されるＶＴＧのパルスと同時にｖｌ、
とＶ　ＰＧを切り換えるようにしている。

このようにすると、電子は、■切り換え前は蓄積部に流
れ、■切り換え後はドレインに流れることになる。

■は通常状態で、■の状態では蓄積部へは電子は流れず
、すべてＶＰＤで抜かれることになる。

第３図（１１，ｆ２）は状態■、■に対応する各部のバ
ンド構造図である。

図において＋　ＥＣは伝導帯底、数字にＶを付したもの
は各部への印加電圧を示し５図より状態■では電子は蓄
積部へ、状態■ではドレインへ流れ込む様子が分かる。

〔発明の効果〕

以上説明したように本発明によれば、残留電荷を低減し
て、デバイスの残像を少なくシ、光の変化に敏感に応答
する出力が得られる。

【図面の簡単な説明】

第１図（１１，（２１は本発明の実施例の構造を説明す
るＣＯＤの八−へ断面図と平面図。第２図はｖＰ、とＶ　ＰＧの切り換えを示すタイミング
図。第３図（１１，（２）は切り換え前後の各部のバンド構
造図。第４図（１１，（２１は従来の構造を説明するＣＣＤの
Ａ−Ａ断面図と平面図である。図において。１　はｐ−Ｓｉ基誉反。２はフィールド絶縁層（ＦＯＸ）　。３はｎ型領域。３Ｄはｎ型ドレイン領域。３Ｐはｎ型受光領域。３Ｓはｎ型蓄積領域。３Ｒはｎ型転送領域。４はゲート絶縁層。５は１層目のポリＳｉ層。５Ｐはフォトゲート。５Ｔはトランスファゲート。５Ｒは電荷転送ゲート。６は層間絶縁層。７は２層目のポリＳｉ層。７Ｓは蓄積ゲート。７Ｒは電荷転送ゲート８は層間絶縁層。９は１層目のＡＩ配線層。９Ｄはドレイン配線。９Ｐはフォトゲート９Ｔはトランスファゲート配線。９Ｒは電荷転送ゲート配線。１０は層間絶縁層。１１は２層目のＡ１層で遮光層。１３はカバー絶縁層

Claims

【特許請求の範囲】　一導電型半導体基板（１）内にその表面より受光領域
を含んで形成された逆導電型受光領域（３Ｐ）と、該基
板（１）上にゲート絶縁層（４）を介し、且つ該逆導電
型受光領域（３Ｐ）に隣接して形成された導電層からな
るフォトゲート（５Ｐ）とを有する受光部と、該フォト
ゲート（５Ｐ）に隣接して該基板（１）に設けられた逆
導電型蓄積領域（３Ｓ）と、該逆導電型蓄積領域（３Ｓ
）上に該ゲート絶縁層（４）を介して形成された導電層
からなる蓄積ゲート（７Ｓ）とを有する電荷蓄積部と、該蓄積ゲート（７Ｓ）に隣接して該基板（１）上に該ゲ
ート絶縁層（４）を介して設けられたトランスファゲー
ト（５Ｔ）と、該トランスファゲート（５Ｔ）に隣接して該基板（１）
に設けられた逆導電型転送領域（３Ｒ）と、該逆導電型
転送領域（３Ｒ）上にゲート絶縁層（４）を介して形成
された導電層からなる電荷転送ゲート（７Ｒ）とを含む
電荷転送部と、該逆導電型受光領域（３Ｐ）内の一部に設けられ、該領
域より高濃度の逆導電型ドレイン領域（３Ｄ）とを有し
、該受光部に発生した電荷を該ドレイン領域（３Ｄ）に流
出させるバイアス電圧が印加できるように構成したこと
を特徴とする半導体装置。